集成电路制造工艺流程介绍(ppt 63页)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
通过因特网传送到代工单位。
5
集成电路设计原理
国际微电子中心
引言
5. 掩模与流片
代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
26
R VDD
集成电路设计原理
1.1.3 外延层电极的引出
国际微电子中心
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
15
集成电路设计原理
国际微电子中心
32
集成电路设计原理
国际微电子中心
33
集成电路设计原理
国际微电子中心
34
集成电路设计原理
国际微电子中心
1.2.1 N阱硅栅CMOS工艺主要流程
（ 参考P阱硅栅CMOS工艺流程）
衬底准 备
生长SiO2和 Si3N4
N阱光刻、注入、 推进
生长SiO2和 Si3N4
场区光 刻
阈值电压调整区光刻、 清洁有源区表面、
p+隔离注入 p+隔离推进
N+ NP-Sub
N+ N-
20
集成电路设计原理
1.1.1 工艺流程（续2） 光刻硼扩散区 硼扩散 氧化
国际微电子中心
P+ N+
P-Sub
N- P+
N+ N- P+
21
集成电路设计原理
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
国际微电子中心
P P+ N+ N- P+
(场区氧化前可做N管场区注入和P管场区
注入）
P-Sub
40
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
6. 栅氧化,淀积多晶硅，反刻多晶
（polysilicon—poly)
P-Sub
41
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
7. P+ active注入（Pplus）（ 硅栅自对准）
“岛” 之间N形+ 成两个背靠背的反N偏+ 二极管。
钝化层
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
SiO2
P+
EB C
N+ P
N+
P+
N–-epi
P-Sub
N+埋层
29
1.1.6 练习
集成电路设计原理
国际微电子中心
1 描述PN结隔离双极工艺的流程及光 刻掩膜版的作用；
2 说明埋层的作用。
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
1.衬底准备
P型单晶片
P+/P外延片
36
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
2. 氧化、光刻N-阱(nwell)
P-Sub
37
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
11
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
多项目晶圆MPW（multi-project wafer)技术服 务是一种国际科研和大学计划的流行方式。
MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
P-Sub
42
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
8. N+ active注入（Nplus —Pplus反版）
（ 硅栅自对准）
P-Sub
43
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
9. 淀积BPSG，光刻接触孔(contact)，回流
这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
10
集成电路设计原理
国际微电子中心
Relation of F&F(无生产线与代工的关系)
8. 芯片工程与多项目晶圆计划
P-Sub
44
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
45
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
46
集成电路设计原理
国际微电子中心
N+ P
N+
N–-epi
P+
28
集成电路设计原理
国际微电子中心
1.1.5 隔离的实现
1.P+隔离扩N散--要ep扩i 穿外延层，N与--epp型i 衬底连
通。因此，将n型外延层分割成若干个
P(G“ 2-S.N岛uPDb+”) 隔。P离接电路最低P(G-电SNu位Db)，使“岛”P 与P(G-SNuDb)
散、氧化 光刻 分布（氧化） 刻
推进(氧化)
引线孔 淀积 反刻 光刻 金属 金属
淀积钝 化层
光刻压 焊点
合金化及 后工序
集成电路设计原理
国际微电子中心
1.1.1 工艺流程
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
工艺)
7
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆0.18
mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆0.18
P-Sub
24
集成电路设计原理
1.1.1 工艺流程（续6）
钝化 光刻钝化窗口后工序
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
25
集成电路设计原理
1.1.2 光刻掩膜版汇总
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
国际微电子中心
GND
Vi
T
Vo
N+
N–-epi
P+
27
集成电路设计原理
1.1.4 埋层的作用
国际微电子中心
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
注入
长栅氧
场区氧化(局部 氧化)
N管场区光刻、 注入
多晶淀积、参杂、 N管LDD光刻、 P管LDD光刻、
光刻
注入
注入
侧墙氧化物淀积、侧 墙腐蚀
N+接触孔光刻、 接触孔光
注入
刻
BPSG淀 积
N+有源区光刻、 P+有源区光刻、
注入
注入
淀积金属1、反 刻
淀积绝缘介 质
通孔孔光 刻
淀积金属2、 反刻
淀积钝化层、 光刻
3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
5.场区氧化（LOCOS）, 清洁表面
数，版图设计用的层次定义，设计规则，晶体管 、电阻、电容等元件和通孔（VIA）、焊盘等基 本结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照（ LVS）用的文件。
4
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再
P N+ N- P+
P-Sub
22
集成电路设计原理
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
23
集成电路设计原理
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
16
集成电路设计原理
国际微电子中心
双极集成电路的基本制造工艺，可以粗
略的分为两类：一类为在元器件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
代工方式已成为集成电路技术发展的一个 重要特征。
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传 送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE
（Simulation Program with IC Emphasis）参
30
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS 集成电路制造工艺
31
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
在一张张掩模的参与下，工艺工程师完成芯片的 流水式加工，将版图数据定义的图形最终有序的 固化到芯片上。这一过程通常简称为“流片”。
6
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
1.2.2 N阱硅栅CMOS工艺主要流程
12. 蒸镀金属2，反刻金属2（metal2)
P-Sub
47
集成电路设计原理
国际微电子中心
章集成电路制造工艺流程
集成电路设计原理
国际微电子中心
集成电路 （IntegratedCircuit）制造 工艺是集成电路实现的手段， 也是集成电路设计的基础。
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
mCMOS工艺等等。
8
集成电路设计原理
7.境外代工厂家一览表
国际微电子中心
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式
工业发达国家通过组织无生产线IC设计的芯片 计Leabharlann Baidu来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
17
集成电路设计原理
1.1.1典型PN结隔离工艺流程
国际微电子中心
衬底准 氧 埋层光 埋层扩 生长外 氧 隔离光
备
化
刻
散
延
化
刻
发射区扩 发射区 基区扩散、再 基区光 隔离扩散、
5
集成电路设计原理
国际微电子中心
引言
5. 掩模与流片
代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
26
R VDD
集成电路设计原理
1.1.3 外延层电极的引出
国际微电子中心
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
15
集成电路设计原理
国际微电子中心
32
集成电路设计原理
国际微电子中心
33
集成电路设计原理
国际微电子中心
34
集成电路设计原理
国际微电子中心
1.2.1 N阱硅栅CMOS工艺主要流程
（ 参考P阱硅栅CMOS工艺流程）
衬底准 备
生长SiO2和 Si3N4
N阱光刻、注入、 推进
生长SiO2和 Si3N4
场区光 刻
阈值电压调整区光刻、 清洁有源区表面、
p+隔离注入 p+隔离推进
N+ NP-Sub
N+ N-
20
集成电路设计原理
1.1.1 工艺流程（续2） 光刻硼扩散区 硼扩散 氧化
国际微电子中心
P+ N+
P-Sub
N- P+
N+ N- P+
21
集成电路设计原理
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
国际微电子中心
P P+ N+ N- P+
(场区氧化前可做N管场区注入和P管场区
注入）
P-Sub
40
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
6. 栅氧化,淀积多晶硅，反刻多晶
（polysilicon—poly)
P-Sub
41
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
7. P+ active注入（Pplus）（ 硅栅自对准）
“岛” 之间N形+ 成两个背靠背的反N偏+ 二极管。
钝化层
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
SiO2
P+
EB C
N+ P
N+
P+
N–-epi
P-Sub
N+埋层
29
1.1.6 练习
集成电路设计原理
国际微电子中心
1 描述PN结隔离双极工艺的流程及光 刻掩膜版的作用；
2 说明埋层的作用。
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
1.衬底准备
P型单晶片
P+/P外延片
36
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
2. 氧化、光刻N-阱(nwell)
P-Sub
37
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
11
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
多项目晶圆MPW（multi-project wafer)技术服 务是一种国际科研和大学计划的流行方式。
MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
P-Sub
42
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
8. N+ active注入（Nplus —Pplus反版）
（ 硅栅自对准）
P-Sub
43
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
9. 淀积BPSG，光刻接触孔(contact)，回流
这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
10
集成电路设计原理
国际微电子中心
Relation of F&F(无生产线与代工的关系)
8. 芯片工程与多项目晶圆计划
P-Sub
44
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
45
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
46
集成电路设计原理
国际微电子中心
N+ P
N+
N–-epi
P+
28
集成电路设计原理
国际微电子中心
1.1.5 隔离的实现
1.P+隔离扩N散--要ep扩i 穿外延层，N与--epp型i 衬底连
通。因此，将n型外延层分割成若干个
P(G“ 2-S.N岛uPDb+”) 隔。P离接电路最低P(G-电SNu位Db)，使“岛”P 与P(G-SNuDb)
散、氧化 光刻 分布（氧化） 刻
推进(氧化)
引线孔 淀积 反刻 光刻 金属 金属
淀积钝 化层
光刻压 焊点
合金化及 后工序
集成电路设计原理
国际微电子中心
1.1.1 工艺流程
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
工艺)
7
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆0.18
mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆0.18
P-Sub
24
集成电路设计原理
1.1.1 工艺流程（续6）
钝化 光刻钝化窗口后工序
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
25
集成电路设计原理
1.1.2 光刻掩膜版汇总
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
国际微电子中心
GND
Vi
T
Vo
N+
N–-epi
P+
27
集成电路设计原理
1.1.4 埋层的作用
国际微电子中心
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
注入
长栅氧
场区氧化(局部 氧化)
N管场区光刻、 注入
多晶淀积、参杂、 N管LDD光刻、 P管LDD光刻、
光刻
注入
注入
侧墙氧化物淀积、侧 墙腐蚀
N+接触孔光刻、 接触孔光
注入
刻
BPSG淀 积
N+有源区光刻、 P+有源区光刻、
注入
注入
淀积金属1、反 刻
淀积绝缘介 质
通孔孔光 刻
淀积金属2、 反刻
淀积钝化层、 光刻
3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
5.场区氧化（LOCOS）, 清洁表面
数，版图设计用的层次定义，设计规则，晶体管 、电阻、电容等元件和通孔（VIA）、焊盘等基 本结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照（ LVS）用的文件。
4
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再
P N+ N- P+
P-Sub
22
集成电路设计原理
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
23
集成电路设计原理
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
16
集成电路设计原理
国际微电子中心
双极集成电路的基本制造工艺，可以粗
略的分为两类：一类为在元器件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
代工方式已成为集成电路技术发展的一个 重要特征。
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传 送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE
（Simulation Program with IC Emphasis）参
30
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS 集成电路制造工艺
31
集成电路设计原理
国际微电子中心
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？
在一张张掩模的参与下，工艺工程师完成芯片的 流水式加工，将版图数据定义的图形最终有序的 固化到芯片上。这一过程通常简称为“流片”。
6
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
1.2.2 N阱硅栅CMOS工艺主要流程
12. 蒸镀金属2，反刻金属2（metal2)
P-Sub
47
集成电路设计原理
国际微电子中心
章集成电路制造工艺流程
集成电路设计原理
国际微电子中心
集成电路 （IntegratedCircuit）制造 工艺是集成电路实现的手段， 也是集成电路设计的基础。
1
集成电路设计原理
国际微电子中心
引言
1.无生产线集成电路设计技术
随着集成电路发展的过程，其发展的总趋 势是革新工艺、提高集成度和速度。
设计工作由有生产线集成电路设计到无生 产线集成电路设计的发展过程。
mCMOS工艺等等。
8
集成电路设计原理
7.境外代工厂家一览表
国际微电子中心
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式
工业发达国家通过组织无生产线IC设计的芯片 计Leabharlann Baidu来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
17
集成电路设计原理
1.1.1典型PN结隔离工艺流程
国际微电子中心
衬底准 氧 埋层光 埋层扩 生长外 氧 隔离光
备
化
刻
散
延
化
刻
发射区扩 发射区 基区扩散、再 基区光 隔离扩散、