集成电路制造工艺流程介绍(ppt 63页)
合集下载
《集成电路制造工艺》课件
CMOS工艺
适用广泛，消耗低功率，集成 度高
光刻和电子束刻蚀工 艺
芯片制造中影响巨大，直接决 定芯片精度和质量
IC封装技术
通过引线焊接连接芯片与外部 电路
集成电路制造工艺的未来发展方向
量子计算机
利用量子位的并行性，比传统计 算机更快速、更准确
纳米技术
更加精细的芯片制造和量子效应 的应用
3D打印
高质量、低成本的芯片制造和量 产
1 革命性
集成电路是现代科技的基础。无集成电路，无现代智能设备。
2 市场需求
集成电路产业是信息产业的核心，随着通讯和计算机的快速发展，需求量将节节攀升
集成电路制造工艺的发展历程
1
早期阶段
简单的扩散工艺和光刻工艺，可制造简单
集成度提高
2
的逻辑门和模拟器件
计算机辅助设计、离子注入、金属蒸镀等
新技术的应用，集成度不断提高
《集成电路制造工艺》 PPT课件
课程介绍：本课程将深入浅出地介绍集成电路制造的核心流程和未来发展方 向。欢迎大家学习！
什么是集成电路？
定义
集成电路是由数百万个微小电子元器件组成的电子 电路系统，它可以完成特定的功能。
历史
集成电路的起源可以追溯到20世纪60年代，它是计 算机和通讯技术的重要基础。
为什么集成电路制造工艺如此重要？
3
现代集成电路工艺
光刻、浸没/化学机械抛光、等离子刻蚀 等高级技术的应用，如今我们拥有极复杂 的芯片设计和制造工艺。
集成电路制造工艺的工作流程
芯片设计
设计加工工艺，布图加工
芯片构造
渗透、离子注入、扩散、腐蚀
芯片掩膜制作制作掩Fra bibliotek板、晶圆复制封装测试
集成电路制造工艺PPT课件
40
净化厂房
精选
41
芯片制造净化区域走廊
精选
42
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of
our 200mm 0.35 micron I-Line Steppers. this stepper can
image and align both 6 & 8精i选nch wafers.
精选
最快速度：2.4GHz
24
集成电路的分类
–器件结构类型 –集成度 –电路的功能 –应用领域
精选
25
按器件结构类型分类
• 双极集成电路：主要由双极型晶体管构成
–NPN型双极集成电路
–PNP型双极集成电路
• 金属-氧化物-半导体(MOS)集成电路：主要由 MOS晶体管(单极型晶体管)构成
–NMOS
and SemiTool in 1995. Again these are the world's first 300mm wet
process cassettes (that can be spin rin精s选e dried).
44
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production
精选
18
❖ 集成电路单片集成度和最小特征尺寸的发展曲线
精选
19
精选
20
发展 阶段
主要特征 元件数/芯片
特征线宽(um)
栅氧化层厚度 (nm)
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路制造工艺流程图
工艺流程现状
在集成电路制造过程中，该公司面临生产效率低下、产品质 量不稳定等问题，需要进行工艺流程优化。
优化动机
为了提高生产效率、降低成本、提升产品质量，该公司决定 开展集成电路制造工艺流程优化实践。
工艺流程优化措施与实践
措施一
引入自动化设备与智能检测系统
具体实践
引入先进的自动化生产线和智能检测设备，实现生产过程的自动化和智能化。
集成电路制造的定义
集成电路制造是指将多个电子元件集 成在一块衬底上，通过微细加工技术 实现电路功能的过程。
集成电路制造涉及多个工艺步骤，包 括光刻、刻蚀、掺杂、薄膜淀积等， 以实现电路的设计要求。
集成电路制造的重要性
集成电路制造是现代电子工业的基础 ，广泛应用于通信、计算机、消费电 子等领域。
集成电路制造技术的发展对于提高电 子产品的性能、降低成本、促进产业 升级具有重要意义。
Hale Waihona Puke 详细描述新型封装技术如倒装焊、晶圆级封装等不断 涌现，能够实现更小体积、更高集成度的封 装形式。同时，测试技术也在向自动化、高 精度方向发展，以提高测试效率和准确性。 这些技术的发展为集成电路的性能提升和应 用拓展提供了有力支持。
04
集成电路制造的设备与材料
集成电路制造的设备
晶圆制备设备
用于制造集成电路的晶 圆制备设备，包括切割 机、研磨机、清洗机等
。
光刻设备
用于将电路图形转移到 晶圆表面的光刻设备， 包括曝光机和掩膜对准
器等。
刻蚀设备
用于在晶圆表面刻蚀出 电路图形的刻蚀设备， 包括等离子刻蚀机和湿
法刻蚀机等。
集成电路制造的材料
半导体材料
用于制造集成电路的半导体材料，如硅和锗等 。
在集成电路制造过程中，该公司面临生产效率低下、产品质 量不稳定等问题，需要进行工艺流程优化。
优化动机
为了提高生产效率、降低成本、提升产品质量，该公司决定 开展集成电路制造工艺流程优化实践。
工艺流程优化措施与实践
措施一
引入自动化设备与智能检测系统
具体实践
引入先进的自动化生产线和智能检测设备，实现生产过程的自动化和智能化。
集成电路制造的定义
集成电路制造是指将多个电子元件集 成在一块衬底上，通过微细加工技术 实现电路功能的过程。
集成电路制造涉及多个工艺步骤，包 括光刻、刻蚀、掺杂、薄膜淀积等， 以实现电路的设计要求。
集成电路制造的重要性
集成电路制造是现代电子工业的基础 ，广泛应用于通信、计算机、消费电 子等领域。
集成电路制造技术的发展对于提高电 子产品的性能、降低成本、促进产业 升级具有重要意义。
Hale Waihona Puke 详细描述新型封装技术如倒装焊、晶圆级封装等不断 涌现，能够实现更小体积、更高集成度的封 装形式。同时，测试技术也在向自动化、高 精度方向发展，以提高测试效率和准确性。 这些技术的发展为集成电路的性能提升和应 用拓展提供了有力支持。
04
集成电路制造的设备与材料
集成电路制造的设备
晶圆制备设备
用于制造集成电路的晶 圆制备设备，包括切割 机、研磨机、清洗机等
。
光刻设备
用于将电路图形转移到 晶圆表面的光刻设备， 包括曝光机和掩膜对准
器等。
刻蚀设备
用于在晶圆表面刻蚀出 电路图形的刻蚀设备， 包括等离子刻蚀机和湿
法刻蚀机等。
集成电路制造的材料
半导体材料
用于制造集成电路的半导体材料，如硅和锗等 。
集成电路制造工艺流程共64页
集成电路制造工艺流程
16、人民应该为法律而战斗，就像为 了城墙 而战斗 一样。 ——赫 拉克利 特 17、人类对于不公正的行为加以指责 ，并非 因为他 们愿意 做出这 种行为 ，而是 惟恐自 己会成 为这种 行为的 牺牲者 。—— 柏拉图 18、制定法律法令，就是为了不让强 者做什 么事都 横行霸 道。— —奥维 德 19、法律是社会的习惯和思想的结晶 。—— 托·伍·威尔逊 20、人们嘴上挂着的法律，其真实含 义是财 富。— —爱献 生
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
64
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
16、人民应该为法律而战斗，就像为 了城墙 而战斗 一样。 ——赫 拉克利 特 17、人类对于不公正的行为加以指责 ，并非 因为他 们愿意 做出这 种行为 ，而是 惟恐自 己会成 为这种 行为的 牺牲者 。—— 柏拉图 18、制定法律法令，就是为了不让强 者做什 么事都 横行霸 道。— —奥维 德 19、法律是社会的习惯和思想的结晶 。—— 托·伍·威尔逊 20、人们嘴上挂着的法律，其真实含 义是财 富。— —爱献 生
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
64
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
第一章集成电路的基本制造工艺ppt课件
➢ 由于SOC（系统芯片）的出现，给IC设计者提出了 更高的要求，也面临着新的挑战：设计者不仅要懂系 统、电路，也要懂工艺、制造。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路制造工艺流程
mCMOS工艺等等。
8ቤተ መጻሕፍቲ ባይዱ
集成电路设计原理
7.境外代工厂家一览表
国际微电子中心
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式
工业发达国家通过组织无生产线IC设计的芯片 计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
注入
长栅氧
场区氧化(局部 氧化)
N管场区光刻、 注入
多晶淀积、参杂、 N管LDD光刻、 P管LDD光刻、
光刻
注入
注入
侧墙氧化物淀积、侧 墙腐蚀
N+接触孔光刻、 接触孔光
注入
刻
BPSG淀 积
N+有源区光刻、 P+有源区光刻、
注入
注入
淀积金属1、反 刻
淀积绝缘介 质
通孔孔光 刻
淀积金属2、 反刻
淀积钝化层、 光刻
3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
5.场区氧化（LOCOS）, 清洁表面
30
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS 集成电路制造工艺
31
集成电路设计原理
国际微电子中心
思考题
8ቤተ መጻሕፍቲ ባይዱ
集成电路设计原理
7.境外代工厂家一览表
国际微电子中心
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式
工业发达国家通过组织无生产线IC设计的芯片 计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
注入
长栅氧
场区氧化(局部 氧化)
N管场区光刻、 注入
多晶淀积、参杂、 N管LDD光刻、 P管LDD光刻、
光刻
注入
注入
侧墙氧化物淀积、侧 墙腐蚀
N+接触孔光刻、 接触孔光
注入
刻
BPSG淀 积
N+有源区光刻、 P+有源区光刻、
注入
注入
淀积金属1、反 刻
淀积绝缘介 质
通孔孔光 刻
淀积金属2、 反刻
淀积钝化层、 光刻
3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
5.场区氧化（LOCOS）, 清洁表面
30
集成电路设计原理
国际微电子中心
§1.2 N阱硅栅CMOS 集成电路制造工艺
31
集成电路设计原理
国际微电子中心
思考题
集成电路设计与制造的主要流程ppt
激光扫描阵列：特殊的门阵列设计方法
对于一个特殊结构的门阵列母片，片上晶体管和 逻辑门之间都有电学连接，用专门的激光扫描光 刻设备切断不需要连接处的连线，实现ASIC功能。
只需一步刻铝工艺，加工周期短；
采用激光扫描曝光，省去了常规门阵列方法中的 制版工艺。但制备时间较长。
一般用于小批量(200～2000块)ASIC的制造
版图设计
功能描述与逻辑描述
功能图 逻辑图 电路图 符号式版图 , 版图
举例：x=a’b+ab’；CMOS与非门；CMOS反相器版图
什么是版图？一组相互套合的图形，各层版图相 应于不同的工艺步骤，每一层版图用不同的图案 来表示。
版图与所采用的制备工艺紧密相关
设计流程
理想的设计流程(自顶向下：TOP-DOWN）
元件 门
元胞
宏单元（功能块）
基于单元库的描述：层次描述
单元库可由厂家提供，可由用户自行建立
B. 模拟电路：尚无良好的综合软件
RTL级仿真通过后，根据设计经验进行电路设计
原理图输入
电路模拟与验证
模拟单元库
逻辑和电路设计的输出：网表（元件及其连接关系）或逻
辑图、电路图
软件支持：逻辑综合、逻辑模拟、电路模拟、时序分析等软
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计
集成电路设计的最终输出是掩膜版图，通过制版 和工艺流片可以得到所需的集成电路。 设计与制备之间的接口：版图
主要内容
IC设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术
设计特点和设计信息描述
没有单元库支持：对各单元进行电路设计，通过电
路模拟与分析，预测电路的直流、交流、瞬态等特性， 之后再根据模拟结果反复修改器件参数，直到获得满 意的结果。由此可形成用户自己的单元库
集成电路的制造工艺流程
集成电路的制造工艺流程
目录
• 集成电路制造概述 • 集成电路设计 • 集成电路制造工艺 • 集成电路制造设备与材料 • 集成电路制造的环境影响与可持
续性 • 集成电路制造的案例研究
01
集成电路制造概述
集成电路的定义与重要性
集成电路是将多个电子元件集成在一块衬底上，实现一定的电路或系统功能的微 型电子部件。由于其体积小、性能高、可靠性强的特点，集成电路在通信、计算 机、消费电子、汽车电子、工业控制等领域得到广泛应用。
智能化与自动化
随着智能化和自动化技术的发展， 制造设备和材料需要更加智能化和 自动化，以提高生产效率和产品质 量。
05
集成电路制造的环境影响与 可持续性
制造过程中的环境影响
1 2
能源消耗
集成电路制造过程中需要大量的能源，包括电力、 蒸汽和冷却水等，能源消耗巨大。
废弃物产生
制造过程中会产生各种废弃物，如废水、废气和 固体废弃物等，对环境造成一定压力。
3. 刻蚀和切割
通过刻蚀技术将电路结构转移 到衬底上，并使用切割技术将 单个器件分离出来。
总结词
MEMS器件是一种微小型化的 机械和电子系统，具有高精度、 高可靠性和低成本等特点。
2. 制膜和光刻
在衬底上制备所需的薄膜材料， 并使用光刻技术将电路图形转 移到薄膜上。
4. 测试和封装
对制造完成的MEMS器件进行 性能测试，合格的产品进行封 装和可靠性试验。
绿色采购
优先选择环保合规的供应 商和原材料，从源头减少 对环境的负面影响。
环境友好型制造技术的未来发展
新材料和新工艺
研发和推广环境友好型新材料和 新工艺，替代传统的高污染材料 和工艺，降低能耗和减少废弃物 排放。
目录
• 集成电路制造概述 • 集成电路设计 • 集成电路制造工艺 • 集成电路制造设备与材料 • 集成电路制造的环境影响与可持
续性 • 集成电路制造的案例研究
01
集成电路制造概述
集成电路的定义与重要性
集成电路是将多个电子元件集成在一块衬底上，实现一定的电路或系统功能的微 型电子部件。由于其体积小、性能高、可靠性强的特点，集成电路在通信、计算 机、消费电子、汽车电子、工业控制等领域得到广泛应用。
智能化与自动化
随着智能化和自动化技术的发展， 制造设备和材料需要更加智能化和 自动化，以提高生产效率和产品质 量。
05
集成电路制造的环境影响与 可持续性
制造过程中的环境影响
1 2
能源消耗
集成电路制造过程中需要大量的能源，包括电力、 蒸汽和冷却水等，能源消耗巨大。
废弃物产生
制造过程中会产生各种废弃物，如废水、废气和 固体废弃物等，对环境造成一定压力。
3. 刻蚀和切割
通过刻蚀技术将电路结构转移 到衬底上，并使用切割技术将 单个器件分离出来。
总结词
MEMS器件是一种微小型化的 机械和电子系统，具有高精度、 高可靠性和低成本等特点。
2. 制膜和光刻
在衬底上制备所需的薄膜材料， 并使用光刻技术将电路图形转 移到薄膜上。
4. 测试和封装
对制造完成的MEMS器件进行 性能测试，合格的产品进行封 装和可靠性试验。
绿色采购
优先选择环保合规的供应 商和原材料，从源头减少 对环境的负面影响。
环境友好型制造技术的未来发展
新材料和新工艺
研发和推广环境友好型新材料和 新工艺，替代传统的高污染材料 和工艺，降低能耗和减少废弃物 排放。
集成电路制造工艺流程介绍(ppt 63页)
代工方式已成为集成电路技术发展的一个 重要特征。
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传 送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE
（Simulation Program with IC Emphasis）参
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
15
集成电路设计原理
国际微电子中心
散、氧化 光刻 分布（氧化） 刻
推进(氧化)
引线孔 淀积 反刻 光刻 金属 金属
淀积钝 化层
光刻压 焊点
合金化及 后工序
集成电路设计原理
国际微电子中心
1.1.1 工艺流程
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
26
R VDD
集成电路设计原理
1.1.3 外延层电极的引出
国际微电子中心
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传 送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE
（Simulation Program with IC Emphasis）参
12
集成电路设计原理
代工单位与其他单位关系图
国际微电子中心
13
集成电路设计原理
国际微电子中心
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
14
集成电路设计原理
国际微电子中心
§1-1 双极集成电路典型的 PN结隔离工艺
15
集成电路设计原理
国际微电子中心
散、氧化 光刻 分布（氧化） 刻
推进(氧化)
引线孔 淀积 反刻 光刻 金属 金属
淀积钝 化层
光刻压 焊点
合金化及 后工序
集成电路设计原理
国际微电子中心
1.1.1 工艺流程
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
26
R VDD
集成电路设计原理
1.1.3 外延层电极的引出
国际微电子中心
欧姆接触电极：金属与参杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.2.2 N阱硅栅CMOS工艺主要流程
12. 蒸镀金属2，反刻金属2（metal2)
P-Sub
47
集成电路设计原理
国际微电子中心
这种芯片工程通常由大学或研究所作为龙头单 位负责人员培训、技术指导、版图汇总、组织 芯片的工艺实现，性能测试和封装。大学教师、 研究生、研究机构、中小企业作为工程受益群 体，自愿参加，并付一定费用。
10
集成电路设计原理
国际微电子中心
Relation of F&F(无生产线与代工的关系)
8. 芯片工程与多项目晶圆计划
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
17
集成电路设计原理
1.1.1典型PN结隔离工艺流程
国际微电子中心
衬底准 氧 埋层光 埋层扩 生长外 氧 隔离光
备
化
刻
散
延
化
刻
发射区扩 发射区 基区扩散、再 基区光 隔离扩散、
11
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
多项目晶圆MPW（multi-project wafer)技术服 务是一种国际科研和大学计划的流行方式。
MPW技术把几到几十种工艺上兼容的芯片拼装 到一个宏芯片（Macro-Chip）上然后以步进的 方式排列到一到多个晶圆上，制版和硅片加工 费用由几十种芯片分担，极大地降低芯片研制 成本，在一个晶圆上可以通过变换版图数据交 替布置多种宏芯片。
P-Sub
24
集成电路设计原理
1.1.1 工艺流程（续6）
钝化 光刻钝化窗口后工序
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
25
集成电路设计原理
1.1.2 光刻掩膜版汇总
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
国际微电子中心
GND
Vi
T
Vo
N+
N–-epi
P+
27
集成电路设计原理
1.1.4 埋层的作用
国际微电子中心
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
在一张张掩模的参与下，工艺工程师完成芯片的 流水式加工，将版图数据定义的图形最终有序的 固化到芯片上。这一过程通常简称为“流片”。
6
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
32
集成电路设计原理
国际微电子中心
33
集成电路设计原理
国际微电子中心
34
集成电路设计原理
国际微电子中心
1.2.1 N阱硅栅CMOS工艺主要流程
（ 参考P阱硅栅CMOS工艺流程）
衬底准 备
生长SiO2和 Si3N4
N阱光刻、注入、 推进
生长SiO2和 Si3N4
场区光 刻
阈值电压调整区光刻、 清洁有源区表面、
数，版图设计用的层次定义，设计规则，晶体管 、电阻、电容等元件和通孔（VIA）、焊盘等基 本结构的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照（ LVS）用的文件。
4
集成电路设计原理
国际微电子中心
引言
4. 电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自己 掌握的电路与系统知识的基础上，利用PDK提供 的工艺数据和CAD/EDA工具，进行电路设计、电 路仿真（或称模拟）和优化、版图设计、设计规 则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。再
(场区氧化前可做N管场区注入和P管场区
注入）
P-Sub
40
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
6. 栅氧化,淀积多晶硅，反刻多晶
（polysilicon—poly)
P-Sub
41
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
7. P+ active注入（Pplus）（ 硅栅自对准）
无生产线（Fabless）集成电路设计公司。 如美国有200多家、台湾有100多家这样的 设计公司。
2
集成电路设计原理
国际微电子中心
引言
2. 代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工（简称代工）方式。
P N+ N- P+
P-Sub
22
集成电路设计原理
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
P-Sub
23
集成电路设计原理
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
国际微电子中心
P P+ N+ N- P+
P N+ N- P+
散、氧化 光刻 分布（氧化） 刻
推进(氧化)
引线孔 淀积 反刻 光刻 金属 金属
淀积钝 化层
光刻压 焊点
合金化及 后工序
集成电路设计原理
国际微电子中心
1.1.1 工艺流程
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
19
集成电路设计原理
国际微电子中心
1.1.1 工艺流程（续1） 生长n-外延 隔离氧化 光刻p+隔离区
代工方式已成为集成电路技术发展的一个 重要特征。
3
集成电路设计原理
国际微电子中心
引言
3. PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传 送给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE
（Simulation Program with IC Emphasis）参
思考题
1.需要几块光刻掩膜版(mask)? 2.每块掩膜版的作用是什么？ 3.器件之间是如何隔离的？ 4.器件的电极是如何引出的？ 5.埋层的作用？
16
集成电路设计原理
国际微电子中心
双极集成电路的基本制造工艺，可以粗
略的分为两类：一类为在元器件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
工艺)
7
集成电路设计原理
国际微电子中心
引言
6. 代工工艺
代工（Foundry）厂家很多，如：
宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆0.18
mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆0.18
3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
集成电路设计原理
国际微电子中心
1.2. 清洁表面
mCMOS工艺等等。
8
集成电路设计原理
7.境外代工厂家一览表
国际微电子中心
9
集成电路设计原理
国际微电子中心
引言
8. 芯片工程与多项目晶圆计划
F&F(Fabless and Foundry)模式
工业发达国家通过组织无生产线IC设计的芯片 计划来促进集成电路设计的专业发展、人才培 养、技术研究和中小企业产品开发，而取得成 效。
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
1.衬底准备
P型单晶片
P+/P外延片
36
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
2. 氧化、光刻N-阱(nwell)
P-Sub
37
集成电路设计原理
国际微电子中心
1.2.2 N阱硅栅CMOS工艺主要流程
通过因特网传送到代工单位。
5
集成电路设计原理
国际微电子中心
引言
5. 掩模与流片
代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
26
R VDD
集成电路设计原理
1.1.3 外延层电极的引出