最新计算机原理第三章存储器

（１） 写入，字选线加高电平，使门控管Ｔ导通； 若要写０，则位线加０，电容Ｃｓ通过Ｔ对位线放电，
呈低电平。 若要写１，则位线为１，电容Ｃｓ充电。
（２） 读出，字选线加高电平，使门控管Ｔ导通； 若Ｃｓ上有电荷，通过Ｔ→ＣＤ放电，位线上有电流流
过，表示读出信息为“１”。 若Ｃｓ上无电荷，位线上没有电流流过，表示读出信息
４．存储器带宽
单位时间里存储器所存取的信息量，通常以位/秒或字节/秒 〔ｂｉｔ／ｓ，Ｂ/s〕来表示。
§3.2 半导体存储原理及芯片
3.2.1 静态ＭＯＳ（metal oxide semiconductor金属 氧化物半导体）存储位与芯片
双极型，ＴＴＬ型，速度快，但功耗大，集成度低
半导体 存储器
静态ＭＯＳ，ＳＲＡＭ， 动态ＭＯＳ，ＤＲＡＭ
写1：数据线I/O=1、 I / O =0，使位线D=1、 D =0；
推出T1截止，T2导通使Q=1、 Q =0，写入“1”。
（2）读出
行选线xi，列选线yj加高电平，使T5 、T6导通和V1 、V2导通。
如果原存信息Q=0，则T1导通，从位线D将通过T5、T1到地 形成放电回路，有电流经D流入T1，使I/O线上有电流流过，经放 大为“0”信号，表明原存信息为“0”。而此时因T2截止，所以D 上无电流。
图6－4 2114芯片引脚 片选 CS ：低电平有效，低电平时选中本芯片。 写使能 WE ：低电平时写入，高电平时读出。 地址１０根：Ａ9～Ａ0，对应于１Ｋ容量。 双向数据线４位：DO4～DO1，可直接与数据总线相连。
（３）静态ＲＡＭ读写操作时序
读周期：
图6－5 2114的读周期波形图 tRC：读周期时间，此期间地址维持时间不变，是两次读出的最小时间间隔。 tA：读出时间，从地址有效到输出稳定所需的时间，即其他器件可以使用数
4位数据线信息写入译中的单元中，称为写操作。
当片选信号 CS =0且读写信号WE =1时，数据输出三态门打开，译中
单元的4位数据送入数据线，称为读操作。
当片选信号 CS =1时，输入三态门与输出三态门都关闭，使芯片所有
单元与数据线隔离，即本芯片不工作。片选信号在存储器空间扩展时 要用到。
（２）芯片引脚
（１）内部结构图
１Ｋ＝１０２４＝２１０，共１０根地址线。
图6－2 2114SRAM芯片内部结构框图
图6－3 第K个存储单元4个存储位电路图
一个位平面 ２６×２４＝６４行×１６列＝１０２４个单元 每个单元有４位，即１０２４×４。
当片选信号 CS =0且读写信号 WE =0时，数据输入三态门打开，
如果原存信息Q=1，则T2导通，能推出 I / O 线上有电流流
过，代表原存信息为“1”。此时T1截止，I/O线上无电流。
（３）保持
行选线xi与列选线yj只要有一个为低电平，使位线与双稳态 电路隔离，双稳态电路T1 、T2依靠触发器原理交叉反馈保持原有 状态不变。
2. 静态ＭＯＳ存储芯片举例
2114是一种曾广泛使用的小容量SRAM芯片，容量为1K×4位， 现举例说明。
计算机原理第三章存储 器
§3.1 存储器概述
3.1.1 存储系统的层次结构
CPU
解决速度 解决容量
Cache 主存储器 M 外存储器
分层存储体系结构
３．存储周期ＴＭ
指连续启动两次读操作所需间隔的最小时间。 通常 ＴＭ>ＴＡ，这个参数被标在内存芯片上。
例如：“－７”，“－１５”等，表示存储周期为７ｎｓ或１５ｎ ｓ，数值越小，表示内存芯片的存取速度越高，价格也越贵。
“恢复”与“刷新”操作由灵敏恢复/读出放大器完 成。
图6－8 灵敏恢复/读出放大器
2. DRAM结构
图6.9 DRAM结构原理图
４Ｍ×４
§3.3 主存储器容量的扩展
速度快，功耗低，集成度高
１．静态ＭＯＳ存储位
ＮＭＯＳ六管静态存储单元（位）
Ｔ１、Ｔ２两个反相器交叉耦合构成一个双稳态触发器， 可用于存储一位信息。
Ｔ３、Ｔ４分别作为负载管，相当于两个电阻。
Ｔ５、Ｔ６是两个控制门管，由行选线Ｘｉ控制它们的 通断，当行选线Ｘｉ加高电平时，Ｔ５、Ｔ６导通，通过一 组位线Ｄ、D 可对双稳态电路进行读/写操作；当Ｘｉ加低 电平时，Ｔ５、Ｔ６断开，位线脱离，双稳态电路进入保持 状态。
Ｖ１、Ｖ２两个管子控制位线与Ｉ/Ｏ相连，由列选线 ｙｉ控制。
（１）写入
行选线xi（也称字选线）加高电平，使T5 、T6管导通。列选线
yj加高电平使V1 、V2管导通，位线D与 D 同I/O线与 I / O 线接
通。
写0：数据线I/O=0、I / O =1，使位线D=0、位D线
=1。
因D=0，通过T5管传给Q点使Q点为低（写入0），T2管截止。 而通过T6管给T1管栅极加高电压，使T1管导通，加快Q点为低 电平的进程。
为“０”。
★ 注意：读出 “１” 信息后，电容Ｃｓ上无电荷，不能再 维持“１”，这种现象称为“破坏性读出”，须进行“恢复”操 作。
（３） 保持，字选线为“０”，Ｔ截止，电容Ｃｓ无放电 回路，其电荷可暂存数毫秒，即维持“１”数毫秒；无电荷 则保持“０”状态。
★ 注意：保持“１”信息时，电容Ｃｓ也要漏电，导致Ｃｓ上 无电荷，须定时“刷新”。
tWC=tAW+tW+tWR tDTW：写信号有效到输出变为三态时间。 tDW：数据有效时间。输入数据至少应维持的时间。 tDH：写信号撤销后数据保持时间。
3.2.2 动态MOS存储位与芯片
1. 动态MOS存储位－－－单管动态存储位
基本工作原理：利用电容有无存储电荷来表示存“１”或“０”。
图6－7 单管动态存储位电路
据线上的数据了。
tCO：从片选信号 CS 有效，到读出的数据在外部数据线上稳定的时间。
tCX：片选有效到数据有效所需的时间。 tOTD：片选无效后输出数据还能维持的时间。 tOHA：地址改变后数据输出的维持时间。
写周期：
图6－6 2114的写周期波形图 tWC：写周期时间，是两次写入操作之间的最小间隔。 tAW：在地址有效后，经过一段时间tAW，才能向芯片发写命令。 t可靠写入，地址有效时间至少应满足：