计算机组成原理与接口技术笔记 11 第十一周 第三章
计算机组成原理课件第三章资料
静态读写存储器(SRAM)：存取速度快 动态读写存储器(DRAM)：存储容量不如DRAM大。
信息工程学院软件工程系 2020/11/12
1、存储位元 2、三组信号线 地址线 数据线
行线 按存储介质分类：磁表面/半导体存储器 按存取方式分类：随机/顺序存取（磁带） 按读写功能分类：ROM，RAM
RAM：双极型/MOS ROM：MROM/PROM/EPROM/EEPROM
按信息的可保存性分类：永久性和非永久性的 按存储器系统中的作用分类：主/辅/缓/控
信息工程学院软件工程系 2020/11/12
目前存储器的特点是：
速度快的存储器价格贵，容量小； 价格低的存储器速度慢，容量大。
在计算机存储器体系结构设计时，我们希望存 储器系统的性能高、价格低，那么在存储器系统设 计时，应当在存储器容量，速度和价格方面的因素 作折中考虑，建立了分层次的存储器体系结构如下 图所示。
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
SRAM芯大多采用 双译码方式，以 便组织更大的存 储容量。采用了 二级译码：将地 址分成x向、y向 两部分如图所示
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
存储体（256×128×8）
通常把各个字的同一个字的同一位集成在一个芯片 （32K×1）中，32K位排成256×128的矩阵。8个片子 就可以构成32KB。
门G1关闭，存储器 进行读操作。写操作时， WE=0，门G1开启，门G2 关闭。注意，门G1和G2是 互锁的，一个开启时另一个 必定关闭，这样保证了读时 不写，写时不读。
计算机组成原理-第3章总结
第三章 系统总线ღ®3-1总线：连接多个部件的信息传输线，是各部件共享的传输介质(多个模块共享的信息通路)ღ3-2总线组成：传输线，总线接口逻辑，总线仲裁部件ღ3-3系统总线：CPU ，主存，I/O 设备(通过I/O 接口)各大部件之间的信息传输线 ღ3-4传输线：数据线，地址线，控制线数据线：传送数据的通路，双向，并行传送能力地址线：传送数据地址的通路，单向，由CPU 发出控制线：传送控制信号的通路，单向，命令。
响应，定时ღ3-5通信总线：按传输方式分为：串行通信/并行通信串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送 并行通信：数据在多条并行1位宽的传输线上，同时由源传送到目的地 ღ3-6总线的特性 ：机械特性，电气特性，功能特性，时间特性机械特性：总线在机械连接方式上的一些性能，如插头与插座使用的标准，几何尺寸、形状、引脚个数、排列顺序，接头处的可靠接触等电气特性(逻辑联系)：总线每一根传输线上信号的传递方向和有效的电平范围功能特性：总线中每根传输线的功能时间特性：总线中的任一根线在什么时间内有效ღ3-7总线性能指标：1. 总线宽度：通常指总线的根数，用bit 表示2. 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输的字节数衡量，单位MBps3. 时钟同步/异步：总线上数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线为异步总线4. 总线复用：一条信号线上分时传送两种信号5. 信号线数：地址总线、数据总线、控制总线三种总线数的总和6. 即插即用ღ3-8总线结构：单总线结构/双总线结构单总线结构：CPU 、主存、I/O 设备(通过I/O 接口)都挂在一组总线上 优：总线结构改变灵活/CPU 可访问所有设备/两设备间也可通信 缺：总线宽度(提高频率，增加宽度—有限)/冲突多总线结构：将速度较低的I/O 设备从单总线上分离出来，形成主存总线与I/O 总线分开的结构。
微型计算机原理和接口技术第三章课后答案
微型计算机原理和接口技术第三章课后答案本文回答了微型计算机原理和接口技术第三章的课后题目，涵盖了数字逻辑电路、组合逻辑电路、时序逻辑电路和存储器等内容。
1. 数字逻辑电路1.1. 逻辑电路和数字逻辑电路的基本概念逻辑电路是由逻辑门（与门、或门、非门等）和触发器等基本逻辑元件组合而成的电路。
数字逻辑电路是逻辑电路在数字系统中的应用，主要用于实现数字信号的逻辑运算和信号的转换等功能。
1.2. 数字逻辑门电路的组合和简化数字逻辑电路中常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
这些逻辑门可以通过组合和简化来构造更复杂的逻辑电路，例如与非门（NAND）、或非门（NOR）等。
1.3. 数字逻辑电路的时序特性数字逻辑电路的时序特性主要包括延迟时间、上升时间和下降时间等。
延迟时间表示信号经过电路的传播所需的时间，上升时间和下降时间表示信号从一个逻辑状态到另一个逻辑状态所需的时间。
2. 组合逻辑电路2.1. 组合逻辑电路的定义和特点组合逻辑电路是由多个逻辑门组合而成的电路，输入信号直接决定输出信号，不涉及时钟信号和状态存储。
2.2. 组合逻辑电路的设计方法组合逻辑电路的设计方法主要有真值表法、卡诺图法和特征方程法。
真值表法通过列出输入输出的真值表来进行设计，卡诺图法通过画出卡诺图进行化简，特征方程法通过建立逻辑方程进行设计。
2.3. 组合逻辑电路的应用组合逻辑电路广泛应用于数字系统中，包括逻辑运算、数据选择、数据的编码和解码等功能。
3. 时序逻辑电路3.1. 时序逻辑电路的定义和特点时序逻辑电路是由触发器和组合逻辑电路组合而成的电路，通过时钟信号来控制触发器的状态转换。
时序逻辑电路具有状态存储的功能，可以实现存储和记忆功能。
3.2. 触发器和时序逻辑电路的设计方法触发器是时序逻辑电路的基本组件，常见的触发器包括SR 触发器、D触发器和JK触发器等。
时序逻辑电路的设计方法主要是通过状态转换图、状态转移表和重建方程等方法进行设计。
计算机组成原理第三章课件
A、电路图： 由两个MOS反相器交叉耦合而成的双稳态触发器。
字线
V
位/读出线 BS0 读/写“0” T2 T0 T1 A T4 T5 B T3 位/读出线 BS1 读/写“1”
6管MOS存储电路
静态MOS存储器
基本存储元—6管静态MOS存储元 B、存储元的工作原理
字线
①写操作。在字线上加一个正电压的字脉 冲，使 T2 、 T3 管导通。若要写“ 0”， 位/读出线 无论该位存储元电路原存何种状态， BS0 只需使写“ 0”的位线 BS0 电压降为地 电位（加负电压的位脉冲），经导通 读/写“0” T2 的Ｔ2 管，迫使节点Ａ的电位等于地电 位，就能使Ｔ1 管截止而Ｔ0 管导通。 写入1，只需使写1的位线BS1 降为地电 位，经导通的 T3 管传给节点Ｂ，迫使 T0 管截止而T1 管导通。 写入过程是字线上的字脉冲和位线上 的位脉冲相重合的操作过程。
静态MOS存储器
用静态MOS存储片组成RAM
字位同时扩展法： 一个存储器的容量假定为 M×N位，若使用l×k位的芯片（l＜M,k＜N）需 要在字向和位向同时进行扩展。此时共需要（M ／l）×（N ／k）个存 储器芯片。 其中， M ／ l 表示把 M×N 的空间分成（ M ／ l ）个部分（称为页或区）， 每页（N／k）个芯片。 地址分配： （A）用log2 l位表示低位地址：用来选择访问页内的l个字 （B ） 用log2 （M／l）位表示高位地址：用来经片选译码器产生片 选信号。
• 片选有效，才可以对芯片进行读/写操作 • 无效时，数据引脚呈现高阻状态，并可降低功耗
读控制（OE*）
• 芯片被选中有效，数据输出到数据引脚 • 对应存储器读MEMR*
《计算机组成原理》第三章课后题参考答案
《计算机组成原理》第三章课后题参考答案第三章课后习题参考答案1．有⼀个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯⽚组成，需要多少芯⽚？（3）需要多少位地址作芯⽚选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB（2）（1024K/512K）×（32/8）= 8（⽚）（3）需要1位地址作为芯⽚选择。
3．⽤16K×8位的DRAM芯⽚组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设DRAM芯⽚存储体结构为128⾏，每⾏为128×8个存储元。
如单元刷新间隔不超过2ms，存储器读/写周期为0.5µS, CPU 在1µS内⾄少要访问⼀次。
试问采⽤哪种刷新⽅式⽐较合理？两次刷新的最⼤时间间隔是多少？对全部存储单元刷新⼀遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯⽚数为N=（64K/16K）×（32位/8位）=16（⽚）每4⽚组成16K×32位的存储区，有A13-A作为⽚内地址，⽤A15A14经2：4译码器产⽣⽚选信号，逻辑框图如下所⽰：（2）根据已知条件，CPU在1us内⾄少访存⼀次，⽽整个存储器的平均读/写周期为0.5us，如果采⽤集中刷新，有64us的死时间，肯定不⾏；所以采⽤分散式刷新⽅式：设16K×8位存储芯⽚的阵列结构为128⾏×128列，按⾏刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最⼤时间间隔发⽣的⽰意图如下可见，两次刷新的最⼤时间间隔为tMAX＝15.5×2－0.5＝30.5 (µS)tMAX对全部存储单元刷新⼀遍所需时间为tR＝0.5×128=64 (µS)tR4．有⼀个1024K×32位的存储器，由128K×8位DRAM芯⽚构成。
计算机组成原理(唐塑飞)—笔记
1.冯·诺依曼计算机的特点✧计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
✧存放在存储器内，并可按地址访问。
✧✧✧✧机器已运算器为中心，输入输出设备与存储器间的数据传送通过运算器来完成。
2.以存储器为中心的计算机结构框图:3.计算机组成框图：4.ALU和CU是CPU的核心部件。
✧ALU, Arithmetic Logic Unit〕简称算术逻辑部件，用来完成算术逻辑运算。
✧5.M,各种逻辑元件及控制电路等。
存储体由许多存储单元组成，每个存储单元又包含假设干个存储元件，每个存储元件能存放一位二进制代码“0〞，“1〞。
6.，即按地址访问存储器。
〔访存〕7.运算器〔ALU〕和控制器〔CU〕组成CPU,再加存储器〔主存和辅存〕构成主体，最后加上输入输出设备构成硬件。
8.MAR 与MDR✧存储器地址存放器，用来存放要访问的存储单元的地址，其位数对应存储单元的个数〔MAR为10位，那么有210=1024个存储单元〕✧存储器数据存放器，用来存放从存储体某单元取出的代码或者准备往某单元存入的代码，器位数和存储字长相等。
9.运算器最少包括3个存放器和一个算术逻辑单元〔ALU〕，其中ACC(Accumulator)为累加器，MQ〔Multiplier-Quotient Register〕为乘商存放器，X为操作数存放器。
10.✧11.控制器的三个阶段：✧。
✧✧12.✧✧。
IR中的操作码〔OP(IR)〕送至CU，记作OP(IR)→→MAR。
✧13.计算机硬件的主要技术指标：机器字长、存储容量和运算速度。
14.机器字长：✧CPU一次能处理数据的位数，通常和CPU的存放器位数有关。
它直接影响加法器，数据总线以及存储字长的位数。
15.存储容量：✧存储器的容量应该包括主存和辅存容量。
✧= 存储单元个数X 存储字长。
〔MAR的位数反映了存储单元的个数，MDR的位数反映了存储字长〕。
✧16.17.。
第二章计算机的开展和应用1.计算机的产生和开展：✧第一代电子管计算机〔Electrionic Numerial Integrator And Computer, ENIAC〕✧第二代晶体管计算机✧第三代集成电路计算机✧第四代大规模和超大规模集成电路第三章系统总线1. 计算机系统的五大部件之间的互联方式有两种：✧✧2.✧ 在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。
计算机组成原理知识点笔记
计算机组成原理知识点笔记第一课时1、指令分为操作码和地址码，操作码指明了操作类型，地址码指明了对哪两个数进行操作。
2、CPU的时钟频率也即是CPU的主频。
3计算机系统结构：概念性结构和功能特性。
是指硬件子系统的概念性结构和功能特性。
由指令系统所规定的所有属性，所以也称指令集体系结构。
主要研究计算机系统软件和硬件的功能分配，以及如何最佳地实现分配给硬件的功能。
例如：指令系统中是否包括乘法指令？4、计算机组织：也称计算机组成：计算机主要部件的类型、数量、组成方式、控制方式和信息流动方式以及相互连接而构成的而系统。
主要研究数据和指令的组织，数据的存取、传送和加工处理。
数据流和指令流的控制方式基本运算的算法例如：如何实现乘法指令？5计算机实现：计算机功能的物理实现。
6、加法指令执行速度因为加法指令能反映乘除等运算，而其他指令的执行时间也大体与加法指令相当。
7、CPI，执行一条指令所需时钟周期数，是主频的倒数。
8、等效指令速度法9存储器不仅能存放数据，而且也能存放指令，两者在形式上没有区别，但计算机应能区分数据还是指令。
10 有时我们说某个特定的功能是由硬件实现的，但并不是说不要编写程序，如乘法功能可由乘法器这个硬件实现，但要启动这个硬件（乘法器）工作，必须先执行程序中的乘法指令。
11 指令译码器是译指令的操作码。
而是在读出之前就知道将要读的信息是数据还是指令了12 在计算机领域中，站在某一类用户的角度，如果感觉不到某个事物或属性的存在，即“看”不到某个事物或属性，则称为“对xxxx用户而言，某个事物或属性是透明的”。
13程序控制器：（PC）是执行指令的机器。
14 机器字长定义为CPU中在同一时间内一次能够处理的二进制数的位数，实际上就是CPU中数据通路的位数15 浮点运算器的数据通路要宽得多。
16所以一般把定点运算器的数据通路宽度定为机器字长。
因为机器字长与内存单元的地址位数有关，而地址计算是在定点运算器中进行的。
计算机组成原理第三章
3.3
PC/AT（ISA）总线
1. 16位数据线 2. 24位地址线可直接寻址的内存容量为16MB 3. I/O地址空间为0100H~03FFH 4. 最高时钟频率为8MHz 5. 最大稳态传输速率为16MB/s 6. 具有中断功能、DMA通道功能 7. 不支持总线仲裁
3.3
EISA总线
随着32位的80386处理器的推出，ISA总线已 经不能满足PC技术的发展需要，于是产生了 EISA总线。EISA总线在信号定义与物理电气连 接上完全与ISA总线兼容。其特点： 1. 具有32位的数据线，支持8位、16位或32位的 数据存取，支持数据突发式传输。 2. 在8MHz时钟频率下处理32位数据，带宽提高 了一倍，达到33MB/s 3. 地址总线扩充到32位 4. 具有即插即用功能 5. 主要应用在32位微处理器组成的微型计算机系 统中。
分离式通信特点
3.5
1. 各模块有权申请占用总线 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 充分发挥了总线的有效占用
I/O接口1 … I/O接口n
4. 独立请求方式
总
线
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
3.5
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
二、总线通信控制
3.5
1. 目的 解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 主模块申请，总线仲裁决定
寻址阶段
主模块向从模块 给出地址 和 命令
传数阶段
主模块和从模块 交换数据
计算机组成原理第三章部分课后题答案(唐朔飞版)
3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？总线分类方式：·按数据传送方式：并行传输总线、串行传输总线·按总线使用范围：计算机（包括外设）总线、测控总线、网络通信总线·按连接部件：片内总线、系统总线、通信总线系统总线：是指CPU、主存、I/O设备各大部件之间的信息传输线。
系统总线分类：·数据总线：用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关·地址总线：主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方·控制总线：用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输3.4 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感？总线上的信息传送是由主设备启动的，若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。
集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感，且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2，…，n的顺序降序排列，且固定不变2、计数也可以从上一次计数的终止点开始，即是一中循环方法，此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置，故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活（通过程序改变）3、控制线数量多，总线控制更复杂3.5 解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。
3计算机组成原理(第三章)
1
本章主要内容
指令格式 操作码的扩展、地址码的结构 常见的寻址方式 指令的类型
2
一、机器指令的格式
指令是控制计算机完成指定操作的命令。作为命令，首先 要告诉计算机做什么；其次，计算机处理的对象是数据， 指令还需要指明数据从哪里来、结果要到哪里去。这些问 题是构成指令的基本要素。所以一条指令由两部分构成：
指令较短，只需一次访存，比间接寻址要快。
寄存器里放有效地址
32
相对寻址
程序计数器PC的内容加上指令中形式地址D，形成操作数的有效 地址，这种寻址方式称为相对寻址，且需要用寻址标志位指明。 有效地址：EA = (PC) + D 形式地址Ｄ常称为偏移量，可以是正数，也可以是负数。
优点：操作数地址与指令地址总是差一个固定的值，因而所编写 的程序是浮动的，可以放在内存的任何地方执行而不需修改。
OP不一样长， 控制器设计变 得难多了。
9
指令操作码的扩展技术
变长操作码通常采用扩展操作码方法来设计。
扩展思路：让地址码字段多的指令，操作码字段短一些； 让地址码字段少的指令，操作码字段长一些。
假设，某机器指令长16位，包括一个操作码字段和三个 地址字段，其中操作码字段4位，每一个地址字段也是4 位。其格式如下：
…
1111 0000 XXXX YYYY 1111 1110 XXXX YYYY
15条二地址指令
扩展窗口
…
…1111 1111Fra bibliotek0000 XXXX 1111 1111 1110 XXXX 1111 1111 1111 0000 1111 1111 1111 1111
计算机组成原理第三章
3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标
3.4 总线结构
3.5 总线控制
3.1 总线的基本概念
一、为什么要用总线
计算机的三大部件:
3.1
CPU：指令执行和数据加工 ＭＭ：存放指令和数据 I/O：输入数据和指令，输出程序的结果 计算机的所有功能都通过CPU执行保存在存储器中的一串指令来实现 的
地址总线 用来指出数据总线上的源数据或目的数据在主存单元 的地址或I/O设备的地址，是单向传输线
地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口 的地址，由CPU输出，单向传输。 如：欲从存储器读数据，则CPU需将此数据所在存储单元的地址 送到地址线。 如：欲将某数据经I/O设备输出，则CPU除了需将数据送到数据 线外，还需将此输出设备的地址送到地址线。 地址线位数与存储单元个数有关。地址线20根可对应220存储单
通信总线：计算机系统之间或计算机系统与其它系统之间传输线。 因距离远近、速度快慢等差异类别不等。
按系统总线传输信息不同，又可分为三类：
3.2
数据总线 用来传输各功能部件之间的数据信息，是双向传输线
位数与机器字长、存储字长有关，一般为8位、16位、32位 数据总线的位数又称数据总线宽度，是衡量系统性能的主要参数 如数据总线宽度8位，指令字长16位，则CPU取指需两次访问主存
3.3
总线标准-EISA EISA(ExtendedIndustrialStanderdArchitecture)总线 是一种在ISA总线基础上扩充的开放总线标准。 支持多总线主控和突发传输方式。
时钟频率为8.33MHz。共有198根信号线，在原ISA总线的98根线 的基础上扩充了100根线，与原ISA总线完全兼容。具有分立的数据线 和地址线。数据线宽度为32位，具有8位、16位、32位数据传输能力， 所以最大数据传输率为33MB/s。地址线的宽度为32位，所以寻址能力 达232。即：CPU或DMA控制器等这些主控设备能够对4G范围的主存 地址空间进行访问。
组成原理最终笔记
《计算机组成原理》总结笔记第一章：概论【问答填空】考纲: 1.计算机的软硬件基本概念2.计算机系统的层次结构3.冯诺依曼计算机的组成和特点4.计算机硬件的工作原理及主要技术指标计算机系统的组成计算机层次结构冯诺依曼计算机的组成和特点组成：由运算器、存储器、控制器、输入设备和输出设备五大部件组成特点：1、指令和数据以同等地位存于存储器，可按地址寻访2、指令和数据均用二进制表示3、指令由操作码和地址码组成，操作码表示操作性质，地址码用来表示操作数在存储器中的位置4、指令在存储器内按顺序存放5、机器以运算器为中心（现在机器以存储器为中心）注：冯诺依曼计算机工作方式的基本特点是按地址访问并顺序地址执行计算机五大部件的功能运算器：完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内存储器：用来存放数据和程序控制器：控制、指挥程序和数据的输入、运行以及处理运算结果(自动识别数据和指令) 输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式输出设备：将机器运算结果转为人们熟悉的信息形式注：现代计算机由三部分组成：CPU、I/O、主存储器算术逻辑单元(Arithmetic Logic Unit ALU)：完成逻辑运算控制单元(Control Unit CU)：用来解释存储器中的指令，并发出各种操作命令和执行命令。
ALU和CU为CPU的核心部件计算机硬件的工作原理及主要技术指标MIPS (million instructions per second)：百万条指令每秒CPI (Cycle Per Instruction)：执行一条指令所需的时钟周期（机器主频的倒数）FLOPS (floating-point operations per second)：浮点运算次数每秒扩展与练习机器字长：指CPU一次能处理数据的位数（简称字）指令字长：机器指令中含二进制代码的总位数存储字长：在存储单元中二进制代码的个数存储容量= 存储单元个数×存储字长程序计数器(Program counter PC)：存放下一条指令地址指令寄存器(Instruction register IR)：用于存放当前从主存读出的正在执行的指令数据寄存器(Data Register DR)：用于存储操作数、结果、信息存储器地址寄存器(Memory Address Register MAR)：存放欲访问的存储单元的地址存储器数据寄存器(MDR)：用来存放从存储单元取出的代码或准备存入存储单元的代码1秒=103 毫秒=106 微秒=109 纳秒1s =103 ms=106 μs=109 ns问：指令和数据都存于存储器中,计算机如何区分它们？1、通过不同的时间段来区分指令和数据，在取指令阶段取出的是指令，在执行指令阶段取出的是数据2、通过地址来源区分，由PC提供存储单元地址取出的是指令，由指令地址码部分提问：什么是指令？什么是程序指令：由操作码和地址码，分别表示何种操作和存储地址程序：程序是可以连续执行,并能够完成一定任务的一条条指令的集合程序由指令组成第二章：计算机发展及应用【问答填空】考纲：1.Moore定律2.计算机发展的五个阶段Moore定律摩尔定律：微芯片上集成的晶体管数目每3年翻两番(现在不适用改为每3年翻1番)计算机发展的五个阶段第一代电子管计算机(1946年-1957) 主要元器件是电子管第二代晶体管计算机(1958年-1964) 用晶体管代替了电子管第三代中小规模集成电路计算机(1965-1970) 主要以中、小规模集成电路取代了晶体管第四代大规模集成电路计算机(1971至今) 采用大规模集成电路和超大规模集成电路第五代计算机智能计算机扩展与练习问：什么是摩尔定律，该定律是否永久生效？为什么？摩尔定律指出，微芯片上集成的晶体管数目以每三年翻两番的规律递增，但由于物理极限的闲置，摩尔定律不能永久生效第三章：系统总线【问答计算】重点考纲: 1.系统总线的概念及类型2.总线仲裁方式3.总线特征及性能指标：总线宽度、总线时钟频率、总线带宽4.总线结构及控制方式5.流行的总线标准系统总线的概念及类型总线分成三大类：片内总线(芯片内部的总线)、系统总线(计算机各部件之间的信息传输线)、通信总线(计算机系统之间或计算机)系统总线分为三大类：数据总线、地址总线、控制总线数据总线：传输各功能部件之间的数据信息，总线宽度特指数据总线的根数，是衡量系统性能的一个重要参数(双向传输，其位数与机器字长，存储字长有关)地址总线：用来指出数据总线上的数据源或目的数据在主存单元的地址或I/0设备的地址，(单向传输，只能读或写，地址线的位数与存储单元个数有关，如地址线有20根，则对应的存储单元个数为220)控制总线：用来发出各种控制信号的传输线(可进可出，可以认为是双向)总线特征及性能指标：总线宽度、总线时钟频率、总线带宽总线特性：机械特性(尺寸、形状、管脚数、排列顺序)、电器特性(传输方向和有效电平范围)、功能特性(每根传输线的功能(传地址、传数据和发出控制命令) )、时间特性(信号的时序关系)总线的性能指标：总线宽度：数据线的根数标准传输率：每秒传输的最大字节数（MBps）时钟同步/异步：同步、不同步总线复用：地址线与数据线复用信号线数：地址线、数据线和控制线的综合总线控制方式：突发、自动、仲裁、逻辑、计数其它指标：负载能力总线结构及控制方式以及总线总裁(总线判优)DMA总线：用于高速I/O设备与主存之间直接交换信息总线总裁方式：分为集中式(链式查询、计数器定时查询、独立请求方式) 和分布式链式查询方式：对电路故障很敏感，优先级别低的设备很难获得请求计数器定时查询方式：相比链式查询多了一组设备地址线，少了一根总线同意线(BG)，能改变计数器的初值从而优先次序可以改变，但增加了控制线(设备地址)数，控制也变得复杂独立请求方式：响应速度快，优先次序控制灵活(通过程序改变)，但控制线数量多，总线控制更复杂(硬件成本最高)总线通讯控制：同步通信、异步通信(不互锁、半互锁、全互锁)、半同步通信流行的总线标准PCI总线：外设使用AGP总线：显卡使用RS-232C总线：串行总线USB总线：热拔插扩展与练习1.一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段2.总线同步影响总线效率的原因是：必须按照最慢速度来设计公共周期问：总线时钟频率为33MHz，总线宽度为32位，则总线带宽为多少？33MHz ×32bit = 33MHz ×4B = 132MBps注：总线带宽=总线频率(每秒传输次数)×总线宽度(每秒传输多少位数据)。
接口技术 第3章 ( 3.1.1)
例：
MOV
MOV MOV
AX , [2A00H]
DX , ES: [2A00H] SI , TABLE_PTR
14
直接寻址示意图
例如：MOV AX, [22A0H]
15
指令操作例：MOV AX，[3102H]
AL (3102H) , AH (3103H)
如果(DS)=2000H, (23102H) = CDH, (23103H) = ABH 则操作数的物理地址为： 存储器 20000H+3102H = 23102H 指令执行后：(AX) = ABCDH
AH
AL
23102H
MOV操作码 02H 31H
代 码 段
. .
CDH ABH
数 据 段
16
三、直接寻址 给出操作数的16位 偏移地址。
MOV AX，[3100H] MOV AX，[1000H]
12 34
直接寻址隐含段为数据 段DS，但允许段超越。 MOV AX，ES:[1000H] MOV AX，SS:[1000H] MOV AX，CS:[1000H]
8
8086/8088的的存储器管理
段基址（16位） + 0000 偏移地址（16位） 物 理 地 址（20位） 段基址寄存器与偏移地址寄存器的隐含对应关系 1. 取指操作 CS—IP 2. 数据存取 DS—BX、DI、SI、direct(存储器直接地址) 3. 串操作 DS—SI ES—DI 4. 堆栈操作 SS—SP 5. BP的间接寻址 SS—[BP]
DS 8000 BX 2000 DI 1000
. . .
操作码 代 码 段
+ DATA 0200
83200 83200H
微型计算机原理与常用接口技术 第11章
11.2.2 SIMD技术
SIMD是Single Instruction Multiple Data的缩写，即单指令多数据。 SIMD结构的CPU有多个执行部件，但都受同一个指令部件的控制。
11.3 MMX、SSE、SSE2技术
11.3.1 MMX技术
MMX是英语Multi Media eXtention的缩写，即多媒体增强指令集。 它是为多媒体技术而设计的。 1.MMX寄存器 2.MMX数据类型 3.单指令多数据执行方式 4.数据存放格式方法
通常的超标量具有如下特点： 配置有多个性能不同的处理部件，采用多条流水线并行处理。 如果能同时对若干条指令进行译码，将可以并行执行的指令送往不同的 执行部件，从而达到在每个周期启动多条指令的目的。 在程序运行期间，由硬件（通常是状态记录部件和调度部件）来完成指 令调度。
1.乱序执行技术 2.分支预测和推测技术 3.指令特殊扩展技术
11.2 RISC、SIMD简介
11.2.1 RISC技术
RISC是Reduced Instruction Set Computer的缩写，即精简指令集计算 机。而CISC是Complex Instruction Set Computer的缩写，即复杂指令系统 计算机。
11.3.3 SSE2 技术
第十一章
高性能计算机新技术简介
知识点：
流水线技术 RISC、SIMD MMX、SSE、SSE2
11.1 流水线技术
流水线技术源于工业自动化生产中的流水线操作思想， 是一种同时进行若干操作的并行处理方式。
11.1.1 标量流水工作原理
在微机系统中，CPU一般依次顺序执行各条指令，当执 行完一条指令后，再取出下一条指令并执行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
算术运算与逻辑运算指令
主要是对无符号数的运算
无符号数的相加
ADD destination, source
ADC destination, source
ADC与ADD的区别，ADC把进位考虑进来了，ADC把CF标志寄存器的内容也加进来了，如果CF = 0，则两个指令运算完全一样，如果CF = 1，则ADC运算结果比ADD大1。
循环：
LOOP TO_LOOP
等价于：
DEC CX
JNZ TO_LOOP
无符号数的减法
通过补码加法来实现的
硬件实现：
1、求出减数的补码（源操作数）
2、把它加到被减数中（目标操作数）
3、进位取反（CF标志位取反）
借位AF要看相减是否产生借位，上面三个步骤只是中间步骤而已，不能用来判断AF 的值，要自己看相减是否产生借位。
SUB与SBB：
SBB考虑了借位，如果CF = 0，则SUB和SBB一样，如果CF = 1，则SBB运算结果比SUB 小1。
MOV AL, BYTE PTR DATA
读取DATA，按照一个字节（8位）来读取。
如果后面DATA变成DATA+1则是往后加一个字节
MOV AX, WORD PTR DATA
读取DATA，按照一个字长（16位）来读取。
如果后面DATA变成DATA+1则是往后加一个字节
注意内存单元是以字节为单位的，与指令定义字长无关，定义字长只是确定读出多少个内存单元的内容而已。
无符号数的乘法运算
MUL 操作数
只有一个操作数，其他操作数都是采用隐含寻址的方法。
这个操作数不能是立即数。
这个操作数是乘数，被乘数放在AL中，乘积放在AX中。
支持字节和字节相乘，字和字相乘，字和字节相乘。
字和字相乘：
被乘数放在AX中，乘积放在AX和DX中，DX是高16位，AX是低16位
字和字节相乘：
默认被乘数是8位的，放在AL中，乘数是16位的。
实际上还是用字和字相乘，做乘法之前要先把AH清零，这样就是做字和字节的乘法了SUB AH, AH
MUL DATA
乘积放在AX和DX中，DX是高16位，AX是低16位
无符号数的除法
DIV 除数
与MUL一样，只有一个操作数，是除数。
除法错误：
1、除0错误，会自动调用除法错误的中断
2、商大于存储商的范围
1、字节除以字节
字节存储在AL中，AH清零
商存储在AL中，余数存储在AH中
2、字除以字节
被除数存储在AX中
商存储在AL中，余数存储在AH中
3、字除以字
DX存储为0，AX存储被除数
商在AX中，余数在DX中
4、双字除以字
DX存储被除数高16位，AX存储被除数低16位
商在AX中，余数在DX中
逻辑运算指令
与运算：
AND destination, source
与ADD、SUB一样的寻址方式
位处理，对每个位都对应进行与运算
运算后，不会有进位和溢出，所以CF = OF = 0
用得最多的情况，设置位为零
与0与则为0，与1与则不变。
可以实现ASCII码与二进制数之间的转换
TEST
与AND一样，但是不会改变操作数的值，只改变了标志寄存器的值
NOT
按位取反
OR
OR destination, source
按位做或运算
较多用来设置某一位或者某些位为1。
XOR
XOR destination, source
按位做异或运算
对某一位的值进行取反
某一位和1异或之后则变成相反的值。
某一位和0异或之后不会改变它的值。
SHIFT
移位运算
逻辑移位：无符号数的移位
算术移位：有符号数的移位，移位后符号位不变
SHR destination, source
右移，高位补零
SHL destination, source
左移，低位补零
source代表移位的次数，destination代表移位的对象
最后一个移出去的位写入到了CF中。
CMP destination, source
做减法运算，不改变destination的值，只改变了标志寄存器的值。
JA(jump above)：等价于JNC，destination >= source
JB(jump below)：等价于JC，小于，destination < source
CMC：进位标志位取反
STC：CF = 1
CLC：CF = 0
STD：DF = 1
CLD：DF = 0
STI：IF = 1
CLI：IF = 0
标志寄存器的值的改变：
LAHF：把标志寄存器的低8位读出来放到AH中
SAHF：把AH中的值写到标志寄存器的低8位中
PUSHF：把标志寄存器的所有16位都压栈
POPF：把标志寄存器的值赋值为栈中的值
下面这三条指令可以把标志寄存器全设置为1。
MOV AX, 0FFFFH
PUSH AX
POPF
下面这2条指令可以把标志寄存器全读取到AX中。
PUSHF
POP AX
运算符：
$：返回当前指令的地址
SEG：返回所在段的地址
OFFSET：返回在当前段中的偏移量
TYPE：返回它占用的字节
LENGTH：返回用DUP定义的变量的数量
SIZE：返回用DUP定义的变量的占用的字节数
HIGH：返回高8位
LOW：返回低8位
BIOS
计算机启动之前要做一个自检。
其中包括检测CPU和寄存器能否正常工作。
标志寄存器全部设置为1，检测；全设置为0，检测。
通用寄存器的每一位全设置为1，检测，全设置为0，检测。
任何一步有问题，都不会启动系统，直接进入相应的错误处理程序。
BCD码
用二进制数表示0-9这10个数字。
用得最多的是8421编码。
用4位二进制数来表示。
一个字节可以表示2个BCD码，称为组合型BCD码（或者压缩型BCD码）。
如果用一个字节来表示1个BCD码，则称为非组合型BCD码，高4位全为0，低4位才是有效位。
越过A-F六个状态，加6就可以了。
ASCII码
从键盘输入的时候，接收到的是对应键的ASCII码，一个ASCII码在内存中占用一个字节。
从键盘输入两个数，然后进行运算。
运算前要先转换为二进制数，再运算，最后再转换为ASCII码来输出。
没有必要进行转换，直接用ASCII进行运算，再调整让它回到ASCII码。
旋转指令
就是循环移位
ROR ROL RCR RCL
如果是C，则CF会参与循环移位。
如果是RO，CF也会随着移动改变，每次移位移出去的位不仅会移动到相应的位置，还会被复制到CF中。