计算机组成原理 白中英 第三版(完整版)第八章输入输出系统
计算机组成原理 白中英 第三版(完整版)第八章输入输出系统
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式解： A C B2．中断向量地址是_____。
A．子程序入口地址 B. 中断服务程序入口地址C．中断服务程序入口地址指示器 C. 例行程序入口地址解： C3．利用微型机制作了对输入数据进行采样处理的系统。
在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。
该中断处理需时x 秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。
因此该系统可以跟踪到每秒_____次的中断请求。
A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)解： A4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A．指令周期 B. 机器周期C. 存储周期D. 总线周期解： C5．通道的功能是：（1）________，（2）______。
按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。
解：（1）执行通道指令，组织外围设备和内存进行数据传输；（2）执行CPU的I/O指令，以及向CPU报告中断。
选择通道、字节多路通道、数组多路通道6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？解：（1）CPU不能响应中断（2）因为同级中断不能嵌套，而A、B设备属于同级中断（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备 B单独接至3级IR，处于最高优先级。
8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低。
《计算机组成原理》教学大纲-信息与计算科学专业
《计算机组成原理》课程教学大纲一、教学大纲说明(一)、课程的地位、作用与任务《计算机组成原理》是信息类计算机应用专业学生必修的公共基础课之一，是一门涉及较多硬件知识的计算机系统软件课程。
在计算机软硬件课程的设置上，它起着承上启下的作用。
其特点是概念多、内容全面、涉及硬件内容，系统性强，其整体实现思想和技术理解有点难度。
(二)、课程的教学目的要求计算机组成原理对建立计算机整体概念，因此本课程的目的是使学生通过本课程的学习，理解计算机系统的基本概念和主要结构，掌握其工作原理，了解它的发展的新技术、新动向，从而为学生以后在各类计算机上从事开发和应用的需要。
掌握：基本概念包括：计算机系统组成及层次结构、运算方法和运算器、存储系统与指令系统、中央处理器、总线系统、外围设备、输入输出系统等。
基本知识：计算机系统的基本结构和工作原理以及有关的新技术。
理解重点：运算器结构、存储系统的管理方法、指令格式、中央处理器的结构和控制、外围设备通信控制方式。
难点：运算方法及运算器、中央处理器、输入输出控制方式。
(三)、课程的教学方法和手段１、本课程概念多、较抽象、涉及面广，因此教学形式以讲授方式为主。
２、为加强和落实动手能力的培养，应充分重视实践性教学环节，配合主教材、辅助教材、CAI、网络教材、试题库、实验教材综合使用，力求形成理论、抽象、设计三过程相统一的课程体系。
３、对关键性概念、整体实现思想方面的问题可辅以课堂讨论的形式。
４、如条件许可，应利用网络技术进行授课、答疑和讨论。
(四)、课程与其它课程的联系先修课为：计算机应用基础、操作系统原理、电子电路基础的知识(五)、教材与教学参考书教材：白中英，《计算机组成原理》(第三版、网络版) ，清华大学出版社，2008年3月二、课程的教学内容、重点和难点1.课程以文字教材为主(包括主教材和实验教材两部分),文字教材担负起形成整个课程体系系统性和完整性的任务，是学生学习的主要媒体形式。
计算机组成原理第8章 输入输出系统.ppt
2019年12月24日星期
二
25
8.1 主机与外设的连接
计算机组成原理
1. 程序查询方式
这种方式控制简单，但外设和主机不能同时 工作，各外设之间也不能同时工作，系统效率很 低，因此，仅适用于外设的数目不多，对I/O处理 的实时要求不那么高，CPU的操作任务比较单一， 并不很忙的情况。
2019年12月24日星期
二
8
8.1 主机与外设的连接
计算机组成原理
(5) 传递控制命令和状态信息
当CPU要启动某一外设时，通过接口中的控 制命令寄存器向外设发出启动命令；当外设准备 就绪时，则有状态信息送回接口中的状态寄存器， 为CPU 提供反馈信息，告诉CPU，I/O设备已经 具备和CPU交换数据的条件。当外设向CPU提出 中断请求和DMA请求时，CPU也有相应的响应信 号反馈给外设。
2019年12月24日星期
二
27
8.1 主机与外设的连接
计算机组成原理
2.
程序中断在信息交换方式中处于最重要的地 位，它不仅允许主机和外设同时并行工作，并且 允许一台主机管理多台外设。但是完成一次程序 中断需要许多辅助操作，可能使CPU应接不暇； 另外，对于一些高速外设，由于信息交换是成批 的，如果处理不及时，可能会造成信息丢失，因 此，它主要适用于中、低速外设。
任意两个连续的8位端口可作为1个16位端口 处理；四个连续的8位端口可作为1个32位端口处 理。因此，I/O地址空间最多能提供64K个8位端 口、32K个16位端口、16K个32位端口或总容量 不超过64KB的不同端口的组合。
2019年12月24日星期
二
20
8.1 主机与外设的连接
计算机组成原理
80x86的专用I/O指令IN和OUT有直接寻址和 间接寻址两种类型。直接寻址I/O端口的寻址范围 为00～FFH，至多为256个端口地址。这时程序 可以指定：
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
白中英计算机组成原理输入输出系统
特点
数据传送不需要经过CPU，直接由硬件控制；
外设与存储器之间的数据传送量大。
适用场合
包含有高速外设的系统中。
2020年5月14日星期四
9
通道方式
工作过程
CPU将IO控制的权利下放给通道，由通道统一管理所有的 输入输出操作。
硬件要求
需要IO通道（也称IO处理器，IOP）；
通道是一个具有特殊功能的处理器。
EFFFFH
F0000H
I/O 设
FFFFFH 备
2020年5月14日星期四
12
1、设备编址——独立编址方式
独立编址方式
以20位主存地址、
将I/O系统与主存系统分别编址；
16位I/O地址为例
特点：
00000H
I/O端口地址不占用主存空间；
使用专用的I/O指令，指令字长短， 执行速度快；
与主存空间区分容易。
动画演示：8-1.swf
早期计算机中使用的一种方式，效率低。
程序中断方式
适用于随机出现的服务。
直接内存访问（DMA）方式
适用于内存和高速外围设备之间大批数据交换的场合。
通道方式
增加一个具有特殊功能的处理器——通道，将CPU的输
入输出权力下放。
外围处理机方式(PPU)
是通道方式的进一步发展。
2020年5月14日星期四
采用异步定时方式，或称为应答式数据交换；
询问信号 应答信号
CPU与外设之间通过两个相互的联络信号来决定开始数据传 送的时间。
③ 高速的外围设备 如：主存、辅存
采用同步定时方式；
由时钟脉冲控制
CPU以等间隔的速率执行输入／输出指令。
2020年5月14日星期四
白中英计算机组成原理
计算机的输入输出系统:
接 口 电 路 DB 总线驱动
数据寄存器
数据信号
状态信号
AB CPU CB
地址译码
状态寄存器
外部设备 控制逻辑 控制寄存器
控制信号
与CPU连接
与外设相连
与实验室联系后，实验安排如下：
第十三周做2个小实验：5月20日周一下午12点到3点，做实验二 算术逻辑运算 实验。
Interrupt Handler X
Interrupt Handler Y
多中断(顺序)
Multiple Interrupts – Nested
User Program
Interrupt Handler X
Interrupt Handler Y
多级中断(嵌套)
DMA传送控制方式
CPU放弃对总线的控制权， 整个传送过程由DMAC管 理，直接进行存储器与 外设之间、外设与外设 之间的数据传送。 DMA传送方式对高速大批量 数据传送特别有用。
中断优先级
内部异常中断(除单步)＞INT n＞NMI＞INTR＞单步中 断
除了单步中断以外,所有内部中断的优先权都比外部 中断的优先权高。如果在执行一个能引起内部中断 指令的同时,在NMI或INTR引脚端也产生了外部中断 请求,则CPU将首先处理内部中断。
中断响应
不可屏蔽（NMI）中断或内部中断,类型码是确 定的,中断响应过程不需要中断响应周期,可以立 即启动相应的中断服务程序. 可屏蔽（INTR）中断的响应是在执行完当前指 令后转入中断响应周期: 发中断响应信号,读中断类型码 保护现场(清除IF和TF标志,标志寄存器内容和 断点地址压入堆栈) 进入中断服务子程序
计算机组成原理(本全PPT)白中英
1、计算机五代变化 2、半导体存储器芯片的发展 3、微处理器的发展 4、计算机体系结构的变化 计算机体系结构是在冯•诺依曼结构的基础上，围 绕提高速度、提高字长、扩大存储容量、降低成本、 提高系统可靠性和方便使用等诸方面，通过新器件和 新软件提高计算机性能。 体系结构上，从指令系统、微程序设计、流水线 结构、多级存储器体系结构、输入/输出体系结构、并 行体系结构、分布式体系结构等方面的形成和发展。 体系结构发展趋势：网络化、智能化、模块化、多媒体 应用。
31
阶码和尾数各占用的位数确定了浮点数的格式 对二进制数而言： 1110.011＝0.1110011×2100 0.001110011＝0.1110011×2－10 － 0.001110011＝－0.1110011×2－10 在将上面的数以浮点数格式存放时，只需将 红色部分按照浮点数格式要求的位数，化为相应 的补码或移码，按照浮点数格式存放。
16
(347) 8 =3×82+4×81+7×80=(103)10 (347.5) 8 =3×82+4×81+7×80+5×8-1 =(231.625)10 (34E.5) 16 =3×162+4×161+14×160+5×16-1 =(846.3125)10
17
2、不同数制间的转换 1＞十进制八，十六进制二进制 法则 整数部分：除8（16）取余数 小数部分：乘8（16）取整 重复循环
本课程是计算机及相关专业的核心专业基础课， 对后续课程（操作系统、接口与通信等）的学习十分 重要。考研必考课程。
通过课程的学习主要掌握以下内容
本课程主要讲授单处理机系统的组成及工作原 理。分析和说明计算机由哪些功能部件组成（结构）， 各功能部件在整机中的作用，以及它们如何完成各自 所分配的任务（工作原理）。
北京化工大学 裴颂伟-计算机组成原理-第8章 输入输出系统
裴颂伟-2019年6月5日星期三
计算机组成原理
6/230
8.1外围设备的定时方式和信息交换方式
2.慢速或中速的外围设备
由于这类设备的速度和CPU的速度并不在一个数量级，或者由于 设备(如键盘)本身是在不规则时间间隔下操作的，因此，CPU与 这类设备之间的数据交换通常采用异步定时方式。其定时过程如 下：
第四个问题，中断处理过程是由硬件和软件结合来完 成的。
裴颂伟-2019年6月5日星期三
计算机组成原理
23/230
8.3.2程序中断方式的基本接口
程序中断由外设接口的状态和CPU两方面来控制。在接口方面， 有决定是否向CPU发出中断请求的机构，主要是接口中的“准备 就绪”标志（RD）和“允许中断”标志（EI）两个触发器。在 CPU方面，有决定是否受理中断请求的机构，主要是“中断请求 ”标志（IR）和“中断屏蔽”标志（IM）两个触发器。
外设种类繁多，存在以下几种情况：
不同种类的外设数据传输速率差别很大 同一种设备在不同时刻传输速率也可能不同
高速的CPU与速度参差不齐的外设怎样在时间 上同步呢？
解决办法时在CPU和外设之间数据传送时加以定时 。
速度极慢或简单的外设
CPU只需要接受或者发送数据即可
慢速或者中速的设备
CPU发送数据的情况也与上述情况相似，外设先发出请求输出信 号，而后，CPU询问外设是否准备就绪。如果外设已准备就绪， CPU便发出准备就绪信号，并送出数据。外设接收数据以后，将 向CPU发出“数据已经取走”的通知。
通常，把这种在CPU和外设间用问答信号进行定时的方式叫做应 答式数据交换 。
设备选择器。设备选择器用来判别总线上送出的地址（或称呼叫 的设备）是否为本设备，它实际上是设备地址的译码比较电路。
计算机组成原理(本全PPT)白中英
32
为提高数据的表示精度，当尾数的值不为 0 时，其绝 对值应≥0.5，即尾数域的最高有效位应为1,否则以修 改阶码同时左右移小数点的办法，使其变成这一表 示形式，这称为浮点数的规格化表示。
101.1101=0.1011101×20011=0.010111010×20100
规格化表示为尾数是0.1011101，阶码是0011 而尾数是0.01011101，阶码是0100不是规格化表示。
16
(347) 8 =3×82+4×81+7×80=(103)10 (347.5) 8 =3×82+4×81+7×80+5×8-1 =(231.625)10 (34E.5) 16 =3×162+4×161+14×160+5×16-1 =(846.3125)10
17
2、不同数制间的转换 1＞十进制八，十六进制二进制 法则 整数部分：除8（16）取余数 小数部分：乘8（16）取整 重复循环
0≤︱X︱≤2n －1 或： — (2n －1)≤ X≤2n －1 （16位整数范围：— (215 －1)≤ X≤ (215 －1)
25
2、浮点表示法 1＞数的浮点表示 其范围和精度部分分别用定点数表示 123.45=1234.5×10－1=12345×10 －2 =123450×10 － 3 4796.54＝0 . 479654×104 0.00479654＝ 0 . 479654×10－2 －0.00479654＝ －0 . 479654×10－2
27
任意十进制N，可以化为 N＝M×10E 其中M为小数，E为整数 一个数S的任意进制表示 （S）R＝m×Re m ：尾数，是一个纯小数。 e ：比例因子的指数，称为浮点的指数，是一个 整数。 R ：比例因子的基数，对于二进计数值的机器 是一个常数，一般规定Ｒ 为2，8或16。
chp8 计算机组成原理输入输出系统
4. 按数据传送的 控制方式 分类
I/O端口
I/O接口中通常含有数据寄存器、命令寄存器、状态寄存器 等，每个寄存器称为一个端口 一个I/O接口中通常含有多个端口 对端口的访问(读、写)需要知道端口的地址
I/O端口的编址
(1) 统一编址方式 把I/0端口当做存储器的单 FFFFF 元进行分配地址。 优点：不需要专门的输入输 出指令，并使CPU访问I0的 操作更 灵活、更方便，此外 存储器空间 还可使端口有较大的编址空 间。 缺点：端口占用了存储器地 00000 址，使内存容量变小
1. 按数据 传送方式 分类
并行接口 Intel 8255 Intel 8251
串行接口
可编程接口
2. 按功能 选择的灵活性 分类
Intel 8255、 Intel 8251 不可编程接口 Intel 8212
3. 按 通用性 分类
通用接口
专用接口
中断接口 DMA 接口
Intel 8255、 Intel 8251 Intel 8279、 Intel 8ห้องสมุดไป่ตู้75
I/O方式-程序查询方式 I/O方式-程序中断方式
中断的基本概念；中断响应过程；中断处理过程；多重中断 和中断屏蔽的概念。 DMA控制器的组成；DMA传送过程。
I/O方式- DMA方式
I/O方式-通道方式
什么是I/O接口（电路）？
I/O接口是位于系统与外设间、用来协助完成数据传 送和控制任务的逻辑电路 PC机系统板的可编程接口芯片、I/O总线槽上插的 电路板（适配器）都是接口电路
①自愿中断是出于计算机系统管理的需要，自愿地进入中断。 自愿中断是可以预料的。 ② 强迫中断产生的原因有硬件故障和软件出错等。
计算机组成原理白中英计算机系统结构
2020年1月10日2时25分
计算机的发展
类型 时期
主要器件
重要特征
第一代 1946-1957 第二代 1958-1964 第三代 1965-1971 第四代 1972-
2020年1月10日2时25分
电子管
晶体管
中、小规模 集成电路
中、大及超 大规模集成 电路
机器语言，汇编语言 速度低，体积大，价格昂贵 可靠性差，用于科学计算。
计算机应用于科学计算、数据处理、工业控制、 实时控制、人工智能、虚拟现实、远程教育、电 子商务等多种领域。
2020年1月10日2时25分
计算机发展史
计算机的发展——第一台电子计算机（ENIAC）
2020年1月10日2时25分
5000次加法/秒 体重28吨 占地170M2 18800只电子管 1500个继电器 7000个电阻 10000个电容 耗电150KW
• 一、平时成绩（出勤+作业） 40% • 二、期末笔试 60% • 三、课堂表现积极,平时成绩有额外加分
第一章 计算机系统结构
简介 计算机的发展 计算机体系结构和组织 计算机的硬件结构 计算机软件 计算机的层次结构 计算机的功能 计算机的技术指标
2020年1月10日2时25分
网络结构
列
2020年1月10日2时25分
微电子与计算机
年份 1971 1972 1974 1978 1982 1985 1989
型号 4004 8008 8080 8086 80286 386DX 486DX
管数 2300 3500 6000 29000 13万 27.5万 120万
年份 型 号
1993
PENTIUM
计算机组成原理_白中英_教案
2.2.2 溢出的检测
– 检测方法
返回
第二章 运算方法和运算器
• 信息在计算机中的表示（数字、 字符、汉字） • 定点运算方法（加减乘除）以及 定点运算器的组成 • 浮点运算方法、浮点运算器的组 成
§2.1信息在计算机中的表示
• • • • • 2.1.1数据格式 2.1.2数的机器码表示 2.1.3字符的表示 2.1.4汉字的表示 2.1.5校验码
去年最快的计算机（2002）
• 日本宇宙开发事业团、日本原子 能研究所及海洋科学技术中心－ 地球模拟器 • 地球模拟器配备有5120个处理器， 理论峰值运算性能可达40太拉 FLOPS，是一台处理能力惊人的 超级计算机。其性能可与10万～ 20万台个人电脑相匹敌。
返回
1.1.2计算机的应用
• • • • • • • 科学计算 自动控制 测量和测试 信息处理 教育和卫生 家用电器* 人工智能
4、移码表示法
– 例-1011111 原码为11011111 – 补码为10100001 反码为 10100000 – 移码为00100001 – 特点：移码和补码尾数相同，符 号位相反 – 例3和例4
返回
2.一个字节 来表示,低7位用来编码(128),最 高位为校验位 • 字符串的存放方法
定点纯小数
x0 x1 x2 x3 … xn-1 xn
量值 符号 小数点固定于符号位之后， 不需专门存放位置
－n 表示数的范围是 0≤|ｘ|≤1－2
(最小数、最大数、最接近0的正数、最接近0的负数）
纯小数的表示范围
x=0.00...0 x=1.00...0 x=0.11...1 x=0.00...01 x=1.00...01 x=1.11...1 x=0 正0和负0都是0
计算机组成原理(本全)白中英PPT课件
白中英
1 精选ppt课件2021
概述
计算机组成：主要指计算机硬件的具体实现方 式及工作原理
从三方面掌握本课程内容
– 硬件结构：从物理上、逻辑上掌握计算机 各部件和器件的构成和作用
– 实现方式：硬件联接形式和内部处理方式 （如控制器、运算器的实现方式等）
– 工作原理：计算机各部分内部工作过程
15 精选ppt课件2021
对一任意数S，其r进制数表示为 （S）r＝kn ×r n-1+kn-1 × r n-2+… +ki × r i-1
+… +k-m × r -m-1 其中０≤ ki﹤r
r称为进位计数值的基数， ki为第i位数字符， i为位序号, r i为第i位的
• 计算机系统具有层次性，它是由多级层次结 构组成的。其层次之间的关系十分紧密，上 层是下层功能的扩展，下层是上层的基础； 层次的划分不是绝对的，各层之间有时是相 互渗透的。
13 精选ppt课件2021
第二章 运算方法和运算器
第一节 数据与文字的表示
数据一般分为两大类：
第四节 计算机软件
一、软件的组成与分类
计算机中的各种程序、数据和有关文档构成计算 机的软件系统。 计算机的软件一般分为两大类： • 系统软件：便于计算机使用的系统管理程序 (包括操作系统、语言处理、数据库管理系统等） • 应用软件：针对用户具体实际应用的程序
10 精选ppt课件2021
二、软件的发展
然后按指令的要求发出操作命令，控制计算机各部分 自动协调的工作。
简单程序 指令形式 控制器的基本任务 指令流和数据流 冯·诺依曼体系结构计算机的主要特征是：采用存储程 序和数据，由指令流来控制计算机的操作。
计算机组成原理知识点总结
计算机组成原理白中英复习第一章计算机系统概论电子数字计算机的分类P1通用计算机超级计算机、大型机、服务器、工作站、微型机和单片机和专用计算机;计算机的性能指标P5数字计算机的五大部件及各自主要功能P6五大部件：存储器、运算器、控制器、输入设备、输出设备;存储器主要功能：保存原始数据和解题步骤;运算器主要功能：进行算术、逻辑运算;控制器主要功能：从内存中取出解题步骤程序分析,执行操作;输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式;输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式;计算机软件P11系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类P65按存储介质分类：易失性：半导体存储器非易失性：磁表面存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关随机访问：随机存储器RAM——在程序的执行过程中可读可写只读存储器ROM——在程序的执行过程中只读存取时间与物理地址有关串行访问：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM——静态RAM、动态RAM只读存储器ROM——MROM、PROM、EPROM、EEPROMFlash Memory高速缓冲存储器Cache辅助存储器——磁盘、磁带、光盘存储器的分级P66存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器cache、主存储器、外存储器;主存储器的技术指标P67存储容量：存储单元个数M×每单元位数N存取时间：从启动读写操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间 ,时间单位为ns;存储器带宽：单位时间里存储器所存取的信息量,位/秒、字节/每秒,是衡量数据传输速率的重要技术指标;SRAM存储器P67基本存储元：用一个锁存器触发器作为存储元;基本的静态存储元阵列P68双译码方式P68读周期、写周期、存取周期P70DRAM存储器P70基本存储元：由一个MOS晶体管和电容器组成的记忆电路;存储原理：所存储的信息1或0由电容器上的电荷量来体现充满电荷：1；没有电荷：0;一个DRAM存储元的写、读、刷新操作P71DRAM的刷新：集中式刷新和分散式刷新P73存储器容量的扩充P73位扩展——增加存储字长P73字扩展——增加存储字的数量P73字、位扩展P74例题P73只读存储器ROM P80掩模ROM、PROM、EPROM、EEPROM、Flash 存储器P80-86并行存储器P86双端口存储器：指同一个存储器具有两组相互独立的读写控制线路;多模块交叉存储器：连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的;对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽; cache基本原理P92避免 CPU“空等”现象CPU 和主存DRAM的速度差异程序访问的局部性原理cache由高速的SRAM组成cache的基本原理P93命中、未命中、命中率P93例题P94cache与主存的地址映射P94全相联映像：主存中的任一块可以映象到缓存中的任一块;直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块对应;组相联映像：某一主存块 j 按模 u 映射到缓存的第i 组中的任一块;替换算法P98先进先出算法FIFO：把一组中最先调入cache的块替换出去,不需要随时记录各个块的使用情况,所以实现容易,开销小;近期最少使用算法LRU：将近期内长久未被访问过的行块换出;每行设置一个计数器,cache每命中一次,命中行计数器清零,其它各行计数器增1;当需要替换时,比较各特定行的计数值,将计数值最大的行换出;最不经常使用LFU：被访问的行计数器增加1,换值小的行,不能反映近期cache的访问情况;随机替换：从特定的行位置中随机地选取一行换出; cache的写操作策略P99写回法、全写法、写一次法P99-100第四章指令系统指令系统P103程序、高级语言、机器语言、指令、指令系统、复杂指令系统计算机CISC、精简指令系统计算机RISCP103指令格式P105操作码：指令操作性质的二进制数代码地址码：指令中的地址码用来指出该指令的源操作数地址一个或两个、结果地址及下一条指令的地址;三地址指令、二地址指令、一地址指令、零地址指令；三种二地址指令SS、RR、RSP106指令字长度、机器字长P107例题P110操作数类型P110地址数据、数值数据、字符数据、逻辑数据寻址方式P112确定本条指令的操作数地址,下一条欲执行指令的指令地址指令寻址顺序寻址——PC+1跳跃寻址——转移类指令数据寻址P112-116立即寻址——形式地址就是操作数直接寻址——有效地址由形式地址直接给出隐含寻址——操作数地址隐含在操作码中间接寻址——有效地址由形式地址间接提供寄存器寻址——有效地址即为寄存器编号寄存器间接寻址——有效地址在寄存器中基址寻址——有效地址=形式地址+基地址变址寻址——有效地址=形式地址+变址寄存器的内容相对寻址——有效地址=PC的内容+形式地址堆栈寻址——栈顶指针段寻址例题P118指令的分类119数据处理、数据存储、数据传送、程序控制RISC技术P121RISC——精简指令系统计算机CISC——复杂指令系统计算机RISC指令系统的特点P121第五章中央处理器CPU的功能P127指令控制、操作控制、时间控制、数据加工CPU的基本组成P127控制器、运算器、cacheCPU中的主要寄存器P128数据缓冲寄存器DR、指令寄存器IR、程序计数器PC、数据地址寄存器AR、通用寄存器、状态字寄存器PSW操作控制器的分类P130时序逻辑型：硬布线控制器存储逻辑型：微程序控制器指令周期P131取出并执行一条指令所需的全部时间;指令周期、机器周期、时钟周期P131一个指令周期含若干个机器周期一个机器周期包含若干个时钟周期取指周期数据流P132执行周期数据流P133—138时序信号的作用和体制P141时序信号的基本体制是电位—脉冲制;数据加在触发器的电位输入端D ,打入数据的控制信号加在触发器的时钟脉冲输入端 CP;电位高低表示数据是1还是0,要求打入数据的控制信号来之前电位信号必须已稳定;节拍电位、节拍脉冲P142控制器的控制方式P144同步控制方式：即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲;异步控制方式：不受统一的时钟周期节拍的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式;联合控制方式：同步控制和异步控制相结合的方式,大部分指令在固定的周期内完成,少数难以确定的操作采用异步方式;微程序控制原理P145微程序控制是指运行一个微程序来实现一条机器指令的功能;微程序控制的基本思想：仿照计算机的解题程序,把微操作控制信号编制成通常所说的“微指令”,再把这些微指令按时序先后排列成微程序,将其存放在一个只读存储器里,当计算机执行指令时,一条条地读出这些微指令,从而产生相应的操作控制信号,控制相应的部件执行规定的操作;微程序、微指令、微命令、微操作P145机器指令与微指令的关系P150微命令的编码方法P151直接表示法：微指令的每一位代表一个微命令,不需要译码;编码表示法：把一组相斥性的微命令信号组成一个小组即一个字段,然后通过小组字段译码器对每一个微命令信号进行译码,译码输出作为操作控制信号;混合表示法：把直接表示法与字段编码表示法混合使用,以便能综合考虑微指令字长、灵活性、速度等方面的要求;微指令格式P153水平型微指令：是指一次能定义并能并行执行多个微命令的微指令;垂直型微指令：微指令中设置微操作码字段,采用微操作码编译法,由微操作码规定微指令的功能,称为垂直型微指令;垂直型微指令的结构类似于机器指令的结构;硬连线控制器P155基本思想：通过逻辑电路直接连线而产生的,又称为组合逻辑控制方式;这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络;三个输入：来自指令操作码译码器的输出；来自执行部件的反馈信息；来自时序产生器的时序信号,包括节拍电位信号M和节拍脉冲信号T;一个输出：微操作控制信号硬布线控制器的基本原理：某一微操作控制信号C用一个逻辑函数来表达;并行处理技术P161并行性的概念：问题中具有可以同时进行运算或操作的特性;时间并行：让多个处理过程在时间上相互错开,轮流使用同一套硬件设备的各个部件,以加快硬件周转而赢得速度,实现方式就是采用流水处理部件;空间并行：以数量取胜;它能真正的体现同时性时间+空间并行：综合应用;Pentium中采用了超标量流水线技术;流水线的分类P163指令流水线：指指令步骤的并行;将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段;算术流水线：指运算操作步骤的并行;如流水加法器、流水乘法器、流水除法器等;处理机流水线：是指程序步骤的并行;由一串级联的处理机构成流水线的各个过程段,每台处理机负责某一特定的任务;流水线中的主要问题P164资源相关：指多条指令进入流水线后在同一机器时钟周期内争用一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕后,才能执行后一条指令;解决数据相关冲突的办法：为了解决数据相关冲突,流水CPU的运算器中特意设置若干运算结果缓冲寄存器,暂时保留运算结果,以便于后继指令直接使用,称为“向前”或定向传送技术;控制相关：由转移指令引起的;解决控制相关冲突的办法：延迟转移法、转移预测法;例题P165第六章总线系统总线的概念P184总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路;总线的分类P184内部总线——CPU内部连接各寄存器及运算部件之间的总线;系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线;按系统传输信息的不同,又可分为三类：数据总线,地址总线和控制总线;I/O总线——中、低速I/O设备之间互相连接的总线;总线性能指标P185总线宽度：指数据总线的根数;寻址能力：取决于地址总线的根数;PCI总线的地址总线为32位,寻址能力达4GB;传输率：也称为总线带宽,是衡量总线性能的重要指标;例题P193总线上信息传送方式P190串行传送：使用一条传输线,采用脉冲传送有脉冲为1,无脉冲为0;连续几个无脉冲的处理方法：位时间;并行传送：每一数据位需要一条传输线,一般采用电位传送电位高为1,电位低为0;分时传送：总线复用、共享总线的部件分时使用总线;总线接口P192I/O接口,也叫适配器,和CPU数据的交换一定是并行的方式,和外设数据的交换可以是并行的,也可以是串行的;总线的仲裁P193集中式仲裁：有统一的总线仲裁器;链式查询方式、计数器定时查询方式、独立请求方式P193—195分布式仲裁：不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁器和仲裁号;P195总线的定时P196同步定时：事件出现在总线上的时刻由总线时钟信号来确定;异步定时：后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上;PCI总线P200PCI：外围设备互连,PCI总线：连接各种高速的PCI设备;PCI是一个与处理器无关的高速外围总线,又是至关重要的层间总线;它采用同步时序协议和集中式仲裁策略,并具有自动配置能力;PCI总线支持无限的猝发式传送;即插即用;第七章外围设备外围设备的定义和分类P209除了CPU和主存外,计算机系统的每一部分都可作为一个外围设备来看待;外围设备可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类;磁记录原理P210计算机的外存储器又称磁表面存储设备;所谓磁表面存储,是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息;磁盘存储器、磁带存储器均属于磁表面存储器;磁性材料上呈现剩磁状态的地方形成了一个磁化元或存储元,是记录一个二进制信息位的最小单位;磁表面存储器的读写原理P211在磁表面存储器中,利用一种称为磁头的装置来形成和判别磁层中的不同磁化状态;通过电-磁变换,利用磁头写线圈中的脉冲电流,可把一位二进制代码转换成载磁体存储元的不同剩磁状态；通过磁-电变换,利用磁头读出线圈,可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出;磁盘的组成和分类P213硬磁盘是指记录介质为硬质圆形盘片的磁表面存储设备; 它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成;温彻斯特磁盘简称温盘,是一种采用先进技术研制的可移动磁头固定盘片的磁盘机;它是一种密封组合式的硬磁盘,即磁头、盘片、电机等驱动部件乃至读写电路等组装成一个不可随意拆卸的整体;磁盘上信息的分布P215记录面、磁道、扇区P215磁道编号P215磁盘地址由记录面号也称磁头号、磁道号和扇区号三部分组成;磁盘存储器的技术指标P216存储密度：存储密度分道密度、位密度和面密度;道密度：沿磁盘半径方向单位长度上的磁道数,单位道/英寸;位密度：磁道单位长度上能记录的二进制代码位数,单位为位/英寸;面密度：位密度和道密度的乘积,单位为位/平方英寸;平均存储时间=寻道时间+等待时间+数据传送时间P216数据传输率P217例题P217磁盘cacheP218磁盘cache是为了弥补慢速磁盘和主存之间速度上的差异;磁盘阵列RAIDP218RAID：独立磁盘冗余阵列廉价冗余磁盘阵列,或简称磁盘阵列;简单的说, RAID 是一种把多块独立的硬盘物理硬盘按不同方式组合起来形成一个硬盘组逻辑硬盘,从而提供比单个硬盘更高的存储性能和提供数据冗余的技术;组成磁盘阵列的不同方式成为 RAID 级别;RAID 0 提高存储性能的原理是把连续的数据分散到多个磁盘上存取, 这样,系统有数据请求就可以被多个磁盘并行的执行,每个磁盘执行属于它自己的那部分数据请求;这种数据上的并行操作可以充分利用总线的带宽,显着提高磁盘整体存取性能;第八章输入输出系统外围设备的速度分级P236在CPU和外设之间数据传送时加以定时：速度极慢或简单的外设：CPU只需要接受或者发送数据即可;慢速或者中速的设备：可以采用异步定时的方式;高速外设：采用同步定时方式;I/O和主机信息交换方式P237程序查询方式、程序中断方式、直接内存访问DMA方式、通道方式程序查询方式P239数据在CPU和外围设备之间的传送完全靠计算机程序控制;当需要输入/输出时,CPU暂停执行主程序,转去执行设备输入/输出的服务程序,根据服务程序中的I/O指令进行数据传送;这是一种最简单、最经济的输入/输出方式,只需要很少的硬件;但由于外围设备动作很慢,程序进入查询循环时将浪费CPU时间;中断的概念P242中断是指CPU暂时中止现行程序,转去处理随机发生的紧急事件,处理完后自动返回原程序的功能和技术;程序中断方式的原理P242在程序中断方式中,某一外设的数据准备就绪后,它“主动”向CPU发出请求中断的信号,请求CPU暂时中断目前正在执行的程序而进行数据交换;当CPU响应这个中断时,便暂停运行主程序,并自动转移到该设备的中断服务程序;当中断服务程序结束以后,CPU又回到原来的主程序;中断处理过程中的几个问题P243CPU只有在当前一条指令执行完毕后,即转入公操作时才受理设备的中断请求;保存现场P243中断屏蔽P243中断处理过程P243单级中断和多级中断P245单级中断系统中,所有的中断源都属于同一级,所有中断源触发器排成一行,其优先次序是离CPU近的优先权高; 当响应某一中断请求时,执行该中断源的中断服务程序;在此过程中,不允许其他中断源再打断中断服务程序,既使优先权比它高的中断源也不能再打断;多级中断系统是指计算机系统中有相当多的中断源,根据各中断事件的轻重缓急程度不同而分成若干级别,每一中断级分配给一个优先权;优先权高的中断级可以打断优先权低的中断服务程序,以程序嵌套方式工作;一维多级中断是指每一级中断里只有一个中断源,二维多级中断是指每一级中断里又有多个中断源;DMA的基本概念P253直接内存访问DMA是一种完全由硬件执行I/O交换的工作方式;在这种方式中,DMA控制器从CPU完全接管对总线的控制,数据交换不经过CPU,而直接在内存和I/O设备之间进行;DMA方式一般用于高速传送成组数据;DMA方式的优点P253DMA能执行的一些操作P254从外围设备发出DMA请求；CPU响应请求,把CPU工作改成DMA操作方式,DMA控制器从CPU接管总线的控制；由DMA 控制器对内存寻址,即决定数据传送的内存单元地址及数据传送个数的计数,并执行数据传送的操作；发中断,向CPU报告DMA操作的结束;DMA传送方式P254停止CPU访问内存、周期挪用、DMA与CPU交替访内P254 DMA数据传送过程P257传送前预处理；正式传送；传送后处理;P257通道的基本概念P261通道是一个特殊功能的处理器,它有自己的指令和程序专门负责数据输入输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;这样,通道与CPU 分时使用内存,实现了CPU内部运算与I/O设备的平行工作;通道的功能P253通道具有两种类型的总线：存储总线：承担通道与内存、CPU与内存之间的数据传输任务;通道总线即I/O总线,承担外围设备与通道间的数据传送任务;从逻辑结构上讲,I/O系统一般具有四级连接：CPU与内存通道设备控制器外围设备优先级别：由于大多数I/O设备的读写信号具有实时性,不及时处理会丢失数据；所以通道与CPU同时要求访内时,通道优先权高于CPU;CPU对通道的管理P262CPU是通过执行I/O指令以及处理来自通道的中断,实现对通道的管理;来自通道的中断有两种,一种是数据传送结束中断,另一种是故障中断;通道对I/O模块的管理P262通道通过使用通道指令控制I/O模块进行数据传送操作,并以通道状态字接收I/O模块反映的外围设备的状态;通道的类型P262选择通道、数组多路通道、字节多路通道P263第九章操作系统支持虚拟存储器的概念P282虚拟存储器是借助于磁盘等辅助存储器来扩大主存容量,使之为更大或更多的程序所使用;是一个容量非常大的存储器的逻辑模型,不是任何实际的物理存储器;它指的是主存-外存层次;以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间;实地址：或物理地址,计算机物理内存的访问地址,由CPU引脚送出,是用于访问主存的地址,对应的存储空间——物理存储空间或主存空间;虚地址：或逻辑地址,在编制程序时独立编址,使用的地址,对应的存储空间——虚存空间或逻辑地址空间;虚地址到实地址的转换过程——程序的再定位;虚存的访问过程P283虚拟存储器的用户程序以虚拟地址编址并存放在辅存中；程序运行时CPU以虚地址访问主存,由辅助硬件找出虚地址和物理地址的对应关系,判断这个虚地址指示的存储单元是否已装入主存：如果在主存,CPU就直接执行已在主存的程序；如果不在,要进行辅存向主存的调度;虚存与cache的异同P283几种虚拟存储器P284段式、页式、段页式页式虚拟存储器P284页、页表：页式虚拟存储系统中,虚地址空间被分成等长大小的页,称为逻辑页；主存空间也被分成同样大小的页,称为物理页;相应地,虚地址分为两个字段：高字段为逻辑页号,低字段为页内地址偏移量；实存地址也分两个字段：高字段为物理页号,低字段为页内地址;通过页表可以把虚地址逻辑地址转换成物理地址;页式虚存地址映射：地址变换时,用逻辑页号作为页表内的偏移地址索引页表,并找到相应物理页号,用物理页号作为实存地址的高字段,再与虚地址的页内偏移量拼接,就构成完整的物理地址;虚页内容若没有调入主存,则计算机启动输入输出系统,把虚地址指示的一页内容从辅存调入主存,再提供CPU访问;转换后援缓冲器P285段式虚拟存储器P286段式虚拟存储器,是以程序的逻辑结构所形成的段如主程序、子程序、过程、表格等作为主存分配单位的虚拟存储器管理方式的存储器;每个段的大小可以不相等;每个程序都有一个段表映象表,用于存放该道程序各程序段从辅存装入主存的状况信息;段表一般驻留在主存中;段式虚存地址映射P287段页式虚拟存储器P287把程序按逻辑单位分段以后,再把每段分成固定大小的页;程序对主存的调入调出是按页面进行的,但它又可以按段实现共享和保护,兼备页式和段式的优点;虚存的替换算法P289虚拟存储器中的替换策略一般采用LRU Least Recent1y Used算法、LFU算法、FIFO算法,或将两种算法结合起来使用;例题P289。
《计算机组成原理-白中英版》习题答案
第二章运算方法和运算器1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。
其中MSB是最高位（又是符号位）LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
(1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1解：(1)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011×2-6)2=(-0.100011)2令x=-0.100011B∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001[x]补=1.0111010 [x]移=0.0111010(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2令x=0.0001011B∴ [x]原=0.0001011 [x]反=0.0001011[x]补=0.0001011 [x]移=1.0001011(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x= -1111111B∴ [x]原=1.1111111 [x]反=1.0000000[x]补=1.0000001 [x]移=1.0000001(4) 令x=-1.000000B∴ 原码、反码无法表示[x]补=1.0000000 [x]移=0.0000000(5) 令Y=-1=-0000001B∴ [Y]原=10000001 [Y]反=11111110[Y]补=11111111 [Y]移=011111115.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（2）X=0.11011 Y= -0.10101解：x+y = 0.00110无溢出6.已知X 和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。
白中英计算机组成原理第8章_输入输出系统
① 对I/O接口的控制触发器置1或0，控制其进行某些操作；
• CPU向IO接口发命令字；
② 测试设备的某些状态；
• CPU读取IO接口的状态字；
以数据形式传送 控制、状态信息
③ 输入或输出数据；
• CPU与IO接口之间的数据传送；
2020年5月8日星期五
14
3、程序查询方式的接口
CPU通过地址信号选中某 设备接口；
接口内部组成
数据缓冲寄存器； 就绪触发器RD、忙状态触发器BS、允许中断触发器EI； 中断向量产生逻辑；
CPU的相应部件
中断请求触发器IR、中断屏蔽触发器IM；
程序中断的数据传送过程：
CPU启动外设 外设准备就绪后，向CPU请求中断 CPU接受请求，完成数据传送
2020年5月8日星期五
27
程序中断方式数据传送示意
第7章
1. I/O接口的功能和基本结构
2. I/O端口及其编址 (四) I/O方式
1. 程序查询方式 2. 程序中断方式
中断的基本概念 中断响应过程 中断处理过程 多重中断和中断屏蔽的概念
3. DMA方式
DMA控制器的组成；DMA传送过程。
2020年5月8日星期五
3
8.1 外围设备的速度分级与信息交换方式
特点
可通过改变查询顺序修改设备的优先权； CPU工作效率低；
2020年5月8日星期五
动画演示： 8-3.swf
16
8.3 程序中断方式
8.3.1 8.3.2 8.3.3 8.3.4 8.3.5 8.3.6
中断的基本概念 程序中断方式的基本IO接口 单级中断 多级中断 中断控制器 PC系列机中断机制
• 采用异步定时方式，或称为应答式数据如交：换键；盘、显示器
计算机组成原理附标准答案白中英3篇
计算机组成原理附标准答案白中英第一篇：计算机组成原理概述计算机组成原理是计算机科学与技术领域中的一门基础课程，主要涉及计算机硬件系统的组成、功能及其相互关系。
它研究计算机系统是如何通过使用各种硬件和软件资源来执行指令，并最终完成各种任务的。
计算机组成原理的学习内容包括：计算机硬件系统组成与功能、数据的表示与存储、指令系统与指令执行、中央处理器(CPU)、存储器、输入输出(I/O)系统、系统总线、计算机系统性能指标等。
在计算机系统中，CPU是整个系统的“大脑”，它负责执行指令，控制计算机系统的运行和协调各个部件的工作。
存储器用于存储程序和数据，包括主存储器和辅助存储器两种。
I/O系统则用于计算机与外部设备的信息交互。
而系统总线则用于连接CPU、存储器和I/O系统等各个部件，是系统中起连接作用的硬件。
指令系统是计算机硬件系统的重要组成部分，它定义了计算机系统可以执行的指令，包括指令格式、寻址方式、操作码等。
指令执行则是指计算机根据指令系统中规定的指令进行计算和处理，从而完成用户所需的功能。
指令执行包括取指令、指令译码和指令执行三个步骤。
计算机系统性能指标包括：处理器时钟频率、指令执行时间、吞吐量、响应时间等。
处理器时钟频率是指处理器每秒钟发生的时钟脉冲数，通常以GHz为单位。
指令执行时间是指一条指令完成所需的时间，吞吐量是指单位时间内系统完成的任务数，响应时间是指系统对任务请求的响应时间。
总之，计算机组成原理是计算机科学与技术领域中的一门重要课程，掌握它可以帮助我们深入了解计算机硬件系统的组成与功能，更好地理解计算机系统的工作原理，从而进一步提高计算机系统设计与开发的水平。
第二篇：CPU与指令执行CPU是计算机系统中最重要的部件之一，它负责执行计算机系统中的指令。
CPU由控制器和运算器两部分组成。
控制器用于控制CPU的工作，它根据指令系统中的规定执行指令，包括取指令、指令译码、指令执行等几个步骤。
取指令是指控制器从指令存储器中读取指令，指令译码是指控制器将指令中的操作码、寻址方式等信息进行解析和分析，指令执行则是指控制器根据指令中的操作码及其操作数完成运算或处理。
计算机组成原理_白中英_第八章_输入输出系统
开关------CPU认为输入数据一直有效; 显示二极管------输出一定准备就绪。
*2020/12/7
5
基本概念——CPU和外围设备的定时
• 慢速或中速的外围设备：CPU与这类设备 之间的数据交换通常采用异步定时方式。
• 在这种情况下，CPU和外设之间用问答信 号进行定时的方式叫做应答式数据交换。
– 假若CPU在启动外设工作后，设备释放对 CPU的控制权使CPU继续工作，当外设工作 完成后向CPU发中断请求信号，若CPU响应 中断，则停止正在执行的程序，转中断服务程 序为该程序服务，这样就能实现CPU和外设 并行工作，使CPU的效率充分发挥。
*2020/12/7
16
程序中断方式——基本概念
• 中断请求的提出： – 中断申请：由中断源向处理机发出的 中断请求，称为中断请求。中断源发 中断请求要满足两个条件： • 外设工作已经完成。 • 该外设的中断没有被系统屏蔽。
*2020/12/7
30
程序中断方式——中断结构
• 中断请求的传送和中断的优先排队： – 中断源的优先权 – 几种排队判优的方法 • 单线请求软件查询判优 • 单线请求菊花链响应 • 多线请求判优响应 • 多线请求菊花链响应
*2020/12/7
25
程序中断方式——中断的基本接口
– 中断请求触发器（IR）：暂存中断请 求线上由设备发出的中断请求信号。当 IR为“1”时，表示设备发出了中断请 求。
– 中断屏蔽触发器（IM）：是CPU是否 受理中断或批准中断的标志。IM为“0” 时，CPU可以受理外界的中断请求， 反之，CPU 不受理外界的中断。
1)同步定时方式 CPU以等间隔的速率执行I/O指令。 靠时钟脉冲控制进行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式
A C B解：2．中断向量地址是_____。
A．子程序入口地址 B. 中断服务程序入口地址
C．中断服务程序入口地址指示器 C. 例行程序入口地址
C解：3．利用微型机制作了对输入数据进行采样处理的系统。
在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。
该中断处理需时x秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。
因此该系统可以跟踪到每秒_____次的中断请求。
A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y)
A解：4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A．指令周期 B. 机器周期
C. 存储周期
D. 总线周期
C解：5．通道的功能是：（1）________，（2）______。
按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。
解：（1）执行通道指令，组织外围设备和内存进行数据传输；
（2）执行CPU的I/O指令，以及向CPU报告中断。
选择通道、字节多路通道、数组多路通道
6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？
解：（1）CPU不能响应中断
（2）因为同级中断不能嵌套，而A、B设备属于同级中断
（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将，处于最高优先级。
级IR单独接至 B3 设备
8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次
之，L4最低。
现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：
1 / 3
（1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位
为ぜ表示允许中断，该位为?表示中断屏蔽）？
（2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。
解：（1）
）（2
9．某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断而进入该中断处理程序时，是否要将通用寄存器内容保存到主存中去？需保存几个寄存器？
解：响应中断而进入该中断处理程序时，需将通用寄存器内容保存到主存中去，但为减少中断处理时间，不必保存所有通用寄存器内容，这里只需将2个中断处理程序中用到的寄存器内容
保存起来。
12．下列陈述中正确的是_____。
A．在DMA周期内，CPU不能执行程序
B．中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C． DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D．输入输出操作的最终目的是要实现CPU与外设之间的数据传输
D解：2 / 3
13．Pentium系统有两类中断源：①由CPU外部的硬件信号引发的称为_____，它分为可屏蔽______和非屏蔽_____；②由指令引发的称为_______，其中一种是执行______，另一种是_______。
解：①外部中断 INTR NMI
出错或故障引发的②异常中断执行软件中断指令引发的
14．IEEE1394是______I/O标准接口，与SCSI_____I/O标准接口相比，它具有更高的______，更强的_______，提及_____，连接方便。
B A
C
D E解：15．SCSI是系统级_____，是处于主适配器和智能设备控制器之间的_____I/O接口。
SCSI-3标准允许SCSI总线上连接的设备由______个提高到_____个，可支持_____位数据传输。
A．并行 B. 接口 C. 16 D. 8 E. 32
B A D
C D解：18．若设备的优先级依次为CD-ROM、扫描仪、硬盘、磁带机、打印机，请用标准接口SCSI 进行配置，画出配置图。
解：PCI HBA → CD-ROM →扫描仪→硬盘→磁带机→打印机→终端器
3 / 3。