数字电路3章 译码器
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号,并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号,通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中,根据不同地址码,从RAM或者ROM中取出相应
的数据或指令。
除此之外,译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中,译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同,可以分为译码器、BCD译码器、灰码译
码器等。
其中,最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器,根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端,二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比,最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号,因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同,可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
数字电路第三章习题答案
数字电路第三章习题答案
3-10
F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B F F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B
数字电路第三章习题答案
3-11
试用六个与非门设计一个水箱控制电路。图为水箱示意图。A、B、C是三个电极。 当 电极被水浸没时,会有信号输出。水面在A,B间为正常状态,点亮绿灯G;水面在B、 C间或在A以上为异常状态,点亮黄灯Y;水面在C以下为危险状态.点亮红灯R。
3531736半加器的设计1半加器真值表2输出函数3逻辑图输入输出被加数a加数b4逻辑符号31837ab改为用与非门实现函数表达式变换形式
3-1 分析图示电路,分别写出M=1,M=0时的逻辑函数表达式
即M=1时,对输入取反,M=0时不取反。
数字电路第三章习题答案
3-2 分析图示补码电路,要求写出逻辑函数表达式,列出真值表。
3-10 试用与非门设计一个逻辑选择电路。
S1、S0为选择端,A、B为数据输入端。 选择电路的功能见下表。选择电路可 以有反变量输入。
数字电路第三章习题答案
3-10
F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B F F S 1 A S 0 B A S 0 B A B S 0 A B S 1 S 0 A B FS 1 S 0A B S 1 S 0(A B )S 1 S 0(A BA)B
数字电路第三章习题答案
3-5
Ai 0 0 0 0 1 1 1 1
Si Ai BiCi Ai BiCi Ai BiCi Ai BiCi
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路(何为门)2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路(何为门)在逻辑代数中,最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系,这种函数关系可用逻辑符号写成逻辑表达式来描述,也可用文字来描述,还可用表格或图形的方式来描述。
最基本的逻辑关系有三种:与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如:实现“与”运算的电路称为与逻辑门,简称与门;实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算,它定义了两个变量A 和B 的一种函数关系。
用语句来描述它,这就是:当且仅当变量A 和B 都为1时,函数F 为1;或者可用另一种方式来描述它,这就是:只要变量A 或B 中有一个为0,则函数F 为0。
“与”运算又称为逻辑乘运算,也叫逻辑积运算。
“与”运算的逻辑表达式为:F A B =⋅ 式中,乘号“.”表示与运算,在不至于引起混淆的前提下,乘号“.”经常被省略。
该式可读作:F 等于A 乘B ,也可读作:F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为:00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为:有0出0,全1出1。
由此可推出其一般形式为:001A A AA A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端,图2-2是两输入端与门的逻辑符号。
在实际应用中,制造工艺限制了与门电路的输入变量数目,所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算,它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它,这就是:只要变量A 和B 中任何一个为1,则函数F 为1;或者说:当且仅当变量A 和B 均为0时,函数F 才为0。
北京邮电大学数字电路2-3
Y0 Y1 Y2 Y3 1111 0111 1011
1101 1110
3. 应用举例 (1)提供片选
用3-8译码器构成4-16译码器
A0
Y0 0000
A1
Y1 0001
A2
Y2 0010
GA
74LS138
Y3 Y4
Y5
0011 0100 0101
GB
Y6 0110
GC
Y7 0111
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
两片双2:4译码器构成8路数据分配器。
(5) 译码器的其他应用
一个3位二进制数等值比较器。
2、 二--十进制译码器(74LS42)
数数
1
点点
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBOO RRBBII
输入:8421BCD 码; 输出:与十进制数字相对应的10个信号 。
A3 A2 A1 A0 0000 000 1 0010 0011 0100 0101 0110 0111 1000 1001
数电-第十三次课(编码器2、译码器)
1
A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y 6 Y
7
二进制代码
3线-8线译码器
高低电平信号
1
译码器举例芯片——74HC138
地址输入端
片选输入端
输出端,低电平有效 74HC138的逻辑符号
2
1. 74HC138的逻辑功能
S为控制端(又称使能端) S=1 译码工作 为便于理解功能 ( A2 A1 A0 ) m0 Y0 S=0 禁止译码,输出全1 而分析内部电路 ( A2 A1 A0 ) m1 Y1 译码输入端 Yi内部电路图 ( S mi )( i 0,1,2, 7) ( A2 A1 A0 ) m7 Y7 输出端 3
1
1 1
0
0 0
1
1 1
0
1 1
1
0 1
1
1 0
1
0 1
0
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
5
74HC138
Yi ( S mi )( i 0,1,2, 7)
在使用时应注意: 0, 0 S1 1, S2 S3
( A2 A1 A0 ) m0 Y0 ( A2 A1 A0 ) m1 Y1 ( A2 A1 A0 ) m7 Y7
7
例:利用译码器分时将采样数据送入计算机。
总 线
三态门
E A
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1 Y
数字电路译码器PPT课件
(2) 写出标准与—或表达式→与
S1
非表达式。
S2
Y1 ABC ABC C
S3
= ABC ABC ABC ABC ABC
74LS138
= m1 m3 m5 m6 m7
Y 9 A3 A2 A1A0 …
Y 15 A3 A2 A1A0
第27页/共45页
A
S1
S2
S3
D
C B
(4) 画连线图
令A3=A、A2=B、A1=C、A0=D
S1 S2 S3
& Y
第28页/共45页
6.2.3 显示译码器
能够显示数字的器件称为数字显示器。 显示译码器----将与数字对应的二进制代码翻译成数字 显示器所能识别的信号的译码器。
Y3 A2 A1A0 m3
Y4 A2 A1 A0 m4
Y5 A2 A1A0 m5
令A2=A、A1=B、A0=C
Y6 A2 A1 A0 m6 Y7 A2 A1A0 m7
Y m1m3 m5 m6 m7 Y1Y 3Y 5Y 6Y 7
Y2 m0 m7 Y 0Y 7
第24页/共45页
第26页/共45页
(3) 将逻辑函数式和4-16译码器输出表达式比较
Y 0 A3 A2 A1A0
Y 1 A3 A2 A1A0 Y 2 A3 A2A1A0 … Y 7 A3A2 A1A0
Y 8 A3 A2 A1A0
令A3=A、A2=B、A1=C、A0=D
F m0 m1m3 m14 m15 Y 0Y 1Y 3Y 14Y 15
S1
数字电路实验三 编码器与译码器
13
任务四: 任务四:数据分配器
图3-2是一个1—8线数据分配器,输入的数 字信号接使能端G2,另一使能端G1接高 电 平,则输入的数字信号便可由译码器分配到 不同的输出端去,地址选择端C、B、A接逻 辑电平开关,数据输入用低频连续脉冲,输 出接指示灯,改变选择端数值,观察现象并 将结果填入表3-3中
2、掌握编码器和译码器的工作原理和设 计方法。
2
二 实验器件
(前面实验已经介绍过的器件 前面实验已经介绍过的器件) 前面实验已经介绍过的器件 74LS20 双4输入与非门 74LS04 六反相器 74LS32 四2输入或门
3
新器件介绍 :
74LS138 3—8线译码器
其中: Y0—Y7 为译码输出,A、B、C 为地址选择器, 使能端 G1高电平有效,G2A、 G2B低电平有效
14数据分配器图32是一个18线数据分配器输入的数字信号接使能端g2另一使能端g1接高电平则输入的数字信号便可由译码器分配到不同的输出端去地址选择端cba接逻辑电平开关数据输入用低频连续脉冲输出接指示灯改变选择端数值观察现象并将结果填入表33中1516
实验三 编码器与译码器
1
一、实验目的
1、学习中规模集成编码器和译码器的工作 能表:
5
三、实验原理与任务
编码器、译码器的定义: (1) 编码器 用文字、符号或数码表示特定对象的 过程称为编码。在数字电路中用二进制代码 表示有关的信号称为二进制编码。实现编码 实现编码 操作的电路就是编码器。 操作的电路就是编码器。
6
(2)译码器 译码是编码的逆过程,它将代码的原 意 “译成” 相应的状态信息。实现译码功 实现译码功 能的电路称为译码器。 能的电路称为译码器。
译码器工作原理
译码器工作原理
译码器是一种数字电路,主要用于将输入的数字信号转换成特定的输出信号。
译码器的工作原理如下:输入信号通常以二进制形式表示,例如4个输入引脚可以表示16种不同的输入组合(0000至1111)。
译码器的输出引脚数量通常与输入引脚数量有关,以便产生相应的输出组合。
在一个典型的译码器中,当接收到特定的输入时,其中一个输出引脚(也称为选通引脚)会被置为高电平,其他输出引脚则保持低电平。
这样,通过输入信号的不同组合,可以选择特定的输出引脚,实现数字信号的转换。
译码器可以用于多种应用,例如将二进制代码转换为BCD (二进制编码十进制)代码,将二进制代码转换为十进制显示等。
通过使用不同类型的译码器,可以实现不同的编码和解码功能。
总的来说,译码器是一种重要的数字电路组件,能够将输入的数字信号转换为特定的输出信号,为数字系统的运算和控制提供便利。
电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1
L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章 组合逻辑电路
例3.4.2.2 某组合逻 辑电路的真值表如表 4.2.4所示,试用译码器 和门电路设计该逻辑电路。 解: 写出各输出的最小项 表达式,再转换成与 非—与非形式:
1.七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章 组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同,七段数字显示器分为共阴极和共阳极两 种。
2.七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解:(1)列出真值表:
第三章 组合逻辑电路
(2)由真值表写出各输出的逻辑表达式为:
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系
3-8译码器原理
3-8译码器原理3-8译码器是一种数字电路,它将一个3位二进制数转换为8个输出信号之一。
它的原理是基于布尔代数和逻辑门电路实现的。
下面将详细介绍3-8译码器的原理。
3-8译码器由三个输入引脚和八个输出引脚组成。
输入引脚是A0、A1和A2,它们可以是0或1。
输出引脚是Y0到Y7,它们中的一个会被激活,其它的则处于非激活状态。
当输入引脚的二进制值为000时,输出引脚Y0会被激活。
当输入引脚的二进制值为001时,输出引脚Y1会被激活,以此类推,直到输入引脚的二进制值为111时,输出引脚Y7会被激活。
3-8译码器的实现基于布尔代数和逻辑门电路。
首先,使用Karnaugh图或真值表来确定每个输出引脚的布尔表达式。
然后,使用逻辑门电路来实现这些布尔表达式。
在3-8译码器中,使用了AND门、NOT门和OR门。
对于每个输出引脚,都需要一个布尔表达式。
例如,对于输出引脚Y0,其布尔表达式为:Y0 = A2' A1' A0'其中,A2'表示A2的反相,A1'表示A1的反相,A0'表示A0的反相。
这个布尔表达式表示当A2、A1和A0都为0时,Y0会被激活。
对于每个布尔表达式,都需要使用逻辑门电路来实现。
例如,对于Y0的布尔表达式,可以使用三个NOT门和一个AND门来实现。
首先,使用三个NOT门来反相A2、A1和A0,然后将它们的输出连接到一个AND门的输入引脚上。
当A2、A1和A0都为0时,三个NOT门的输出都为1,这样AND门的输出就会变为1,从而激活Y0。
3-8译码器的原理基于布尔代数和逻辑门电路实现。
它可以将一个3位二进制数转换为8个输出信号之一。
对于每个输出引脚,都需要一个布尔表达式和一个逻辑门电路来实现。
3-8译码器在数字电路中有广泛的应用,例如在计算机内存芯片中用于选择特定的存储单元。
实验3-译码器和数据选择器
a f e d g b c
…… …… …… ……
数字显示译码器的接线
发光二极管可以单独封装, 发光二极管可以单独封装,也可以组合 封装为LED数码管。 LED数码管 封装为LED数码管。
25 50 100 200 0 K K K K
0 0
0 0 1 0 1 0 0 1 1
注意事项
①
;
思考题
① ②
选用74139和7400等芯片连接成全加器; 和 等芯片连接成全加器; 选用 等芯片连接成全加器 选用74153和7400等芯片连接成全加器; 等芯片连接成全加器; 选用 和 等芯片连接成全加器
实验操作
3、数据选择器的测试及应用
将双四选一数据选择器74153 74153中的一路输人和输出分 ( 1 ) 将双四选一数据选择器 74153 中的一路输人和输出分 别接电平开关和电平显示发光二极管, 别接电平开关和电平显示发光二极管 , 按表输人电平分别 置位,填输出状态表: 置位,填输出状态表:
实验原理
g f ab
a
f
e
g
b
c
d 发光二极管按驱动方式又分为共阳极和 共阴极接法。 共阴极接法。 ed c 共阳极接法 共阴极接法 输 输 V a b c d e f g 入 入 +5 高 低 有 有 效 效 a b c d e f
g
数据选择器
实验原理
在数字系统传输过程中,有时要从一组输入数据中, 在数字系统传输过程中,有时要从一组输入数据中,选择出 某一个数据,完成这种功能的逻辑电路称作数据选择器( 某一个数据,完成这种功能的逻辑电路称作数据选择器(或 称为多路选择开关)。数据选择器是一个多输入, )。数据选择器是一个多输入 称为多路选择开关)。数据选择器是一个多输入,单输出的 组合逻辑电路。 组合逻辑电路。
实验3编码器译码器及应用电路设计
实验3编码器译码器及应用电路设计引言:编码器和译码器是数字电路中常用的电路模块。
它们分别用于将逻辑信号转换为编码信号和将编码信号转换为逻辑信号。
本实验将介绍编码器、译码器的基本原理以及它们的应用电路设计。
一、编码器的原理及应用编码器是一种多输入、多输出的逻辑电路。
它根据输入的逻辑信号,将其编码成对应的输出信号。
常见的编码器有BCD二进制编码器、优先编码器、旋转编码器等。
1.BCD二进制编码器BCD二进制编码器是一种将BCD码转换为二进制码的电路。
BCD码是由4位二进制数表示的十进制数。
BCD编码器可以将输入的BCD码(0-9)转换为对应的二进制码(0000-1001)。
2.优先编码器优先编码器是一种将多个输入信号优先级编码成二进制输出的电路。
它可用于实现多路选择器和多路复用器等电路。
优先编码器将输入的信号进行优先级编码,并将最高优先级的信号对应的二进制码输出。
3.旋转编码器旋转编码器是一种可以检测旋转方向和位移的编码器。
它通常用于旋转开关、旋钮等输入设备的位置检测。
旋转编码器可以将旋转输入转换为相应的编码输出信号,以便进行方向和位移的判断。
二、译码器的原理及应用译码器是一种将编码信号转换为对应的逻辑信号的逻辑电路。
它与编码器相反,根据输入的编码信号选择对应的输出信号。
常见的译码器有BCD译码器、行列译码器等。
1.BCD译码器BCD译码器是一种将BCD编码转换为对应的逻辑信号的电路。
它可以将输入的BCD编码(0000-1001)转换为对应的输出信号(0-9)。
BCD译码器可以用于显示数字、控制LED灯等应用。
2.行列译码器行列译码器是一种多输入、多输出的译码器。
它常用于矩阵键盘、扫描式显示器等应用中。
行列译码器可以将输入的行列编码转换为对应的输出信号,以实现输入设备和输出设备之间的数据传输。
1.4位BCD码转换为二进制码的电路设计该电路可以将输入的4位BCD码转换为对应的二进制码。
采用BCD二进制编码器进行设计,具体连接方式如下:-将4个BCD输入信号与编码器的输入端相连;-将编码器的输出信号与对应的二进制码输出端相连。
数电实验丨异或门-3_8译码器-模型机指令译码器
数字电路与逻辑设计实验一一、实验目的熟悉QuartusII仿真软件的基本操作,并用VHDL语言设计一个异或门。
二、实验内容1、熟悉QuartusII软件的基本操作,了解各种设计输入方法(原理图设计、文本设计、波形设计)2、用VHDL语言设计一个异或门,最后仿真验证。
3、用VHDL语言设计一个3-8译码器,最后仿真验证。
4、用VHDL语言设计一个指令译码器,最后仿真验证。
第一部分:异或门①实验方法1、实验方法采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是Quartus II。
2、实验步骤1、新建,编写源代码。
(1).选择保存项和芯片类型:【File】-【new project wizard】-【next】(设置文件路(设置文件名XOR2.vhd—在【add】)-【properties】径+设置project name为XOR2)-【next】(type=AHDL)-【next】(family=FLEX10K;name=EPF10K10TI144-4)-【next】-【finish】 (2).新建:【file】-【new】(第二个AHDL File)-【OK】2、根据题意,画好原理图,写好源代码并保存文件。
原理图:3、编译与调试。
确定源代码文件为当前工程文件,点击【processing】-【start compilation】进行文件编译,编译成功。
4、波形仿真及验证。
新建一个vector waveform file。
按照程序所述插入a,b,c三个节点(a、b为输入节点,c为输出节点)。
(操作为:右击 -【insert】-【insert node or bus】-【node finder】(pins=all;【list】)-【>>】-【ok】-【ok】)。
任意设置a,b的输入波形…点击保存按钮保存。
然后【start simulation】,出name C的输出图。
5、时序仿真或功能仿真。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
(1) 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
(4)分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
数字电路译码器实验报告
数字电路译码器实验报告
实验目的:通过实验,了解数字电路中译码器的原理和使用方法。
实验器材:数字电路实验箱、74LS138译码器、LED灯、开关。
实验原理:数字电路中,译码器是一种将输入信号转化为相应输出信号的电路。
它可将输入信号转换为对应的二进制代码,并输出到多个输出端口上。
通常,译码器用于将一个数字信号转换为另一个数字信号,用于控制逻辑电路的工作。
74LS138译码器是一种通用型译码器,在其中,通过三个输入端口来控制八个输出端口。
每一个输出端口上的输出信号都是一种互不相同的二进制数。
在使用中,只需要通过输入端口向译码器中输入一个信号即可控制相应的输出端口。
实验步骤:
2.按照实验箱的规定,将译码器的输入端口分别接入到开关上。
3.将译码器的输出信号分别接入到LED灯上,以进行输出信号的测试。
4.向开关中输入不同的信号,观察LED灯上的输出变化。
实验结果:通过实验,我们发现译码器在接入开关后能够将输入信号转化为对应的二进制代码,并输出到相应的输出端口上。
通过LED灯的输出,我们可以清晰的看到相应的二进制码,其输出结果与我们所预期的结果相符合。
实验结论:经过实验,我们深刻理解了数字电路中译码器的工作原理和使用方法。
译码器的作用在于将输入信号转化为相应的二进制信号,并使得逻辑电路能够正确的工作。
此次实验为我们深入理解数字电路的原理和应用提供了很好的机会,我们也将从中受益良多。
数字逻辑电路第3章复习题
一、分析题:1、试分析如下面图(a )和图(B)所示逻辑电路,说明分别是什么逻辑功能。
(10分).2、(10分)、试分析下图所示逻辑电路。
2B L =11AC&L &=1&3-1、(12分)、分析下图电路的逻辑功能。
要求写出逻辑函数表达式,画出真值表,说明电路的逻辑功能。
3-2(8分)、由译码器74138和8选1数据选择器74151组成如下图所示的逻辑电路。
X 2X 1X 0及Z 2Z 1Z 0为两个三位二进制数,试分析下图电路的逻辑功能。
(74138是3-8线译码器,74151是8选1数据选择器)。
A1&B1&&L≥1≥1≥1≥1LAB(a)(b)5Y 6D 074138D 13401A Y 7G 0Y 13D A 52D Y D A 6G D 1Y Y Y D 274201Y2BD 74151G 2A1A A 02A Y1X 02X X 10Z Z Z 24、(6分)由译码器74138和门电路组成的电路如下图所示,试写出L 1、L 2的最简表达式。
5、6、(12分)、下图所示的TTL 门电路中,要求实现下列规定的逻辑功能时,其连接有无错误?说明正确或错误的理由。
如有错误请改正。
CD AB L ⋅=1 AB L =2 C AB L +=3+V &R PC D&L CCB A 1B&A =1V CCL 2&L 3CB A ≥1(a ) (b) (c)7、(12分)、在下图(a )(b )(c )中,所有的门电路都为TTL 门,设输入A 、B 、C 的波形如图(d )所示,试分析电路的逻辑关系,写出表达式,并定量画出各输出的波形图。
BA =1V CCL 1≥1A 2L BC &≥1EN&△B C1G L 3A &ABC(a)(b)(c)(d)8、(8分)、分析下图所示电路,求输入S 1、S 0各种取值下的输出Y ,填入下表中。
数字电路实验:译码器的应用
A1A0=10
判断Y?有
波形输出?
并画出波形
S1,S2,S3为使能端
1
1
1
0
1
1
1
2.将74LS138作八路分配器(即通过编码不同,控制波形的输出),输入数据信号为
矩形波。当选择不同码输入时,分别观察输入和输出端的波形。(记录两组选择
码101和010的输入,输出波形。信号从S1端输入1KHz信号,分别观察Y0—Y7
端的波形)
S1端输入
S2S3=00
A2A1A0=101
判断Y?有
波形输出?
并画出波形
S1端输入
S2S3=00
A2A1A0=010
判断Y?有
波形输出?
并画出波形
3.将74LS138作为四路分配器,其有八个输出端,分为两组,一组为与输入数据同
相,一组为与输入数据反相。(记录两组选择码10和01的输入,输出波形。信号
从A2端单次脉冲输入,控制编码为A1,A0两端,观察Y0—Y7端的输出)
实验二译码器的应用
一.实验目的
1.学习应用译码器作数据分配器。
2.熟悉数据分配器的工作原理和使用。
二.预习要求
1.熟悉74LS138的引脚和功能。
2.列出三—八进制译码电路的真值表。
3.考虑如何把译码器作为多路分配器使用。如用74LS138组成一个八路分配器,
或74LS138组成四路互补输出分配器,分别应如何接线?
三.实验内容
1.按图所示电路接好线,将输入从000—111变化,记录相应的输出电平,并列出
真值表,判断是一个什么译码电路(该电路是输出低电平有效。使用芯片时,
使能端S1=1,S2=0,S3=0,芯片才能正常工作。)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
3、数据选择器可以作为函数发生器-------用MSI设计组合电路 ①分析图中Y与A、B、C之间的函数关系
因为S1=0, Y= Y1=D10(A1A0)+D11(A1A0)
+D12(A1A0)+D13(A1A0) =0(BC)+A(BC)
+A(BC)+1(BC) =ABC+ABC+BC =AB+BC+CA
经过分析, 这是用数据选择器组成的三人表决器
②分析图中Y与A、B、C之间的函数关系 这是用八选一数据选择器组成的电路
D0 D1 D2 D3
D4 D5 D6 D7
A2 CB A
Y =D0A2A1A0+D1A2A1A0 +D2A2A1A0+D3A2A1A0 +D4A2A1A0+D5A2A1A0 +D6A2A1A0+D7A2A1A0
0 010
选择Y2=0
有效
0 0 10 0 0 10
五片的74LS138就可以组成一个两级5-32线译码器
无效
无效
有效
1 01
无效
最终选择Y13=0 A4A3A2A1A0=01101选择那一个?
1 01
有效
选择Y1=0
01
74LS138在其他方面的应用 如:作为数据分配器
数据ቤተ መጻሕፍቲ ባይዱ入D
数据输出D
单刀8掷选择开关 001
例如:A2A1A0=011时,代入得 Y=D3
A2=S1 A2=S2
CMOS八选一数据选择器--------CC4512 A0 A1 A2
1
记住表达式: 四选一数据选择器
Y=D0(A1A0)+D1(A1A0)+D2(A1A0)+D3(A1A0) 八选一数据选择器
Y=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0 +D4A2A1A0+D5A2A1A0 +D6A2A1A0+D7A2A1A0
a b c d e f g DP
七段显示译码器
A3 A2 A1 A0
0000001
1001111
0010010
0000110 1001100 0100100 0100000 0001111 0000000 0000100
④74LS48七段显示译码器(配合共阴接法数码管BS201)
灭零输入 低电平有效 灭灯输入/灭零输出 低电平有效 试灯输入 低电平有效
请用74LS138与必要的与非门设计一个组合电路, 实现Y=ABC+ABC+C的函数关系
则
逻辑图表示为
Y &
“1” A B C
(3)显示译码器
①LED七段数码显示管
②七段显示译码器(配合共阴接法数码管)
a b c d e f g DP
七段显示译码器
A3 A2 A1 A0
③七段显示译码器(配合共阳接法数码管)
从真值表可以得到: Si=Ai + Bi Ci=Ai·Bi
可以用逻辑门实现算术中的加法运算
2、全加器--------带进位位的一位二进制数的加法器
可以得到:D0=D, D1=D, D2=D, D3=D+D=1, D4=D, D5=D+D=1, D6=D, D7=0; 最后在图中连线
四、加法器
加法器:利用逻辑运算进行二进制的加法运算
1、半加器------不带进位位的一位二进制数的加法器
半加器真值表
被加数Ai
Si和
加数Bi
Ci进位
实现Ai+Bi=Ci,Si
74LS138在计算机中的主要应用--------地址译码器 A2、 A1、A0就是三根地址线,只能访问八个单元地址
如果能够用四根地址线就可以访问16个单元地址, 但是需要4-16线译码器
两片的74LS138就可以组成一个4-16线译码器
选择Y10=0
有效
1 010
无效
1 0 10
1 0 10
无效
+VCC
先将函数Y化成标准与或式:
Y=ABCD+ABCD +ABCD +ABCD+ABCD+ABCD + ABCD
+ABCD +ABCD 对照: Y=D0A2A1A0+D1A2A1A0+D2A2A1A0+D3A2A1A0
+D4A2A1A0+D5A2A1A0 +D6A2A1A0+D7A2A1A0 令A2=A, A1=B, A0=C
=D0S2A1A0+D1S2A1A0 +D2S2A1A0+D3S2A1A0 +D4S1A1A0+D5S1A1A0 +D6S1A1A0+D7S1A1A0
=D0A2A1A0+D1A2A1A0 +D2A2A1A0+D3A2A1A0 +D4A2A1A0+D5A2A1A0 +D6A2A1A0+D7A2A1A0
=0ABC+0ABC +0ABC+1ABC +0ABC+1ABC +1ABC+1ABC
=ABC+ABC+ABC+ABC
=AB+BC+CA
经过分析,这也是用数据选择器组成的三人表决器
③请用八选一数据选择器CT74LS151实现四变量组合逻辑函数 Y=BD+ABC+ABC+BCD
S
A
B
. C
。 D 1
二、译码器
1、功能:(与编码器相反)将二进制代码转换成 不同的输出状态。
2、举例: (1)3-8线译码器
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
A2 A1 A0
逻 辑 表 达 式
(2)74LS138译码器及其应用 S1、S2、S3三个片选端 S1=1,S2=S3=0时有效
逻
辑
表
达
“1”
式
0(反码)
1(反码)
001 =1
0(反码)
101 =1
001 =0
又如作为函数发生器-------用MSI设计组合电路
逻 辑 表 达 式
Y=Y7·Y6·Y5·Y3
=m7·m6·m5·m3 =m7+m6+m5+m3
=A2A1A0+A2A1A0+A2A1A0+A2A1A0 =ABC+ABC+ABC+ABC =AB+BC+CA
灭灯、灭零、试灯信号都无效 才能正常按照输入的A3A2A1A0进行译码
三、数据选择器
1、工作原理
四 个 数 据 输 入
单刀4掷开关 数据输出
00
称为:四选一数据选择器
2×四选一数据选择器---------74LS153
S1、S2为片选端(低电平有效)
当S1=0时, Y1=D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)
当S2=0时, Y2=D20(A1A0)+D21(A1A0)+D22(A1A0)+D23(A1A0)
2、扩展:用一片74LS153中的两个4选一数据选择器 可以扩展成8选一数据选择器
Y=Y1+Y2
=S2(D0A1A0+D1A1A0 +D2A1A0+D3A1A0)
+S1(D4A1A0+D5A1A0 +D6A1A0+D7A1A0)