脉冲与数字电路——模拟试题二及答案
数字电路复习试题
模拟一一、填空题(共20分，每空1分)1．（1011101）2=（）8=（）16=（）10=（）8421BCD。
2．逻辑函数L= A B C D+A+B+C+D = 。
3．在逻辑代数中，基本逻辑运算有三种：________、_______、________。
写出逻辑函数的四种表示方法：________、_______、________和________。
4．三态门输出的三种状态分别为：、和。
5．RS触发器的约束条件RS=0表示不允许出现R=且S=的输入。
6．对于T触发器，若原态Q n=0，欲使新态Q n+1=0，应使输入T= 。
7．存储容量为1K×4的RAM存储器，其地址线为条，数据线为条。
二、选择题（共30分，每题3分）1．若原函数式为Y=A（B+C），则其对偶式为（）。
（A）ABC （B）A+BC （C）A B+C （D）A +B C2．在四变量卡诺图中，逻辑上不相邻的一组最小项是（）A．m1和m3B．m4和m6C．m5和m13D．m2和m83．半加器的和输出端与输入端的逻辑关系是（）A．与非B．或非C．与或非D．异或4．TTL集成电路74LS138是3-8线译码器，输出低电平有效。
若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。
A．00100000 B．11011111 C．11110111 D．000001005．存储8位二进制信息要个触发器。
A.2B.3C.4D.86．一个八选一的数据选择器，其地址输入（选择控制输入）端有个。
A.2B.3C.4D.87．4位移位寄存器，串行输入时经个脉冲后，4位数码全部移入寄存器中。
A.1B.2C.4D.88．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.509．N个触发器可以构成最大计数长度（进制数）为的计数器。
A.NB.2NC.N2D.2N10．下列逻辑电路中为时序逻辑电路的是。
数字电路基础知识部分(第二章)
练习一、一、填空题1、 模拟信号是在时间上和数值上都是 变化 的信号。
2、 脉冲信号则是指极短时间内的 电信号。
3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。
4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。
5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。
6、 一个脉冲的参数主要有 、tr 、 、T P 、T 等。
7、 数字电路研究的对象是电路的 之间的逻辑关系。
8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。
9、 电容充放电结束时，流过电容的电流为0，电容相当于 。
10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。
11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。
12、 RC 充放电过程中，电压，电流均按 规律变化。
13、 理想二极管正向导通时，其端电压为0,相当于开关的 。
14、 在脉冲与数字电路中，三极管主要工作在 和 。
15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。
16、 选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（ ） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。
A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（ ） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。
A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。
B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。
C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。
脉冲与数字电路模拟试题第1套及答案
数字电子技术（第2版） 第一套 A 卷
一、单选题(每题1分)
1. 回差是( B )电路的特性参数。
A 时序逻辑
B 施密特触发器
C 单稳态触发器
D 多谐振荡器
2. 石英晶体多谐振荡器的主要优点是( B )。
A 电路简单
B 频率稳定度高
C 振荡频率高
D 振荡频率低
3. 对TTL 与非门多余输入端的处理，不能将它们( B )。
A 与有用输入端并联
B 接地
C 接高电平
D 悬空
4. TTL 与非门的关门电平是0.8V ，开门电平是2V ，当其输入低电平为0.4V ，输入高电平
为3.2V 时，其低电平噪声容限为( C )
A 1.2V
B 1.2V
C 0.4V
D 1.5V
5. 逻辑函数ACDEF C AB A Y +++=的最简与或式为（ B ）
A ．C A Y += B.
B A Y += C. AD Y = D. AB Y =
6. 在什么情况下，“与非”运算的结果是逻辑0。
（ D ）
A ．全部输入是0 B. 任一个输入是0 C. 仅一个输入是0 D. 全部输入是1
7. 组合逻辑电路（ D ）。
A 一定是用逻辑门构成的
B 一定不是用逻辑门构成的
C 一定是用集成逻辑门构成的
D A 与B 均可
8. 已知逻辑函数的真值表如下，其表达式是（ C ）。
数字电路复习题(含答案)
、一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为 1 、 0两个；写出从（000）2依次加1的所有3位二进制数： 000、001、010、011、100、101、110、111 。
2．13=（1101）2；（5A）16=（1011010）2；（）2=（8C）16。
完成二进制加法（1011）2+1=（1100）23．写出下列公式：= 1 ；= B ；= A+B ；=BA 。
.4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL、CMOS电路中，工作电压为5V的是 TTL ；要特别注意防静电的是 CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是 8 条。
6．输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1 、 0 、高阻态三种状态。
7．施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。
8．下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当RD =1时，QQ1Q2Q3= 0000 ，当RD =0，DI=1，当第二个CP脉冲到来后，QQ1Q2Q3= 0100 。
?1D'FF01DC1FF01DC1FF0&C1FF0R D R D R D R DQ3%Q1Q0D IR DCP(图一)1．和二进制数等值的十六进制数是( B )A ．16B ． 16C ． 16D ． 162．和逻辑式B A C B AC ++相等的式子是( A )A ．AC+BB ． BC C ．BD ．BC A +—3．32位输入的二进制编码器，其输出端有( D )位。
A. 256B. 128C. 4D. 5 4．n 位触发器构成的扭环形计数器,其无关状态数为个( B )A ．2n -nB ．2n -2nC ．2nD ．2n -15．4个边沿JK 触发器,可以存储( A )位二进制数A ． 4B ．8C ．166．三极管作为开关时工作区域是( D )A ．饱和区+放大区B ．击穿区+截止区*C ．放大区+击穿区D ．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A ．基本RS 触发器B ．同步RS 触发器C ．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A ．定时B ．计数C ．整形1．八进制数 ) 8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。
电子技术基础科目数字电路部分训练加强题：填空题(含答案)02
训练加强题（二）填空题76、显示译码器的代表产品是段数字译码器。
77、在逻辑电路中，假定用1表示高电平，用0表示低电平，称为逻辑。
若用0表示高电平，用1表示低电平，称为逻辑。
78、异或门有数字电路中作为判断的门电路。
它的逻辑函数式可表示为。
79、微分电路能把矩形脉冲波变换成脉冲波，积分电路能把矩形脉冲波变换成脉冲波。
80、多谐振荡器是一种能输出矩形波的器，电路能在之间自行变换，没有状态，所以又称为。
81、单稳态触发器只有状态，在触发脉冲作用下，从状态转换到状态，经过一段时间后，电路又自动返回状态。
82、单稳态触发器在数字脉冲电路中，常用于脉冲的和、。
83、施密特有稳态，电路从翻转，然后再从翻转到，两次翻转所需的是不同的。
84、施密特触发器两次触发电平的差值称为，这种特性叫做。
它的应用广泛，主要有、、和组成等。
85、化简逻辑函数就是使逻辑函数的与或表达式中所含的为最少。
逻辑函数的常用的化简方法有法和法。
86、公式法化简常用的有法、法、法、法。
87、组合逻辑电路不具有功能，它的输出直接由电路的所决定，与输入信号作用前的无关。
88、常用的逻辑部件有、、和。
89、组合逻辑电路的一般分析方法和步骤为：(1)由逻辑电路图写出；(2) 。
(3)列，然后分析。
90、组合逻辑电路的设计方法和步骤为：(1)根据实际问题的逻辑功能，列出 ；(2)写出 ；(3)化简逻辑函数表达式，然后根据表达式 。
91、译码是 的逆过程，它将 转换成 。
译码器主要有 和 两大类。
92、译码显示器主要由 、 和 三部分组成。
译码显示器的功能是将输入的 译成对应的输出信号，用以去驱动显示器，显示出 。
93、主从R-S 触发器的工作特点是：在 接收输入信号，在 翻转。
94、同步式触发器的状态会随输入信号的改变而多次翻转，这种现象称为 ，为防止这种现象的发生，可采用 触发器或 触发器。
95、T 触发器可以看成是JK 触发器的输入端为 时的应用特例。
安徽大学数字电路试卷与答案
安徽大学2017—2018学年第 2学期《 脉冲与数字电路 》考试试卷（B 卷）（闭卷 时间120分钟）一、单项选择题（每小题2分，共20分）1. 十进制数53转换成八进制数应为（ B ）。
A. 64B.65C. 66D. 110101 2. 逻辑函数()F A A B =⊕⊕ =（ D ）。
A. AB B. A C. A B ⊕ D. B3. 函数F ABC ABCD =+的反函数为（ C ）。
A. ()()F A B C A B C D =+++++B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++ 4.在图1所示的T T L 电路中，输出应为（ ）。
A . F ＝0 B. F ＝1 C. F ＝A D. F ＝A图15. 将F ABC A CD CD =++展开成最小项表达式应为（ A ）。
A.(0,3,4,7,8,12,14,15)m ∑ B. (0,3,4,7,8,12,13,15)m ∑ C. (0,2,4,7,8,12,14,15)m ∑ D. (0,3,4,7,8,11,14,15)m ∑6. 用异或门实现反相功能，多余输入端应接（ B ）。
A. 地B. 高电平C. 低电平D. 以上都不正确题 号 一 二 三 四 总分 得 分阅卷人院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------得分第 2 页 共 6 页7. 同C B A +相等的逻辑函数表达式是（ D ）。
(2021年整理)数电1-10章自测题及答案(2)
（完整）数电1-10章自测题及答案(2)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（（完整）数电1-10章自测题及答案(2)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为（完整）数电1-10章自测题及答案(2)的全部内容。
第一章绪论一、填空题1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路.2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码,其计数的基数是2，加法运算的进位规则为逢二进一.4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和,二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1.7、十进制数25的二进制数是11001,其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是：补码=反码+1.9、二进制数+1100101的原码为01100101，反码为01100101,补码为01100101。
-1100101的原码为11100101,反码为10011010,补码为10011011。
10、负数-35的二进制数是—100011，反码是1011100,补码是1011101。
二、判断题1、二进制数有0～9是个数码，进位关系为逢十进一。
（）2、格雷码为无权码，8421BCD码为有权码。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
数字电路练习题及答案
数字电路练习题及答案选择题：1．下列四个数中，与十进制数10不相等的是A、16B、2C、8421BCDD、82．N个变量可以构成多少个最小项A、NB、2NC、2ND、2N-13．下列功能不是二极管的常用功能的是A、检波B、开关C、放大D、整流4．.将十进制数10转换成八进制数是A、20B、22C、21D、235．译码器的输入地址线为4根，那么输出线为多少根A、B、12C、16D、206．能把正弦信号转换成矩形脉冲信号的电路是A、多谐振荡器B、D/A转换器C、JK触发器D、施密特触发器7．三变量函数F?A,B,C??A?BC的最小项表示中不含下列哪项A、m2B、 m5C、m3D、 m78．用PROM来实现组合逻辑电路，他的可编程阵列是 A、与阵列 B、或阵列C、与阵列和或阵列都可以D、以上说法都不对9．A/D转换器中，转换速度最高的为转换A、并联比较型B、逐次逼近型C、双积分型D、计数型10．关于PAL器件与或阵列说法正确的是A、只有与阵列可编程B、都是可编程的C、只有或阵列可编程D、都是不可编程的11. 当三态门输出高阻状态时，输出电阻为A、无穷大B、约100欧姆C、无穷小D、约10欧姆12为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率A、fs≥C、fs≥2fImax fImax fImax的关系是 fImaxB、fs≤D、fs≤2fImax13. 下列说法不正确的是A．集电极开路的门称为OC门B．三态门输出端有可能出现三种状态C．OC门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输14. 以下错误的是A．数字比较器可以比较数字大小B．实现两个一位二进制数相加的电路叫全加器C．实现两个一位二进制数和来自低位的进位相加的电路叫全加器D．编码器可分为普通全加器和优先编码器15. 下列描述不正确的是A．触发器具有两种状态，当Q=1时触发器处于1态 B．时序电路必然存在状态循环C．异步时序电路的响应速度要比同步时序电路的响应速度慢D．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象16．离散的，不连续的信号，称为。
10套数字电路复习题(带完整答案)
10套数字电路复习题（带完整答案）Madeby遇见第一套一．选择题（18分）1．以下式子中不正确的是（）a．1A＝Ab．A＋A=Ac．ABABd．1＋A＝1 2．已知YABBAB下列结果中正确的是（）a．Y＝Ab．Y＝Bc．Y＝A＋Bd．YAB3．TTL反相器输入为低电平时其静态输入电流为（）a．－3mAb．＋5mAc．－1mAd．－7mA4．下列说法不正确的是（）a．集电极开路的门称为OC门b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c．OC门输出端直接连接可以实现正逻辑的线或运算d利用三态门电路可实现双向传输5．以下错误的是（）a．数字比较器可以比较数字大小b．实现两个一位二进制数相加的电路叫全加器c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d．编码器可分为普通全加器和优先编码器6．下列描述不正确的是（）a．触发器具有两种状态，当Q=1时触发器处于1态b．时序电路必然存在状态循环c．异步时序电路的响应速度要比同步时序电路的响应速度慢d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）a．“110”b．“100”c．“010”d．“000”8、下列描述不正确的是（）a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b．寄存器只能存储小量数据，存储器可存储大量数据。
c．主从JK触发器主触发器具有一次翻转性d．上面描述至少有一个不正确9．下列描述不正确的是（）a．EEPROM具有数据长期保存的功能且比EPROM使用方便b．集成二—十进制计数器和集成二进制计数器均可方便扩展。
c．将移位寄存器首尾相连可构成环形计数器d．上面描述至少有一个不正确二．判断题（10分）1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）2．三态门输出为高阻时，其输出线上电压为高电平（）3．超前进位加法器比串行进位加法器速度慢（）4．译码器哪个输出信号有效取决于译码器的地址输入信号（）5．五进制计数器的有效状态为五个（）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
数字电路试卷答案
数字电路试卷答案【篇一：数字电路试题及答案】>二、单项选择题（本大题共10小题，每小题2分，共20分）１、十六进制数（8f）16对应的十进制数是（c）Ａ、141 Ｂ、142 Ｃ、143 Ｄ、1442、逻辑函数l（a，b，c）=（a+b）（b+c）（a+c）的最简与或表达式为（ d ）a、（a+c）b+acb、 ab+（b+a）cc、 a（b+c）+bcd、 ab+bc+ac3、与非门输出为低电平时，需满足（ d ）a、只要有一个输入端为低电平b、只要有一个输入端为高电平c、所有输入端都是低电平d、所有输入端都是高电平4、能够实现“线与”功能的门电路是（d ）a、与非门Ｂ、或非门Ｃ、三态输出门Ｄ、集电极开路门5、由与非门构成的基本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，则输入信号应为（ a Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１6、要使Ｔ触发器Ｑn+1＝Ｑn ,则（b）Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n7、对于jk触发器，要使qn+1=qn，则（b）a、j=k=1b、j=k=0c、j=1，k=0d、j=0，k=18、为实现d触发器转换成t触发器，题图所示的虚线框内应是。
（c）a、与非门b、异或门c、同或门d、或非门9、十六个数据输入端的数据选择器必有地址输入端的个数为（d）a、1b、2c、3d、410、一个4位二进制计数器的最大模数是（c）a、4b、8c、16d、32）三、简答题（本大题共2小题，每小题5分，共10分）1、数字电路从整体上看可分为几大类？答：(1)、按集成度分，有小、中、大、超大、甚大规模；（3分）(2)、按结构工艺分，有ttl、cmos集成电路。
（2分）2、最简与－或表达式的标准是什么？答：（1）、包含的与项最少；（3分）（2）、每个与项中变量的个数最少。
（2分）四、分析计算题（本大题共6小题，每小题10分，共60分）1、逻辑电路的输入变量a、b和输出函数f的波形如题3-1图所示，试列出真值表，写出逻辑函数f的逻辑表达式，并画逻辑图。
数电期末模拟题及答案
0 1 A =1 A=1A=0A=0 数字电子技术模拟题一一、单项选择题2×10分1．下列等式成立的是A 、 A ⊕1=AB 、 A ⊙0=AC 、A+AB=AD 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是A 、F=∑m1,3,4,7,12B 、F=∑m0,4,7,12C 、F=∑m0,4,7,5,6,8,9,10,12,13,14,15D 、F=∑m1,2,3,5,6,8,9,10,11,13,14,15 3．属于时序逻辑电路的是 ;A 、寄存器B 、ROMC 、加法器D 、编码器 4．同步时序电路和异步时序电路比较,其差异在于后者A 、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关,与输入无关5．将容量为256×4的RAM 扩展成1K ×8的RAM,需 片256×4的RAM;A 、 16B 、2C 、4D 、86．在下图所示电路中,能完成01=+n Q 逻辑功能的电路有 ;A 、B 、C 、D 、7．函数F=A C+AB+B C ,无冒险的组合为 ;A 、 B=C=1B 、 A=0,B=0C 、 A=1,C=0D 、 B=C=O 8．存储器RAM 在运行时具有 ;A 、读功能B 、写功能C 、读/写功能D 、 无读/写功能9．触发器的状态转换图如下,则它是：A 、T 触发器B 、RS 触发器C 、JK 触发器D 、D 触发器10．将三角波变换为矩形波,需选用 A 、多谐振荡器 B 、施密特触发器C 、双稳态触发器D 、单稳态触发器二、判断题1×10分1、在二进制与十六进制的转换中,有下列关系：B =9DF1H2、8421码和8421BCD 码都是四位二进制代码;3、二进制数1001和二进制代码1001都表示十进制数9;4、TTL 与非门输入采用多发射极三极管,其目的是提高电路的开关速度;5、OC 与非门的输出端可以并联运行,实现“线与”关系,即L=L 1+L 26、CMOS 门电路中输入端悬空作逻辑0使用;7、数字电路中最基本的运算电路是加法器;8、要改变触发器的状态,必须有CP 脉冲的配合;9、容量为256×4的存储器,每字4位,共计256字,1024个存储单元; 10、自激多谐振荡器不需外加触发信号,就能自动的输出矩形脉冲;BA D C A BD C DB B A F ++++=）（三、分析计算题7×6分1、如果∑=)9,8,6,4,3,2(),,,(m D C B A F 的最简与或表达式为C BD B A F ++=是否存在约束条件如果存在,试指出约束条件;2、下图为双4选1数据选择器构成的组合逻辑电路,输入量为A 、B 、C,输出逻辑函数为F1,F2,试写出F1、F2,逻辑表达式;3、用一片74138译码器和门电路实现全加器,写出真值表,画出电路图;4、分析下图所示电路的逻辑功能,并将结果填入下表;5、电路如下图所示,设起始状态Q 2Q 1=00,问经过系统时钟信号3个CP 脉冲作用后,Q 2Q 1处于什么状态并画出Q 2Q 1的波形; 6、图示电路是PAL 的一种极性可编程输出结构,若要求Y A B ABC =⊕⊕,试用符号“×”对该电路矩阵进行恰当的编程;四、设计题共2小题,1小题12分,2小题8分,共20分1、 试用正边沿D 触发器和门器件设计一个状态转换如0→2→4→1→3的模5同步计数器;并检查电路的自启动能力;2、用两片74LS290异步十进制计数器芯片设计一个60进制计数器的电路,画出电路连接图;附：74LS290集成芯片功能表CP R 01 R 02 R 91R 92功能 × 1 1任一为0 清0Q D Q C Q B Q A =0000× 任 意 1 1置9Q D Q C Q B Q A =1001↓任一为0任一为0计数五、综合题8分试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器,序列信号为左位在先,画出电路连线图;附74LS161四位同步二进制加法计数器芯片功能表;数字电子技术模拟题二一、单项选择题2×10分1．在下列数据中,数值最小的是A 、 59HB 、 130OC 、1010111B8421BCD 2．函数 的标准与或表达式是A 、F=∑m0,1,3,4,7,11,13,15B 、 F=∑m0,1,6,7,8,9,10,11C 、F=∑m0,1,6,7,12,13,14,15D 、F=∑m0,1,4,7,12,13,14,15 3．典型的五管TTL 与非门,输入端采用多发射极三极管是为了：A 、放大输入信号B 、实现或逻辑C 、提高带负载能力D 、提高工作速度4．电路由TTL 门电路组成,F 的逻辑表达式是 ;A 、B AC B C F ⊕+= B 、 B A C B C F ⊕+= C 、 B A C B C F ⊕+=D 、B A C CB F ⊕+=5．为实现“线与”的逻辑功能,应选用：A 、与门B 、与非门C 、传输门D 、集电极开路门 6．下列哪类触发器有一次变化现象 ;A 、同步RS 触发器B 、主从JK 触发器C 、边沿JK 触发器D 、边沿D 触发器7．集成十进制加法计数器初态为Q 3Q 2Q 1Q 0=1001,经过5个CP 脉冲后,计数器状态为A 、0000B 、0100C 、0101D 、1110 ８．下面说法错误的是A 、RAM 分为静态RAM 和动态RAMB 、RAM 指在存储器中任意指定的位置读写信息C 、译码电路采用CMOS 或非门组成9．用容量为16K ×8位存储芯片构成容量为64K ×8位的存储系统,需 片16K×8位存储芯片,需 根地址线, 根数据线;A 、 4,16,8B 、4,14,8C 、2,16,8D 、2,14,16 10．集成单稳态触发器的暂稳态维持时间取决于 ;A 、 R 、C 元件参数B 、 所用门电路的传输延迟时间C 、 触发脉冲持续的时间D 、 器件本身的参数二、判断题1×10分1、8421码和8421BCD 码都是四位二进制代码;2、二进制数代码1000和二进制代码1001都可以表示十进制数8;3、保险库有一把锁,A 、B 两名经理各有一把钥匙,必须两名经理同时在才能开锁; 用F 表示打开保险库锁的状态,F 的逻辑表达式为：B A F+=4、TSL 门输出有三种状态;5、TG 门只用于数字信号的传输;6、CMOS 门电路中输入端悬空作逻辑0使用;7、要改变触发器的状态,必须有CP 脉冲的配合;8、掩膜R O M 只能改写有限次;9、将三角波变换为矩形波,需选用施密特触发器; 10、矩形脉冲只能通过自激振荡产生;三、分析计算题1-5小题每题8分,6小题10分,共50分1、 电路如图所示： 1、按图直接写出Y 的表达式2、根据反演规则写出Y 的反函数Y3、根据对偶规则写出Y 的对偶式'Y4、写出Y 的最简与或表达式2、 组合逻辑电路输入X 、Y 、Z 输出L波形如图所示,分析该电路的逻辑功能; 并用最少的两输入与非门实现无反变量输入 3、已知某触发器的状态转换图,写出此触发器的特性方程,并用D 和JK 触发器实现它;4、电路由JK 触发器及与非门构成,试写出特性方程、驱动方程和状态方程;该电路若在K 输入处以置0代替Q n ,则电路功能是否会改变A=15、图示电路是PAL 的一种极性可编程输出结构,若要求)+=C B A BC A Y (⊕,试用符号“×”对该电路矩阵进行恰当的编程;6、由集成四位比较器74LS85和集成计数器74LS161构成一个定时电路如图所示,Z 是信号输出端;比较器A 3A 2A 1A 0预置为1001,计数器的数据输入端DCBA 预置为0010,试问： （1） 当 Z 接在LD 端时R D 置1,一个Z 脉冲周期内包含多少个时钟脉冲CP （2） 当 Z 接在R D 端时LD 置1,一个Z 脉冲周期内又包含多少个时钟脉冲CP 简单写出分析过程四、设计题10×2分2、 试用正边沿JK 触发器和门器件设计一个模可变同步减计数器;当X=0时M=3；当X=1时,M=4;检查电路的自启动能力;2、用两片74LS290异步二-五-十进制加计数器芯片设计一个54进制加计数器,画出电路连接图;一、选择题2×10分1、F=AB+CD 的真值表中,F=1的状态有：a 、2个b 、4个c 、6个d 、8个 2、在系列逻辑运算中,错误的是：a 、 若A=B,则AB=Ab 、若1+A=B,则1+A+AB=Bc 、 A+B=B+C,则A=Cd 、都正确 3、双输入CMOS 与非门如右图,输出Z 为：a 、Z=Ab 、Z=Ac 、Z=0d 、Z=1 4、欲使一路数据分配到多路装置应选用带使能端的：a 、编码器b 、译码器c 、选择器d 、比较器 5、JK 触发器在CP 脉冲作用下,欲使Q n+1=1,则必须使：a 、J=1,K=0b 、J=0,K=0c 、J=0,K=1d 、J=1,K=16、触发器的状态转换图如下,则它是：a 、 RS 触发器b 、D 触发器c 、JK 触发器d 、T 触发器 7、将三角波变换为矩形波,需选用：a 、施密特触发器b 、多谐振荡器A Z10k＆c 、双稳态触发器d 、单稳态触发器 8、 如 图 所 示 时 序 逻 辑 电 路 为 ;a 、 移位 寄 存 器b 、 同步 二 进 制 加 法 计 数 器c 、 异 步 二 进 制 减 法 计 数 器c 、 异 步 二 进 制 加 法 计 数 器9、 逻 辑 电 路 如 图 所 示, 当 A=“0”,B=“1” 时,C 脉冲 来 到 后 D 触 发 器 ;a 、置“0”b 、保 持 原 状 态c 、置“1”d 、具 有 计 数 功 能10、 如图所示逻辑电路为 ;a 、 同步二进制加法计数器b 、 异步二进制加法计数器c 、 同步二进制减法计数器d 、 异步二进制减法计数器二、判断题2×10分1、在二进制与十六进制的转换中,有下列关系：B =9DF1H2、8421码和8421BCD 码都是四位二进制代码;3、二进制数1001和二进制代码1001都表示十进制数9;4、TTL 与非门输入采用多发射极三极管,其目的是提高电路的抗干扰能力;5、OC 与非门的输出端可以并联运行,实现“线与”关系,即L=L1+L26、在具有三组与输入端的与或非门中,当只使用其中的两组与输入端时,余下的一组与输入端应接高电平;7、数字电路中最基本的运算电路是加法器; 8、要改变触发器的状态,必须有CP 脉冲的配合;9、容量为256×4的存储器,每字4位,共计256字,1024个存储单元; 10、自激多谐振荡器不需外加触发信号,就能自动的输出矩形脉冲;三、化简逻辑函数12分1、 6分用公式法：C AB C B BC A AC L +++=2、 6分用卡诺图法：D AB C B A ABD D C B B A L ++++=四、组合逻辑电路18分1、设有一组合逻辑部件,不知内部结构,测得其输入波形A,B,C 与输出波形L 如图所示,1试列写出真值表；2写出逻辑表达式；3画出由74138译码器构成逻辑图;本大题10分2、下图为双4选1数据选择器构成的组合逻辑电路,输入量为A 、B 、C,输出逻辑函数为F1,F2,D 0R DC1Q 1试写出F1,F2,逻辑表达式;8分五、时序逻辑电路20分1.8分设负边沿JK 触发器的初始状态为0,CP 、J 、K 信号如图所示,试画出Q 端的波形;2、12分逻辑电路如图所示,1. 写出时钟方程,2. 写出驱动方程,3. 求解状态方程,4. 列写状态表,5. 已知C 脉冲波形,画出输出Q 0,Q 1的波形,判断该计数器是加法还是减法是异步还是同步设Q 0,Q 1的初始状态均为“00”;12分六、 综合题设计10分四位二进制计数器74161的功能表和逻辑符号如下图所示;1、 试说明该器件的各引脚的作用;2、 分别用清零法和置数法和适当的逻辑门构造9进制计数器;数字电子技术模拟题一解答及评分标准一、单项选择题2×10分1、C2、D3、A4、B5、D6、B7、D8、C9、A 10、B评分标准：每题2分,做对一个2分,错误不给分;二、判断题1×10分1、√2、×3、×4、√5、×6、×7、√8、×9、√ 10、√评分标准：每题1分,做对一个1分,错误不给分;三、分析计算题7×6分1、∑=)9,8,6,4,3,2(),,,(m D C B A F ,∑=++=)15,14,13,12,11,10,9,8,6,4,3,2(1m C B D B A F ,3分要使,1F F =则F 中含有无关项1分,无关项为：∑)15,14,13,12,11,10(d 3分;2、解答如下：ACBC AB F ABC C B A C B A C B A F ++=+++=21写对一个分3、全加器真值表列出见右图3分电路连对4分,其中使能端接对分每个分,信号输入端接对分,输出接对2分每个1分;4、Y 的表达式如下：写出三态门输出1分,真值表一个分,共6分;5、输出波形图中两个T 触发器由于信号T =,都是T ′触发器;只要受到时钟脉冲信号的触发,触发器就翻转;但是第二个触发器的时钟脉冲信号应为CP 2=1Q +CP,只有当1Q 1=0时,第二个触发器才会随着CP 脉冲由0→1,得到上升沿触发而改变状态;画出的Q 1Q 2波形如上图b 所示;分析2分从工作波形图可知,经过系统时钟脉冲信号3个CP 脉冲作用后,Q 2Q 1处于11状态;1分,波形画对4分;6、方案之一：Y A B ABC AB AB ABC =⊕⊕=+⊕()4分,编程画对3分;四、设计题共2小题,1小题12分,2小题8分,共20分1、解：设计步骤如下：1确定触发器个数K ;K =3,因为状态数N =5,符合2K -1<N <2K;电路状态用Q 3Q 2Q 1表示;1分2列状态转换真值表;根据D 触发器的次态方程D Qn =+1,列状态转换真值表,如下表表示;3分,各个量填对计分;状态转换真值表321图,然后通过卡诺图化简得到激励输入方程;D 3、D 2、D 1的卡诺图如下图所示;经过卡诺图化简得到激励输入方程如下： 驱动方程一个1分,共计3分;4画电路图;由激励输入方程组,可画电路图如下图所示;3分5检查能否自启动;首先将非工作状态101,110,111分别代入激励方程D 3、D 2、D 1中,然后根据D 触发器次态方程DQ n =+1,可知所有的非工作状态都能进入工作状态,即101→001；110→101→001；111→001;因此电路可以自启动;1分6画完整状态转换图如下图所示;1分 2、连接电路如图所示：评分标准：清零端接对各2分,共4分；置位端接对各1分,共2分,CP B 接对各分,共1分,高位CP A 接对1分;五、综合题8分解：由于序列信号的长度N =8,因此首先要将74LS161作为一个模8计数器使用;1分当74LS161芯片的输入端P 、T 、T C 、D L 都接高电平“1”时,芯片就是一个模16计数器,Q D Q C Q B Q A 的状态号从0、1、2直至15;如果不使用输出端Q D ,则Q C Q B Q A 的状态号从0、1、2直至7;在这种情况下,芯片就可当作模8计数器使用;2分设8选1数据选择器的地址信号输入端从高到低为C 、B 、A ,而74LS161芯片的4个数据输出端从高到低为Q D 、Q C 、Q B 、Q A ;只需将Q A 接A ,Q B 接B ,Q C 接C ,2分数据选择器的8个数据输入端X 0至X 7分别接1、1、0、0、1、1、0、1就可以实现设计目的;2分电路图如下图所示,图中F 为序列信号输出端;图中D 、C 、B 、A 接地,是为了避免干扰信号进入;1分序列信号发生器电路图数字电子技术模拟题二参考答案及评分标准一、单项选择题2×10分1．C 2．D 3．D 4．C 5．D 6．B7．B8．C9．A10;A评分标准：答对1个记2分,答错不得分;二、判断题1×10分1．ⅹ 2．√ 3．ⅹ 4．√ 5．√ 6．ⅹ 7．ⅹ 8．ⅹ 9．√ 10;ⅹ 评分标准：答对1个记1分,答错不得分;三、分析计算题1-5小题每题8分,6小题10分,共50分1、1C B D A Y +•⊕=)( 3分 2C B D A D A Y +++=))(( 1分 3C B D A D A Y +++='))(( 1分 4C B D A AD Y +++= 3分 评分标准如上,若方法不同,按结论酌情给分;2、8分1表达式：Z Y X m m m m L ⊕⊕=+++=7421 4分逻辑功能：判奇电路 2分 电路图：2分若方法不同,按结论酌情给分; 3、8分1状态真植表：4分 2 特性方程： 1分 3JK 触发器的特性方程：PH K HP J =⊕=∴ 1分4D 触发器的特性方程：D Qn =+1)(H P Q P D n⊕+=∴ 1分图1分若方法不同,按结论酌情给分; 4、8分JK 触发器的特性方程：nn n Q K Q J Q +=+1 2分 驱动方程：n nQ K Q J == 2分状态方程：01=+=+n n n n n Q Q Q Q Q 2分若n n Q Q K ==+1,0 1分电路功能会改变; 1分 若方法不同,按结论酌情给分; 5、8分评分标准：第1行编程 3分； 第2行编程 3分第3、4行编程 1分； 第5行编程 1分若方法不同,按结论酌情给分; 6、10分（1） 一个Z 脉冲周期内包含8个时钟脉冲CP; 5分 （2） 一个Z 脉冲周期内又包含9个时钟脉冲CP; 5分若方法不同,按结论酌情给分;四、设计题10×2分1、设计题10分1状态表：6分 2表达式 2分 3检查自启动能力：当11,001==nn Q Q X 时,下一个状态为11,所以电路有自启动能力; 1分 4电路图 1分若方法不同,按结论酌情给分;2、设计题10分按上面连线正确的得满分;若方法不同,按结论酌情给分; 具体给分步骤如下：连成100进制得8分,控制信号得2分;数字电子技术模拟题三参考答案一、 选择题20分1、c ；2、c ；3、d ；4、b ；5、a ；6、b ；7、a ；8、a ；9、d ；10、b二、 判断题20分1、；2、；3、；4、；5、；6、；7、；8、；9、；10、; 三、1、6分L=ABC2、6分D B C B A L ++=四、1、10分2、8分ACBCABFABCCBACBACBAF++=+++=21五、1.8分2. 12分1CP0=C,下降沿触发CP1=Q0n下降沿触发21,1,11====KJKQJ n3时触发翻转）到从触发）（外加触发沿的下降沿1(1111QQQQQnnnn==++状态表波形图功能：4位二进制异步加法计数器六、10分1. R D为清零端,异步清零；L D为置数控制端,同步置数；A、B、C、D为置数输入端,A为低位,D为高位；Q A、Q B、Q C、Q D为输出端,Q A为低位、Q D为高位；RCO为输出使能控制端;2、。
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16 （56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
数字电路试题及答案 (2)
枣庄学院2011——2012学年度第一学期《数字电路》考试试卷（B卷）（考试时间：150分钟考试方式：开卷）考试内容1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分）1）“0”的补码只有一种形式。
（）2）卡诺图中，两个相邻的最小项至少有一个变量互反。
（）3）用或非门可以实现3种基本的逻辑运算。
（）4）三极管饱和越深，关断时间越短。
（）5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。
（）6）多个三态门电路的输出可以直接并接，实现逻辑与。
（）7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。
（）8）采用奇偶校验电路可以发现代码传送过程中的所有错误。
（）9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。
（）10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。
（）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。
共10分）1．不能将减法运算转换为加法运算。
（）A．原码B．反码C．补码2．小数“0”的反码可以写为。
（）A．0.0...0 B．1.0...0 C．0.1...1 D．1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。
（）A．F=G B．F’＝G C．F’＝G D．F＝G⊕14．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。
（ ）A ．J ＝K ＝0B ．J ＝K ＝1C ．J ＝1，K ＝0D ．J ＝0，K ＝15．设计一个同步10进制计数器，需要触发器。
（ ） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。
（10分）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。
数字电路试卷及答案
数字电路试卷及答案(一)一、填空题(每空1分，共5分)1、CMOS与非门的未用输入端应连接到逻辑( 1 )电平或者输入信号连接端上。
2、DAC的功能是将( 数字)输入成正比地转换成模拟输出。
4 EPROM可存储一个( 9 )输入4输出的真值表。
⨯3、5124、74X163的RCO输出有效条件是：仅当使能信号( ENT )有效，并且计数器的状态是15。
5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101 )2、二、单项选择题：从以下题目中选择唯一正确的答案。
(每题2分，共10分)1、八路数据分配器的地址输入端有( B )个。
A、 2B、3C、 4D、 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。
A、表达式B、逻辑图C、真值表D、波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( B )。
A、状态数目更多B、状态数目更少C、触发器更多D、触发器更少4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为( D )。
A、 2B、3C、 4D、55、下列各逻辑函数式相等，其中无静态冒险现象的是( D )。
A、F=B’C’+AC+A’BB、F=A’C’+BC+AB’C、F=A’C’+BC+AB’+A’BD、F=B’C’+AC+A’B+BC+AB’+A’C’三、组合电路分析：(共10分)B=BC 最简和之积表达式。
(4分) 解：F+A'BC'+AB=1、求逻辑函数F(2)、已知逻辑函数F=W+XZ+XY，请写出与该函数对应的最小项列表表达式：F=ΣWXYZ( ) (3分)F=ΣWXYZ( 5，6，7，8，9，10，11，12，13，14，15 )数字电路试卷及答案(二)一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
数字电路试题及答案 (2)
枣庄学院2011——2012学年度第一学期《数字电路》考试试卷（B卷）（考试时间：150分钟考试方式：开卷）考试内容1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分）1）“0”的补码只有一种形式。
（）2）卡诺图中，两个相邻的最小项至少有一个变量互反。
（）3）用或非门可以实现3种基本的逻辑运算。
（）4）三极管饱和越深，关断时间越短。
（）5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。
（）6）多个三态门电路的输出可以直接并接，实现逻辑与。
（）7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。
（）8）采用奇偶校验电路可以发现代码传送过程中的所有错误。
（）9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。
（）10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。
（）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。
共10分）1．不能将减法运算转换为加法运算。
（）A．原码B．反码C．补码2．小数“0”的反码可以写为。
（）A．0.0...0 B．1.0...0 C．0.1...1 D．1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。
（）A．F=G B．F’＝G C．F’＝G D．F＝G⊕14．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。
（ ）A ．J ＝K ＝0B ．J ＝K ＝1C ．J ＝1，K ＝0D ．J ＝0，K ＝15．设计一个同步10进制计数器，需要触发器。
（ ） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。
（10分）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。
第二套脉冲与数字电路模拟试题及答案
数字电子技术（第2版）第二套一、单选题(每题1分)1. 下列数中,最大的数是（）。
A．( 65 ) 8 B．( 111010 ) 2 C．( 57 ) 10 D．( 3D ) 162.以下代码中为无权码的为（）。
A． 8421BCD码 B. 5421BCD码 C. 余3BCD码 D. 2421BCD码3. 已知逻辑函数，可以肯定Y = 0的是（）A．A = 0，BC = 1； B．BC = 1，D = 1； C．AB = 1，CD =0； D．C = 1，D = 0。
4. 已知逻辑函数的真值表如下，其表达式是（）A． B． C． D．图22025. 组合逻辑电路（ ）。
A 一定是用逻辑门构成的B 一定不是用逻辑门构成的C 一定是用集成逻辑门构成的D A与B均可6. 对TTL与非门多余输入端的处理，不能将它们( )。
A 与有用输入端并联B 接地C 接高电平D 悬空7. 下列逻辑函数中不相等的是（）。
A． B．C． D．8.数字信号的特点是（）A．在时间上和幅值上都是连续的。
B．在时间上是离散的，在幅值上是连续的。
C．在时间上是连续的，在幅值上是离散的。
D．在时间上和幅值上都是不连续的。
9. 一个用555定时器构成的单稳态触发器输出的脉冲宽度为( )。
A 0.7RCB 1.4RCC 1.1RCD 1.0RC10. 逻辑函数，其最简与或表达式为（ ）A． B. C. D.二、判断题(每题1分1. 适当提高施密特触发器的回差电压，可以提高它的抗干扰能力。
（）2. 555定时器可实现占空比可调的RC振荡器。
（）3. 逻辑函数的化简是为了使表达式简化而与硬件电路无关。
（）4. 表示逻辑函数的逻辑表达式与真值表是等价的。
( )5. 分析组合逻辑电路一定得写出逻辑表达式。
( )6. 逻辑函数已是最简与或表达式。
（）7. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（）8. 四个全加器可以组成一个串行进位的四位数加法器。
模拟电路面试题及答案
模拟电路面试题及答案【篇一：经典数字电路和模拟电路面试题】路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
電路設計可分類為同步電路和非同步電路設計。
同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。
由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而intel pentium 4處理器設計，也開始採用非同步電路設計。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
3、什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。
（线或则是下拉电阻）4、什么是setup 和holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛via 2003.11.06 上海笔试试题）setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
数字电路试题五套含答案
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16（56）10=（ ）8421BCD２、最基本的门电路是：、、。
３、有N 个变量组成的最小项有个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有字，字长_____位，地址线根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y=。
9、如图所示逻辑电路的输出Y=。
10、已知Y=D AC BC B A ++，则Y =，Ｙ／＝。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABD（２）(1,3,4,9,11,12,14,15)(5,6,7,13)Y=∑+∑m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPA B C D CrQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；C ：位输出端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
脉冲与数字电路试题 第二套
一、单选题(每题1分)
1. 下列数中,最大的数是 （ ）。
A ．( 65 ) 8 B ．( 111010 ) 2 C ．( 57 ) 10 D ．( 3D ) 16
2. 以下代码中为无权码的为（ ）。
A ． 8421BCD 码 B. 5421BCD 码 C. 余3BCD 码 D. 2421BCD 码
3. 已知逻辑函数 CD ABC Y +=，可以肯定Y = 0的是 （ ）
A ． A = 0，BC = 1；
B ． B
C = 1，
D = 1； C ． AB = 1，CD =0； D ． C = 1，D = 0。
4. 已知逻辑函数的真值表如下，其表达式是（ ）
A ． CD ABC Y +=
B ．AB
C Y = C ．C AB Y +=
D ．C AB Y +=
图2202
5. 组合逻辑电路（ ）。
A 一定是用逻辑门构成的
B 一定不是用逻辑门构成的
C 一定是用集成逻辑门构成的
D A 与B 均可
6. 对TTL 与非门多余输入端的处理，不能将它们( )。
A 与有用输入端并联 B 接地 C 接高电平 D 悬空
7. 下列逻辑函数中不相等的是（ ）。
A ． CD ABC Y
+= B ．ABC Y =
C ．C AB Y +=
D ．C AB Y
+=
8. 数字信号的特点是（ ）
A ．在时间上和幅值上都是连续的。
B ．在时间上是离散的，在幅值上是连续的。
C ．在时间上是连续的，在幅值上是离散的。
D ．在时间上和幅值上都是不连续的。
9. 一个用555定时器构成的单稳态触发器输出的脉冲宽度为( )。
A 0.7RC
B 1.4R
C C 1.1RC
D 1.0RC
10. 逻辑函数∑=
)7,5,3,1(),,(m C B A Y ，其最简与或表达式为（ ）
A ．
B A Y += B.
C A Y += C. C B Y += D. C Y =
二、判断题(每题1分)
1. 适当提高施密特触发器的回差电压，可以提高它的抗干扰能力。
（ ）
2. 555定时器可实现占空比可调的RC 振荡器。
（ ）
3. 逻辑函数的化简是为了使表达式简化而与硬件电路无关。
（ ）
4. 表示逻辑函数的逻辑表达式与真值表是等价的。
( )
5. 分析组合逻辑电路一定得写出逻辑表达式。
( )
6. 逻辑函数C B C B B A B A Y +++= 已是最简与或表达式。
（ ）
7. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（ ）
8. 四个全加器可以组成一个串行进位的四位数加法器。
（ ）
9. 逻辑函数表达式的化简结果是唯一的。
（ ）
10. 四线--十线译码器的地址输入代码一定有六组伪码。
( )
三、填空题(每题1分)
1. 如图2205所示中的CD = ( ) 时，则
图2205
2. 由于信号的（ ）不同而产生干扰脉冲(毛刺)的现象称为（ ）。
3. 逻辑函数的常用表示方法有 （ ） 、 （ ） 、 （ ） 、 （ ） ；其中 （ ） 和 （ ） 具有唯一性。
4. 函数11111⊕⊕⊕⊕=F = （ ）。
5. 驱动七段数码管的译码器（CC14547）有（ ）个数据输出端。
6. 一个4位的环形计数器有（ ）个状态。
7. 脉冲波形的主要参数有 （ ） ，脉冲幅度，脉冲宽度，上升沿时间，下降沿时间， 占空比；其中影响数字电路工作速度的主要参数是 （ ） 和 （ ） 。
8. 一个模为24的计数器，能够记录到的最大计数值是 （ ）。
9. 利用 （ ）和 （ ）可以改变集成计数器的计数长度。
10. 可用作多路数据分时传输的逻辑门是 ( ) 门。
四、计算分析题(每题10分)
1. 将逻辑函数CD D AC ABC C A Y +++=化为最简与或表达式
2. 试用74138和逻辑门设计一组合电路，该电路输入X 和输出Y 均为三位二进制数。
二者之间的关系为：
2≤X≤5时，Y=X+2 X ＜2时， Y=1 X ＞5时， Y=0
3. 基于74LS162的同步置数功能设计一个9进制计数器。
74LS162功能表
输 入
输 出
C D D A C A B C C A Y +++= LD T CT P CT CP 3D 2D 1D 0D 3Q 2Q 1Q 0Q
CO
0 × × × ↑ × × × × 00
0 10××↑3
d 2
d 1
d 0d 3
d 2d 1d 0d
1111↑×××× 计数 110×××××× 保持 1
1
×
×
×
×
×
×
保持
4. 分析如图7306电路，说明功能。
图7306
输 入
输 出
5. 用代数法化简逻辑函数： C AB C B BC A AC Y +++=
6. 用卡诺图化简逻辑函数C AB C B BC A AC Y +++=
7. 用卡诺图化简C AB C B BC A AC Y +++=
图2516
由卡诺图得最简逻辑表达式为: ABC D B A D B F ++=。