讲 组合逻辑电路3o

总结:用集成芯片实现组合逻辑函数的方法： 一、用二进制数据选择器
74HC153四选一：
Y1 D0 A1A0 D1A1A0 D2 A1A0 D3A1A0
VCC D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9
74LS151
12345678
74LS151八选一：D3 D2 D1 D0 Y Y S 地
S
D0
10 A3 A2 A1 A0 0 7
四片 8 选 1（74151） 32 选 1 数据选择器 74LS139 双 2 线 - 4 线译码器
Y
&源自文库
D0DD180624DDDD172531
禁使禁止能止 Y3
…74151 (4)
D7
D0 A2 A1 A0 EN
使禁禁能止止 Y2
…74151 (3)
1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251
引 VCC D4 D5 D6 D7 A0 A1 A2
功
脚 16 15 14 13 12 11 10 9
能
排
示
列
74LS151
意
图 12345678
图
Y D0 01234567 Y D101234567
MUX 使禁能止
D7
D0 A2 A1 A0 EN
禁使禁止能止 Y1
74151 (2)
… D7
D0 A2 A1 A0 EN
禁使禁止能止 Y0
D7 …7D401A521A(11A)0 EN
D31 …D24
S4 D23 …D16
S3 D15 …D8
S2 D7 …D0
S1
10
10
10
10
回顾译码器功能：
– 当使能端S’为1时，译码器不工作， 输出全部为1。
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0 函
Y1 D A1A0
数
Y2 D A1 A0 Y3 D A1A0
式
Y0 Y1 Y2 Y3
&&&&
D
1
1
逻辑图
A1
A1
二、集成数据分配器
回顾功能
用 3 线-8 线译码器可实现 1 路-8 路数据分配器
数据输出
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
Y 0 ~ Y 7 — 数据输出（D）
S2 、S3 — 使能控制端
– 当使能端S’为0时，译码器工作，输 出由地址端决定，输出为0。
1/2 74LS139
S A4 A3 10 011 101
A2 A1 A0 0 7
3.4.2 数据分配器 ( Data Demultiplexer )
将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
一、4 选 1 数据选择器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
m0D0 m1D1 m2D2 m3D3
4. 逻辑图
Y = D0123
1
≥1
&
……
D3 D2 D1 D0 Y Y S 地
D7
D0 A2 A1 A0 S
╳01 ╳01 ╳01 01
S — 选通控制端
当AS21A时0 —，地选址择端器被禁止 Y 0 Y 1
当 SD70D时0 —，数选据择输器入被端选中（使能）
YY、DY 0—A2数A1据A0输出D端1 A2 A1 A0 D7 A2 A1 A0
01 A1 1
01 A0 1
D0 D1 D2 D3
!数据选择器(74HC153) 0
0
工作原理
1
“双四选一”芯片，分析其中的一个 “四选一”
Y1 S1[D0 ( A1' A0' ) D1( A1' A0 ) D2 ( A1A0' ) D3( A1 A0 )]
S1' A1 A0 Y1
1 XX 0
0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13
10 10
= D10 = ×
= D12 × ×
0 0
D10
!用两个“四选一”接成“八选一”
“四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个
0 =
第3位地址输入端接到了 2个“4选一”的片选段
第三节 常用组合逻辑电路3
教学内容：
一．数据选择器和分配器 二．用 MSI 实现组合逻辑函数 三．竞争冒险的产生及其消除
重点：
数据选择器的功能及应用；用 MSI 实现组合逻 辑函数
难点：
竞争冒险的产生及其消除
3. 4 数据选择器和分配器
主要用于信号的传输。
3.4.1 数据选择器 ( Data Selector )
1
Y1
×0
Y ( A2' A1' A0' )D0 ( A2' A1' A0 )D1 ( A2' A1A0' )D2 ( A2' A1A0 )D3 ( A2 A1' A0' )D4 ( A2 A1' A0 )D5 ( A2 A1A0' )D6 ( A2 A1A0 )D7
二、集成数据选择器
S2 S3 0时, 实 现 数 据 分 配 器 的 功 能。
A0 A1 A2 STB STC STA
A0 A1 A2
地址码
S3 S2 S1
数据输入 (任选一路)
S3 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（D）
S1 、S2 — 使能控制端
S1 1 , S 2 0时 , 实 现 数 据 分 配 器 的 功 能。
2. 集成数据选择器的扩展 两片 8 选 1（74151）
讨论
DD80 DD175
Y
≥1
16 选 1数据选择器
Y2 0D8 D15 Y
74151 (2) 禁使高止能位
D7 … D0 A2 A1 A0 EN
…
S
D15 D8
1
Y1 D0 0D7 Y
74151 (1) 低使禁位能止
D7 … …
D7
D0 A2 A1 A0 EN
能够从多路数据输入中选择一路作为输出的电路
一、4 选 1 数据选择器
1. 工作原理 2. 真值表
D A1 A0 Y D0 0 0 D0 D1 0 1 D1 D2 1 0 D2 D3 1 1 D3
输 D0 入 D1 数 D2 据 D3
4选1
输
YD0123 出
数据选择器
数
据
A1 A0 地址01 选择01信号