实验六计数译码显示电路仿真
实验六 BCD对七段显示器译码器
实验六BCD对七段显示器译码器一、目的:1.能了解BCD对七段显示器译码器电路的设计原理。
2.能利用AHDL语言设计一个BCD对七段显示器译码器电路。
3.能自行以CPLD数位发展实验系统验证所设计电路的正确性。
二、电路图：三、实验器配置图:四、实验步骤与画面：1．建立一个名为BCD_Dec7.v的新文件，并在quaruts Ⅱ文字编辑器中,以VerilogHDL语言来设计程式，图U6-1为算术逻辑运算单元的VerilogHDL程式。
其中in为输入端口，out为输出端口。
2.存储、检查及编译。
3．创建元件符号。
4.创建波形文件，设定合适的端口信号，仿真元件的波形。
观察波形图可以看出当s端口选择不同功能时，芯片会对A、B数据进行相应的操作。
5.请依照下表改变i[3..0]之值，观察并记录其输出的字型。
五、相关说明：1.BCD对七段显示器解码器的程式主要是以TABLE叙述来完成，我们只要将输出入关系以列表方式列出後，编译器就会自动将其编译化简成逻辑运算闸结构。
2.程式中用"％"符号字元括起来的为注解用文字。
编译器并不会处理。
3.对于一个微电脑记忆体位址分配解码控制以及周边之解码控制电路而言,若一一将每个输入变数所对应的解码输出列表出来的话。
简直是一件不可能的事,此时只有采用"X"don't care方式来表示，才能完成此不可能的任务,请参考图U7-3的程式范例。
上面的例子是表示：ROM的记忆体位址是在0000H—3FFFFH范围，而RAM的位址是在8000H—9FFFH范围。
4.对于一些没有列表出来的输入状态而言，其对应输出该如何解决呢?AHDL有个DEFAULTS叙述可以帮我们解决这个问题。
例如图U7-4的程式中，对于没有成立的输入状态，其对应输出的ascii_code 值都为“00111111”。
图U7-45.使用DEFAULTS…END DEFAULTS叙述时要注意下列几件事情：(1)Logic区段中只能有一个DEFAULTS叙述，而且其位置必须是在BE-GIN关键字后的第一个。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
数字电子技术实验讲义(试用)
数字电子技术实验简要讲义适用专业：电气专业编写人：于云华、何进中国石油大学胜利学院机械与控制工程学院2015.3目录实验一：基本仪器熟悉使用和基本逻辑门电路功能测试 (3)实验二：小规模组合逻辑电路设计 (4)实验三：中规模组合逻辑电路设计 (5)实验四：触发器的功能测试及其应用 (7)实验五：计数器的功能测试及其应用 (8)实验六：计数、译码与显示综合电路的设计 (9)实验一：基本仪器熟悉使用和常用门电路逻辑功能测试(建议实验学时：2学时)一、实验目的：1、熟悉实验仪器与设备，学会识别常用数字集成芯片的引脚分配；2、掌握门电路的逻辑功能测试方法；3、掌握简单组合逻辑电路的设计。
二、实验内容：1、测试常用数字集成逻辑芯片的逻辑功能：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32，74LS86等（预习时查出每个芯片的逻辑功能、内部结构以及管脚分配）。
2、采用两输入端与非门74LS00实现以下逻辑功能：① F=ABC ② F=ABC③ F=A+B ④ F=A B+A B三、实验步骤：（学生根据自己实验情况简要总结步骤和内容）主要包括：1、实验电路设计原理图；如：实现F=A+B的电路原理图：2、实验真值表；3、实验测试结果记录。
如：输入输出A B F300灭四、实验总结：（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）注：本实验室提供的数字集成芯片有：74LS00, 74LS02,74LS04,74LS08,74LS20,74LS32,74LS74，74LS90,74LS112，74LS138，74LS153, 74LS161实验二：小规模组合逻辑电路设计(建议实验学时：3学时)一、实验目的：1、学习使用基本门电路设计、实现小规模组合逻辑电路。
2、学会测试、调试小规模组合逻辑电路的输入、输出逻辑关系。
二、实验内容：1、用最少的门电路设计三输入变量的奇偶校验电路：当三个输入端有奇数个1时，输出为高，否则为低。
实验六基于Multisim8的简易数字频率计仿真
闸门
门控
B 放大 整形
S2
1000Tx
1Tx
10Tx 100Tx
÷10
÷10
计数锁存译码 显示系统
÷10
四、实验参考电路
（1）控制时序产生电路
图4.8.5 是由秒脉冲发生器（可由晶体振荡器和 多级分频器组成）和可重触发单稳态74LS123 组成
的控制时序产生电路。秒脉冲发生器产生脉冲宽度 为的定时脉冲，74LS123单稳态电路产生锁存和清 零脉冲。（仿真软件Multisim 8的元件库中，没有 74LS123单稳态电路，可用555定时器组成单稳态 电路）。 5V
4. 闸门电路
闸门电路由与门组成，该电路有两个输入端和一 个输出端，输入端的一端，接门控信号，另一端接 整形后的被测方波信号。闸门是否开通，受门控信 号的控制，当门控信号为高电平“1”时，闸门开启； 而门控信号为低电平“0”时，闸门关闭。显然，只 有在闸门开启的时间内，被测信号才能通过闸门进 入计数器，计数器计数时间就是闸门开启时间。可 见，门控信号的宽度一定时，闸门的输出值正比于 被测信号的频率，通过计数显示系统把闸门的输出 结果显示出来，就可以得到被测信号的频率。
5. 电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来 测量频率比直接测量频率有更高的准确度和分辨率， 且便于测量过程自动化。该测量方法在许多科学技 术领域中都得到普遍使用。图4.8.4是用电子计数器 测量信号周期的原理方框图。
晶振
Tx
时基 分频
1µs
S1 Tc
10µs 1ms 100µs Tx1
①可控制的计数、锁存、译码显示系统； ②石英晶体振荡器及分频系统（可用Multisim 8中
的函数发生器替代）；
数码管显示控制电路
实验六数码管显示控制电路一、实验目的1、设计一个逻辑电路，使数字显示译码器依次显示0123403034；2、掌握74LS00 74LS90芯片的综合应用。
3、熟悉常用中规模计数器的逻辑功能。
4、掌握二进制计数器和十进制计数器的工作原理及使用方法。
5、学会利用计数器进行不规则数列的输出。
6、掌握由真值表作卡诺图并列些函数表达式的方法步骤。
二、实验设备（1）数字电路实验箱（2）数字双踪示波器（3）74LS00，74LS90（4）导线若干三、实验原理首先，我们知道74LS90可以输出8421BCD码和5421BCD码，要使得数字显示所要求的顺序，相对应74LS47的输入可以通过对以上两种码中的一种进行变换得到。
由于实验设备的限制，我们只能实现由5421BCD码到8421BCD码的转换。
接着，我们列出了8421BCD 码，5421BCD码以及要求序列对应的译码器的输入，进行比较：根据题目要求，目标显示如下：四、实验内容实现0123403034计数五：实验方法及结果实验方法：由实验原理中的三个表格，通过卡诺图化简如下：（1）对F8，由图（2）可知只需接地就可以；（2）对F4，有图（1）可知F4=Q3；（3）对F2，卡若图如下：可得,20102F Q Q Q Q ∙=（4）1F1Q =实验结果：综合上述分析，实现该功能的逻辑电路图如下图：★ U4按照0123403034的顺序依次进行计数，实验结果与预期结果完全一致。
七．心得体会这次实验综合性较强，主要考察了我们从实际问题中抽象出逻辑函数的能力。
在逻辑函数化简中，利用无关项来简化结果使得逻辑函数更为简单，电路更易搭建。
本次实验，通过对计数器工作过程的探索，基本上了解了计数器的工作原理，以及74LS90的数字特点，让我更进一步掌握了如何做好数字电路实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。
另外，74LS90器件的连接方法选择也至关重要，必须要进行充分的准备，否则电路不易搭建。
实验五CMOS集成逻辑门的逻辑功能测试报告模板实验六 译码器及其应用
实验五CMOS集成逻辑门的逻辑功能测试一、实验目的1、掌握CMOS集成门电路的逻辑功能和器件的使用规则。
2、学会CMOS集成门电路逻辑功能的测试方法。
二、实验原理本实验将测定与门CC4081，或门CC4071，非门74LS04，与非门CC4011，或非门CC4001的逻辑功能。
各集成块的引脚排列图如下：CC4081四2输入与门CC4071四2输入或门74LS04六反相器（非门）CC4011四2输入与非门CC4001四2输入或非门CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。
CMOS电路的使用规则如下：V DD接电源正极，V SS接电源负极（通常接地⊥），不得接反。
CC4000系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。
所有输入端一律不准悬空，闲置输入端的处理方法：按照逻辑要求，直接接V DD（与非门）或V SS（或非门）。
在工作频率不高的电路中，允许输入端并联使用。
输出端不允许直接与V DD或V SS连接，否则将导致器件损坏。
在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。
焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪器必须良好接地。
三、实验设备与器件数字电路实验箱、CC4011、CC4001、CC4071、CC4081。
四、实验内容测试验证CMOS各门电路的逻辑功能，判断其好坏。
与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，其引脚见附录。
以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记录。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
实验六 组合逻辑电路的分析与仿真
现代电子技术实验报告实验名称：指导老师：学生班级：学生姓名：学生学号：实验六组合逻辑电路的分析与仿真一、实验目的1、熟悉和掌握逻辑转换仪的功能和特性以及在Multsim10软件中所处的位置。
2、熟悉和掌握组合逻辑电路的设计与分析，以及编码器、译码器、数据选择器逻辑功能的测试及仿真。
3、进一步熟悉Multisim软件。
二、实验设备安装有Multsim10软件的个人电脑三、实验内容1、逻辑转换仪的功能和特性的介绍及练习图1、逻辑转换仪图片图2、逻辑转换仪设置窗口用鼠标单击仪器仪表库中的按钮，在工作区放置一个逻辑转换仪，如上图1所示，其下方有九个端口，除最右侧为数字电路的输出端口外，其余八个均为输入端口。
用鼠标双击逻辑转换仪就会出现上图2所示的逻辑转换仪设置窗口。
选择变量A、B、C、D，真值表区自动列出16种组合，将鼠标指针移到真值表区右侧输出栏位置，光标变成一个手形，在相应的“？”处单击一次变为“0”，单击2次变为“1”，单击3次变为“×”（任意值）。
逻辑转换仪设置窗口中的按钮，可以在真值表下方空白栏得到标准与或式（全部有最小项组成）；各转换按钮的功能介绍如下：（1）：由真值表转换标准与或式。
（2）：由真值表转换最简与或式。
（3）：由逻辑电路转换真值表。
（4）：由逻辑表达式转换真值表。
（5）：由逻辑表达式转换逻辑电路。
（6）：由逻辑表达式转换由与非门组成的逻辑电路。
2、逻辑转换仪的练习（1）、F（A,B,C，D）=∑m（0，2，3，5，7，8,10，11，13，15）（2）、F（A,B,C，D）=∑m（0，1，4，9，10，13）+∑d（2,5,8,12,15）（a）、（1）式的真值表如下图所示：（b）、将（1）式化为最简与或式如下所示：（c）、（2）式的真值表如下图所示：（d）、将（2）式生成全部由与非门搭建的电路如下所示：3、静态组合逻辑电路的分析、设计与仿真利用multisim中的逻辑转换仪帮我们实现组合逻辑分析与求解。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
（Multisim数电仿真）计数、译码和显示电路
（Multisim数电仿真）计数、译码和显⽰电路实验3.11 计数、译码和显⽰电路⼀、实验⽬的：1. 掌握⼆进制加减计数器的⼯作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使⽤⽅法。
⼆、实验准备：1.计数：计数是⼀种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中另外⼀种可预计的⼗进制加减可逆计数器CD4510，⽤途也⾮常⼴，其引脚排列如图3.11.3所⽰，其中，E P 为预计计数使能端，in C 为进位输⼊端，1P ~4P 为预计的输⼊端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输⼊、输出间的逻辑功能如表3.11.2所⽰。
表3.11.2：。
2. 译码与显⽰：⼗进制计数器的输出经译码后驱动数码管，可以显⽰0~9⼗个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所⽰。
LT 为试灯输⼊，BI 为消隐输⼊，LE 为锁定允许输⼊，A 、B 、C、D为BCD码输⼊，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所⽰。
LED数码管是常⽤的数字显⽰器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所⽰。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各⼀只，如图3.11.6所⽰，将它们放置在电⼦平台上。
图3.11.6(2).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电⼦平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所⽰对话框，将“V oltage”栏改成“10”V，再点击下⽅“确定”按钮退出。
FPGA与数字系统设计-实验六7段数码显示译码器设计
7段数码显示译码器设计1、实验目的熟悉ISE系列软件的设计流程和基本工具使用，学习7段数码显示译码器设计，学习VHDL的CASE语句应用。
2、实验内容7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中实现。
本实验中，7段译码器的数码管采用共阴数码管，而且不考虑小数点的发光管。
其输出信号LED7S的7位分别接数码管的7个段，高电平有效。
例如，当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
3、实验器材Spartan 3E开发板。
4、实验说明实验中所需要的源文件在本报告附录中。
5、实验步骤步骤1：创建ISE工程（1）启动桌面上的ISE9.1图标，在Project Navigator中选择File→New Project。
（2）在弹出的对话框（见图1）中，设置工程名为ymq7s，工程存放路径为E:\work\，顶层模块类型选择HDL，并单击Next按钮。
图1 ISE工程属性对话框（3）出现图2所示对话框，目标器件选择spartan3E,具体设计如下图。
图2 ISE工程属性对话框（4）一直点击Next，直到出现图3（即是刚才所设定的），最后点击Finish。
图3 工程设计总表出现图4，这就是所建立的工程，现在我们需要在里面完成我们的设计。
图4 ISE工程属性对话框步骤2：创建新的VHDL设计文件（1）在ISE用户界面中，选择Project→New Source。
（2）在弹出的对话框（见图5）中，选择VHDL Module作为源程序类型，设置文件名为ymq7s，并单击“下一步”按钮。
图5 VHDL的New Source Wizard（3）点击Next，直到出现图6，直到Finish。
微机原理上机实验(六+十)实验报告 74HC138译码器实验 16x16点阵显示实验
微机原理上机实验报告实验六：74HC138译码器实验实验十：LED 16x16点阵显示实验微机原理上机实验（六）实验报告实验六：74HC138译码器实验一、实验目的1、掌握74HC138译码器的工作原理，熟悉74HC138译码器的具体运用连接方法，了解74HC138是如何译码的。
2、认真预习本节实验内容，尝试自行编写程序，填写实验报告二、实验内容1、编写程序：使用8255的PC0、PC1、PC2控制74HC138的数据输入端，通过译码产生8选1个选通信号，轮流点亮8个LED指示灯。
2、运行程序，验证译码的正确性。
三、实验原理图四、实验步骤1、连线说明：F7区：A、B、C ——D3区：PC0、PC1、PC2F7区：G1、G2A、G2B ——C1区：VCC、GND、GNDF7区：JP63 ——F4区：JP18（LED指示灯）D3区：CS、A0、A1 ——A3区：CS1、A0、A12、调试程序，查看运行结果是否正确五、实验代码Con_8255 EQU 0273H ;8255控制口PC_8255 EQU 0272H ;8255 PC口_STACK SEGMENT STACK ;设置堆栈段DW 100 DUP(?)_STACK ENDSCODE SEGMENTSTART PROC NEARASSUME CS:CODE, SS:_STACKMOV DX,Con_8255MOV AL,80HOUT DX,AL ;8255初始化，PC口作输出用，向8255的控制口输入置位/复位控制字10000000B，PC0~PC7全部复位MOV DX,PC_8255MOV AL,0START1: OUT DX,AL 将00000000B输入8255的PC口CALL Delay 延时INC AL AL加一JMP START1 循环Delay PROC NEAR ;延时Delay1: XOR CX,CX ;CX清零LOOP $ 当前位置循环一次后推出RETDelay ENDPSTART ENDPCODE ENDSEND START六、实验思考题1.在应用系统中，74HC138通常用来产生片选信号，请读者考虑一下，应如何处理？将输入信号转换为三位无符号二进制数，将转换后的数据由低到高分别输入74HC138的A、B、C口，即可实现对最多8的模块的片选功能。
微机原理上机实验(六+十)实验报告 74HC138译码器实验 16x16点阵显示实验
微机原理上机实验报告实验六：74HC138译码器实验实验十：LED 16x16点阵显示实验微机原理上机实验（六）实验报告实验六：74HC138译码器实验一、实验目的1、掌握74HC138译码器的工作原理，熟悉74HC138译码器的具体运用连接方法，了解74HC138是如何译码的。
2、认真预习本节实验内容，尝试自行编写程序，填写实验报告二、实验内容1、编写程序：使用8255的PC0、PC1、PC2控制74HC138的数据输入端，通过译码产生8选1个选通信号，轮流点亮8个LED指示灯。
2、运行程序，验证译码的正确性。
三、实验原理图四、实验步骤1、连线说明：F7区：A、B、C ——D3区：PC0、PC1、PC2F7区：G1、G2A、G2B ——C1区：VCC、GND、GNDF7区：JP63 ——F4区：JP18（LED指示灯）D3区：CS、A0、A1 ——A3区：CS1、A0、A12、调试程序，查看运行结果是否正确五、实验代码Con_8255 EQU 0273H ;8255控制口PC_8255 EQU 0272H ;8255 PC口_STACK SEGMENT STACK ;设置堆栈段DW 100 DUP(?)_STACK ENDSCODE SEGMENTSTART PROC NEARASSUME CS:CODE, SS:_STACKMOV DX,Con_8255MOV AL,80HOUT DX,AL ;8255初始化，PC口作输出用，向8255的控制口输入置位/复位控制字10000000B，PC0~PC7全部复位MOV DX,PC_8255MOV AL,0START1: OUT DX,AL 将00000000B输入8255的PC口CALL Delay 延时INC AL AL加一JMP START1 循环Delay PROC NEAR ;延时Delay1: XOR CX,CX ;CX清零LOOP $ 当前位置循环一次后推出RETDelay ENDPSTART ENDPCODE ENDSEND START六、实验思考题1.在应用系统中，74HC138通常用来产生片选信号，请读者考虑一下，应如何处理？将输入信号转换为三位无符号二进制数，将转换后的数据由低到高分别输入74HC138的A、B、C口，即可实现对最多8的模块的片选功能。
计数器显示电路实训报告
一、实验目的1. 理解和掌握计数器的基本原理和工作方式。
2. 学习计数器显示电路的设计与搭建方法。
3. 熟悉计数器在数字电路中的应用。
4. 培养实际操作能力和问题解决能力。
二、实验原理计数器是一种用于实现计数功能的数字电路，其基本原理是利用触发器进行计数。
常见的计数器有异步计数器和同步计数器两种。
异步计数器采用触发器级联的方式，计数过程中各个触发器的翻转时间不同，因此存在一定的延迟；同步计数器则采用统一的时钟信号，使得各个触发器同时翻转，计数速度快。
计数器显示电路主要由计数器、译码器和显示器三部分组成。
计数器负责计数，译码器将计数器的输出转换为对应的显示信号，显示器则将译码器的信号转换为数字显示。
三、实验仪器与材料1. 数字逻辑实验箱2. 计数器芯片（如74LS90、74LS161等）3. 译码器芯片（如74LS48、CD4511等）4. 显示器（如七段数码管）5. 电源、导线、连接器等四、实验步骤1. 搭建计数器电路（1）根据实验要求选择合适的计数器芯片，如74LS90。
（2）按照计数器芯片的引脚功能，将计数器的输入端、输出端和时钟信号分别连接到实验箱的相应接口。
（3）检查电路连接是否正确，确保无短路或接触不良现象。
2. 搭建译码器电路（1）根据实验要求选择合适的译码器芯片，如74LS48。
（2）将译码器的输入端连接到计数器的输出端。
（3）将译码器的输出端连接到显示器的输入端。
（4）检查电路连接是否正确，确保无短路或接触不良现象。
3. 搭建显示器电路（1）将显示器的各个段分别连接到译码器的输出端。
（2）检查电路连接是否正确，确保无短路或接触不良现象。
4. 电源连接（1）将实验箱的电源连接到计数器、译码器和显示器的电源接口。
（2）确保电源电压符合实验要求。
5. 电路调试（1）打开实验箱电源，观察显示器是否正常显示数字。
（2）通过实验箱的按键或开关控制计数器的计数方向和速度。
（3）观察显示器显示的数字是否与计数器的计数值一致。
实验六_计数、译码、显示综合实验(完)
实验六计数、译码、显示综合实验姓名：班级：学号：实验时间：一、实验目的1、熟悉中规模集成电路计数器的功能及应用。
2、熟悉中规模集成电路译码器的功能及应用。
3、熟悉LED数码管及显示电路的工作原理。
4、学会综合测试的方法。
二、实验仪器及设备1.试验箱、万用表、示波器。
2.74LS160，74LS48，74LS20三、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。
在这种情况下，我们可以用集成计数器来构成任意进制计数器。
利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：的二进制代码。
1)写出SN-12)求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。
3)画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下的二进制代码。
1)写成状态SN2) 求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。
3) 画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。
四、实验内容1、用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
使用试验箱上的LED 译码显示电路显示（注意高低顺序及最高位的处理）。
用函数发生器的低频连续脉冲（调节频率为1-2HZ ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能是否正确。
分析：采用两个74LS160的输出分别作为六十进制的个位和十位的输出。
电气数电仿真
实验一组合逻辑电路设计与分析 (1)实验二编码器、译码器电路仿真实验 (5)实验三竞争冒险电路仿真实验 (8)实验四触发器电路仿真实验 (14)实验五计数器电路仿真实验 (17)实验六任意N进制计数器电路仿真实验 (20)实验七数字抢答器设计 (23)实验心得 (25)实验一组合逻辑电路设计与分析1、实验目的（1）学会组合逻辑的特点（2）利用逻辑转换仪对组合逻辑电路进行分析与设计2、实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻输入信号的取值组合。
根据电路确定功能，是分析组合逻辑电路的过程。
一般按照以下步骤进行分析：a) 由组合逻辑电路推导出逻辑表达式；b) 将逻辑表达式化简成最简表达式；c) 由最简逻辑表达式列出真值表；d) 经分析去顶电路的功能。
根据要求求解电路，是设计组合逻辑电路的过程，一般按照下面的步骤进行：a) 由问题的提出经过分析得到真值表；b) 由真值表分析归纳出逻辑表达式；c) 将逻辑表达式化简变换出逻辑图。
3、实验内容（1）、利用逻辑转换仪对已知逻辑电路进行分析。
如下图1所示待分析的逻辑电路，在逻辑转换仪面板上单击转换按钮，可得到图2所示的真值表和表达式。
图1.待分析的逻辑电路图2.经分析得到的真值表和表达式（2）、根据要求利用逻辑转换仪进行逻辑电路分析。
●问题的提出：火灾报警器只有在烟感、温感和紫外线三种不同类型的火灾探测器中两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号。
●如下图在逻辑转换面板上根据分析列出真值表，如下图3：图3，经分析得到的真值表●分析出最简表达式后单击逻辑表达式到逻辑电路的转换键，得到下图4所示的逻辑电路。
图4，报警控制信号电路思考题：Q1：设计一个4人表决电路，即如果三人或三人以上同意则通过；否则被否决。
（用与非门实现）●利用逻辑转换仪得真值表和表达式如下：●转换得到逻辑电路如下：Q2：利用逻辑转换仪对下图所示逻辑电路进行分析：经过逻辑分析仪的分析得到电路的真值表和最简表达式如下：实验二编码器、译码器电路仿真实验一、实验目的（1）掌握编码器、译码器的工作原理。
CAD实验六计数器,译码器和数码管显示电路
实验报告书前言•实验名称计数器、译码器和数码管显示电路•实验目的•熟悉NI Multisim 10软件的使用方法。
•学习用计数器、译码器和数码管显示电路。
•掌握计数器、数码管的使用方法。
•虚拟实验仪器及器材计数器、译码器、数码管、逻辑分析仪•实验步骤•打开Multisim10.0，依次打开菜单栏中place\component.•单击Group选框选择Sources,选择POWER_SOURCES在右边选框选择VCC，放置在制作面板。
同样路径依次放置DGND, GROUND。
选择SIGNAL_VOLTAGE_SOURCES右边选框选择CLOCK_VOLTAGE.•选择Group选框Basic.选择SWITCH\SPDT.单击OK.选择RESISTOR\1.0K .在制作面板复制7个（共8个）。
•选择Group选框All groups\74HC_6V\74HC10D_6V\OK. 选择74LS\74LS00D和74LS191D 和74LS47D.依次放置在制作面板。
也可以在Component下的选框中输入元件名字搜索。
•选择Group选框Indicators\HEX_DISPLAY\SEVEN_SGE_COM_A\OK.•在工具栏中选择Logic analyzer.(逻辑分析仪)•六步做完后显示如图：(元件可旋转，水平或垂直镜像选择合适的位置)•摆放好位置后连线。
把光标放在元器件端口出现黑色十四图标单击开始连线。
如图：•更改元件属性，双击元件Label\RefDes和Value.只更改需要更改的。
Logic analyzer(逻辑分析仪)显示如图：•当开关S1置于“2”时，数码管显示范围0到9，当开关S1置于“3”时，数码管显示范围0到6.导线“4”断开，数码管显示为0.•当删除R1-R7时，数码管能显示，•思考题：若数码管换成SEVEN_SEG_COM_K.电路如何改造才能正常显示？答：若数码管换成SEVEN_SEG_COM_K，数码管将显示不正常。
实验六 BCD七段显示译码器的设计
浙江大学城市学院实验报告纸一.实验目的（1）学习利用VHDL语言设计BCD七段显示译码器的方法，掌握BCD 七段显示译码器的设计思路；（2）掌握软件工具的使用方法。
二．实验原理根据BCD七段显示译码器的真值表原理进行实验，如表2—3所示。
三.实验内容用VHDL语言设计BCD七段显示译码器，进行编译、波形仿真及器件编程，并自行用VHDL语言设计3线-8线译码器。
四．源程序清单library ieee;use ieee.std_logic_1164.all;entity gaoqianyi isport (a:in std_logic_vector (3 downto 0);y:out std_logic_vector (6 downto 0));end gaoqianyi;architecture zhang of gaoqianyi isbeginprocess(a)begincase a iswhen"0000"=>y<="0111111"; --0的BCD七段码when"0001"=>y<="0000110"; --1的BCD七段码when"0010"=>y<="1011011"; --2的BCD七段码when"0011"=>y<="1001111"; --3的BCD七段码when"0100"=>y<="1100110"; --4的BCD七段码when"0101"=>y<="1101101"; --5的BCD七段码when"0110"=>y<="1111101"; --6的BCD七段码when"0111"=>y<="0100111"; --7的BCD七段码when"1000"=>y<="1111111"; --8的BCD七段码when"1001"=>y<="1101111"; --9的BCD七段码when"1010"=>y<="1110111"; --A的BCD七段码when"1011"=>y<="1111100"; --B的BCD七段码when"1100"=>y<="0111001"; --C的BCD七段码when"1101"=>y<="1011110"; --D的BCD七段码when"1110"=>y<="1111001"; --E的BCD七段码when others=>y<="1110001"; --F的BCD七段码end case; end process; end zhang;附加：3线-8线译码器表2-4 3线-8线译码器真值表不带使能端library ieee;use ieee.std_logic_1164.all;entity gaoqianyi11 isport (a:in std_logic_vector (2 downto 0);y:out std_logic_vector (7 downto 0)); end gaoqianyi11;architecture zhang of gaoqianyi11 isbeginwith a selecty<="11111110"when"000","11111101"when"001","11111011"when"010","11110111"when"011","11101111"when"100","11011111"when"101","10111111"when"110","01111111"when"111","11111111"when others;end zhang;带使能端library IEEE;use IEEE.std_logic_1164.all;entity gaoqianyi111 isport (A : in std_logic_vector (2 downto 0);S1,S2,S3 : in std_logic;Y : out std_logic_vector (7 downto 0));end entity;architecture gaoqianyi111_arch of gaoqianyi111 is signal s : std_logic_vector(2 downto 0);beginS <= S1&S2&S3;process(A, S)beginY <= (others => '1');if S="100" thencase A iswhen "000" =>y<= "11111110";when "001" =>y<= "11111101";when "010" =>y<= "11111011";when "011" =>y<= "11110111";when "100" =>y<= "11101111";when "101" =>y<= "11011111";when "110" =>y<= "10111111";when "111" =>y<= "01111111";when others => NULL;end case;end if;end process;end architecture;五．实验总结我学会了利用VHDL 语言设计BCD 七段显示译码器的方法和自己编写类似的程序。