计算机组成原理复习提纲2014

机器指令与微指令的关系
一条机器指令对应一个微程序，一个微程序由若干条微指
令序列组成的；
从指令与微指令，程序与微程序，地址与微地址的一一对 应关系来看，前者与内存有关，后者与控制存储器有关。
18
微指令基本格式
顺序控制部分的P1、P2为判别测试标志；
若为00，则顺序寻址微指令； 若为01、10，则跳跃寻址微指令。
20
第6章 总线系统
1. 总线带宽（数据传输率）P333/P185(白)
2、有关总线标准的正确描述P344：
A、引入总线标准便于设备互换和新设备的添加 B、主板上的处理器总线和存储器总路线通常是专用总线 C、I/O总线通常是标准总线，所以PCI总线是标准总线
(1)某总线在一个总线周期中并行传送4个字节的数 据，假设一个总线周期等于4个总线时钟周期，总 线时钟频率为33MHz，则总线带宽是多少?
直接地址20~23位
顺序寻址时，直接地址即为下一条微指令地址； 跳跃寻址时，则要对直接地址修改，得到下条微指令地址；
19
例.已知某计算机采用微程序控制方式，其控存容量为 512×32位，微程序可以在控存中实现转移，可 控制微程序转移的条件有6个，采用直接编码方式， 后继微指令地址采用多路转移方式。
7
CAM 行号
0 1 2 3 4 5 6 7
主存 块号
0 1
标记 tag
0 6 10 56 78 90 1 13
56
源自文库
127
主存地址格式：
7位标记位
2位块内地址
2、直接映射
主存中的每一块数据只能调入Cache的特定行中；设Cache有m 行，主存块号 j = t * m + i, 只能调入cache的第i行中。只需记录 商t就可定位主存块号j。
s位
主存标记t Cache行号i
w位
块内地址
s-r位
r位
特点：硬件简单,成本低。如果块号相距m整数倍的两个块存于同一 cache，会发生冲突。可能需要频繁置换数据。适合大容量Cache
9
CAM 行号
0 1
主存 块号
0 1
标记 tag
0(0) 0(0)
2
3 4
1 (10)
10
5
6 7 15(127)
18
127
主存地址格式：
4位标记位
3位组号
2位块内地址
第5章 指令系统
1. 指令格式、操作码的扩展P201，例5.1 2. 指令的格式、助记符、机器码的关系
3. PC的位数和什么相同
4. RISC指令系统的特点P204/P121(白中英)
指令的一般格式
指令字（简称指令）
表示一条指令的机器字。
4. 掌握定点数的补码加减法和溢出判断P86、87；
5. 运算器ALU的功能：逻辑运算和算术运算
补码特点
0有唯一的表示法 数据表示范围 定点小数：-1≤X<1 定点整数: -2n≤X<2n （若n=3，则-8≤X<8）
加减运算规则
[X±Y]补＝[X]补± [Y]补 (mod 2) 只要结果不溢出，可将补码符号位与数值位一起参与运算。
11
组数 u
2r
s-r位
主存标记
主存地址格式 r位
Cache组号
w位
块内地址
特点：
s位
灵活性：比直接映射灵活（主存可映射到组内任一块）； 快速性：比全相联比较次数少，只需组内全部比较；
12
CAM 组号
0
1 2
主存 块号 0 1 10
标记 tag
0
1 1(10) 2(18)
3
4 5 6 7 15(127)
第1章 计算机系统概论
1. 冯。诺依曼计算机的特点P3 2. CPI以及与执行时间的关系P17
CPI：执行一条指令所需的平均时钟周期数； MIPS：每秒百万指令数，即单位时间内执行的指令数；
第2/3章 运算方法和运算器
1. 补码的特点：P34例2.14 2. IEEE 754浮点数标准P41
3. C语言中的数据类型P37
微指令字长32位，格式如下，请说明微指令中3个字段分别 应为多少位。 微操作编码 测试字段 下址
① 由控存单元数可知共512个，则每个控存单元地址位为9位，则 微指令中的后继微指令地址位数为9位；
② 可控制微程序转移的条件为6个，且按照直接控制编码，则测试 条件位数为6位；
③ 剩下的为操作控制字段可用位数32－9－6＝17位；
指令格式
指令字用二进制代码表示的结构形式，由操作码字段和地址码字 段组成。
操作码字段OP 地址码字段A
操作码字段：表征指令的操作特性与功能；
地址码字段：通常指定参与操作的操作数的地址。
15
操作码扩展举例
4 位操作码 0000 A1
...... 1110 A2 A3
15条三地址指令
A1
3
例2：x＝＋1101，ｙ＝＋0110，求ｘ－ｙ。判断是否溢出， 并给出相应的Z（零标志）、V（溢出标志）和C（进位标志）。
解: [ｘ]补＝0 1101，[ｙ]补＝0 0110，[－ｙ]补＝1 1010 [ｘ－ｙ]补 ＝ [ｘ]补＋[－ｙ]补 ＝ 0 1101 ＋1 1010 ＝ 10 0111 ＝ 0 0111 ∴ ｘ－ｙ＝＋0111
地址映射的方式 全相联映射、直接映射、组相联映射
2014年7月3日星期四
6
1、全相联映射
主存中的任意字块可调进cache的任一行中；
s位
主存块地址
w位
块内地址
在主存块写入Cache时，同时将块地址存于cache行的标记部分中；
特点：冲突概率小，Cache的利用高。 比较器难实现，需要一个 访问速度很快代价高的相联存储器 。适用于小容量的Cache
A2
A1
A3
A2
8 位操作码
1111 0000 ...... 1111 1110
15条二地址指令
A1
A2
A1
1111 1111 0000 12 位操作码 ...... 1111 1111 1110 1111 1111 1111 16 位操作码 ...... 1111 1111 1111
15条一地址指令
Cn=Cn-1=1；V=1⊕1=0，即结果无溢出。 Z=0,V=0,C=1
4
0 1101 ＋) 1 1010 1 0 0111
第4章 内部存储器
1. 存储器容量的扩展方法P143/P73（白） 2. Cache-主存地址映射方法，组相联映射P157
3. 分段式存储器的特点P181、182
7.主存与cache的地址映射
18
127
主存地址格式：
4位标记位
3位行号
2位块内地址
3、组相联映射
组相联映射是直接映射和全相联映射的一种折中方案。
将Cache中的行等分为若干组，主存中的每一块只能映射到 Cache的特定组中，但是可调入到该组的任一行中； 组间为直接映射，组内为全相联映射。
Cache一组包含v行，称为v路组相联映射。
22
第9章 输入输出组织
1. I/O设备与主机交换数据的几种基本方式 （P394/P238(白)） 2. 能否采用中断方式的判断（见课件） 3. I/O端口和编址方式（P384/P239（白））
A1
0000
16条零地址指令
1111
此指令系统共具有61条指令
16
第6/7章 中央处理机
1. PSWR程序状态字寄存器
2. 指令和微指令的关系
3. CPU控制器的两种类型和特点
4. 流水段时间的设置P288
5. 流水线的冒险以及数据冒险的分析P296
6. 非常简单CPU的设计(卡帕里第六章习题1、2) 7. 微指令的格式和控制存储器的容量
一个总线周期 T =4/f=4/(33×106) 一个总线周期的传送的数据量 D =4B
总线带宽Dr = D/T = D×1/T = D×f/4
= 4B×33×106/4s=33MB/s
(2)如果一个总线周期中并行传送64位数据，总线时钟频率升 为66MHz，则总线带宽是多少?
总线带宽Dr = D×f /4= 8B×66×106/4s = 132MB/s