设计Sigma-Delta AD调制器结构
三阶Sigma-delta调制器的设计
• 141•本文基于PZT传感器读出电路设计，先介绍Sigma-delta调制器的工作原理，其中选用单环三阶单比特调制器，再对调制器模块进行Matlab建模仿真，仿真结果显示能够达到16.40位的信噪比。
最后在smic0.18um的工艺下，对调制器模块进行实际电路设计，信号带宽为1Khz，过采样率为128，时钟频率为256K下，仿真结果为16.38位的精度，证明了能够满足设计要求。
信号采样过程可以将模数转换器分为奈式（奈奎斯特）ADC 和过采样ADC。
根据奈奎斯特定理，采样频率要至少满足两倍的信号带宽。
时钟频率是信号带宽两倍的模数转换器叫奈奎斯特ADC，这类模数转换器一般有逐次逼近型ADC（SAR ADC）、并行比较ADC(Flash ADC)、流水线型ADC（Pipeline ADC）等。
过采样ADC 是以远超过两倍的采样频率进行采样的模数转换器，Sigma-delta ADC是典型的代表。
Sigma-delta模数转换器主要是由前端的调制器和数字抽取滤波器构成，是一个数模混合的电路。
调制器是Sigma-deltaADC的核心部分。
本文主要介绍前端的模拟调制器部分，调制器模块选用三阶结构，信噪比达到16.38bits，具有较高的精度。
第一节主要介绍调制器的工作原理；第二节根据ADC的性能确定调制器的结构；第三节根据前面的调制器结构去分析电路各个模块的参数以确定设计指标；第四节给出本文的总结。
1 Sigma-delta调制原理模数转换的一般过程包含采样保持和量化编码。
Sigma-delta调制器结合了噪声整形和过采样这两种技术，能够将量化噪声双重抑制，进而得到高精度模数转换。
过采样技术可以降低对抗混叠滤波器的要求，同时能够减少基带内噪声来提高信噪比。
假设量化误差独立于输入信号，则能够把量化噪声看作白噪声。
将量化噪声Eq(f)的功率谱密度在信号带宽[-fB,fB]这个区间内积分，则噪声功率可以表示为：(1)上式中的K是过采样率，K= f s /2f B，实际取值在8到125之间。
高精度SigmaDelta调制器的研究与设计
●
作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名：
年月
日
南开大学学位论文使用授权书
Ｓｉｇｍａ．Ｄｅｌｔａ ｔｅｃｈｎｏｌｏｇｙ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｂｙ ｃｏｍｐａｒｉｎｇ ｗｉｔｈ Ｎｙｑｕｉｓｔ ｒａｔｅ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅｎ ａ ｎｅｗ Ｃａｓｃａｄｅｄ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｍｕｌｔｉ．ｂｉｔ ｑｕａｎｔｉｚｅｒｓ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ—ｂｉｔ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｓｈｏｗｎ ｔｏ ｈａｖｅ ｓｅｖｅｒａｌ ｓｉｇｎｉｆｉｃａｎｔ ａｄｖａｎｔａｇｅｓ ｔｈａｔ ｍａｋｅ ｉｔ ｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｏｐｅｒａｔｉｏｎ
ｃｏｎｖｅｒｔｅｒｓ（ＡＤＣ），ａｃｔｉｎｇ ａｓ ａ ｎｅｃｅｓｓａｒｙ ｂｒｉｄｇｅ ｂｅｔｗｅｅｎ ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ ｗｏｒｌｄ，ａｒｅ ｔａｋｉｎｇ ａ ｍｏｒｅ ａｎｄ ｍｏｒｅ ｉｍｐｏｒｔａｎｔ ｐｏｓｉｔｉｏｎ．Ｈｉｇｈｅｒ ｓｐｅｅｄ ａｎｄ ｒｅｓｏｌｕｔｉｏｎ ａｒｅ ｕｒｇｅｎｔｌｙ ｄｅｍａｎｄｅｄ ｆｏｒ ｅｘｐｌｏｓｉｖｅ ｄｅｖｅｌｏｐｅｄ ｃｏｍｐｕｔｅｒｓ ａｎｄ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：ｈ０１／ｉｎｄｅｘ．ｈｔｍ。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。
用于音频的高精度Sigma-Delta调制器的研究与设计
摘 要本论文对用于音频的四阶单比特开关电容Sigma-Delta调制器的整个设计过程进行了研究。
首先，调制器采用了输入前馈结构，调制器中有一条从输入到量化器的信号通路，这样输入信号成分将不再出现在环路滤波器中，积分器的输出摆幅就不用像反馈结构那样大，即减小了对积分器输出摆幅的要求。
由于这个优点，调制器的功耗可以较小。
为达到18位有效分辨率ADC的要求，本文选定了合适的调制器阶数、过采样率、量化器位数等。
由于单环结构对模拟电路非理想性和器件失配的不敏感，设计中采用了单环结构来实现四阶调制器。
然后，利用Delta-Sigma Toolbox对设计的调制器进行了理想系统和非理想系统建模，并在Matlab/Simulink环境下进行了仿真，结果显示设计的的调制器在输入信号带宽20 kHz，采样频率5.12MHz时，可达到118.4dB的信噪失真比。
其次，本文对Sigma-Delta调制器的开关电容电路实现进行了分析和设计。
设计的调制器在SMIC 0.18μm 1P6M CMOS工艺条件下实现，包括四个由全差分跨导运算放大器OTA构建的开关电容积分器、一个动态比较器、反馈DAC、两相非交叠时钟电路和带隙基准电压源等模块。
同时，本文还完成了调制器的版图设计。
经Cadence/Spectre仿真器仿真，结果显示调制器各模块性能良好，整体调制器电路可达到108.5dB的SNDR和17.72bits的ENOB。
设计的单环四阶开关电容Sigma-Delta调制器采用SMIC 0.18μm 1P6M CMOS工艺设计实现，采用CRFF结构、一位量化、128的过采样率。
该调制器在输入信号带宽20kHz、采样频率5.12MHz、电源电压1.8 V条件下，SNDR可达到108.5dB，功耗仅3.28mW，适用于音频领域和其他的便携式设备。
关键词：Sigma-Delta调制器；开关电容技术；高精度；音频应用；AbstractIn this thesis, the complete design procedure of a fourth-order single-bit switched-capacitor Sigma-Delta modulator for audio application is presented.Firstly, the input-feedforward topology which has an extra signal path from the input of the modulator to the quantizer is employed, as a result, the signal component will not appears in the loop filter and the voltage swings of integrators do not need to be so large as the feedback topology modulator. Due to this advantage, the power of modulator could be smaller. Then the order of modulator, the oversampling ratio, bits of quantizer are established to meet the requirements of 18-bits ENOB of ADC. A single-loop architecture which is not sensitive to analog non-idealities and component mismatch is adopted. The behavioral model, with and without non-idealities, of modulator is builted with Delta-Sigma Toolbox, and the behavioral simulation results of designed modulator in Matlab/Simulink indicate that the modulator could achieve 118.4dB SNDR(signal to noise and distortion ratio) in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz.Secondly, the switched-capacitor circuit implementation of Sigma-Delta modulator is analysed and designed. The modulator is implemented in SMIC 0.18μm 1P6M CMOS process, which includes four SC integrators builted with fully differential OTA, a dynamic comparator, feedback DAC, two phases non-overlapping clock circuit and bandgap voltage reference etc. Then the layout of the modulator is also accomplished. Simulated with Cadence/Spectre simulator, performance of all modules is good and the whole modulator circuit achieves 108.5dB SNDR, 17.72bits ENOB.In conclusion, the desiged single-loop fourth-order SC Sigma-Delta modulator implemented in SMIC 0.18μm 1P6M CMOS process is presented in this thesis. The CRFF topology, 1-bit quantizer, 128 OSR are adopted in this modulator, the simulation results demonstrate that the modulator can achieve 108.5dB SNDR in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz and 1.8V supply, and the power is only 3.28mW, which is applicable to audio application and other portable devices.KeyWord: Sigma-Delta Modulator; switched-capacitor technology; high resolution; audio application;目 录摘要 (I)Abstract (II)第一章绪论................................................................................................................- 1 - §1.1 研究背景、现状及研究意义........................................................................- 1 - §1.2 本文的主要工作及内容安排........................................................................- 3 - 第二章Sigma-Delta调制器的基本原理.....................................................................- 5 - §2.1 奈奎斯特率ADC与过采样ADC................................................................- 5 - §2.2 量化误差与Sigma-Delta ADC关键技术.....................................................- 6 - §2.2.1 量化误差.............................................................................................- 6 - §2.2.2 过采样（oversampling）....................................................................- 8 - §2.2.3 噪声整形（noise shaping）................................................................- 9 - §2.3 Sigma-Delta 调制器体系结构.....................................................................- 11 - §2.3.1 一阶Sigma-Delta调制器..................................................................- 11 - §2.3.2 二阶Sigma-Delta调制器..................................................................- 13 - §2.3.3 高阶单环Sigma-Delta调制器..........................................................- 15 - §2.3.4 MASH结构Sigma-Delta调制器.......................................................- 16 - §2.3.5 多位量化Sigma-Delta调制器..........................................................- 17 - §2.4 Sigma-Delta调制器的性能指标..................................................................- 18 - §2.5 小结............................................................................................................- 19 - 第三章Sigma-Delta调制器系统级设计与仿真........................................................- 20 - §3.1 结构选择及参数确定.................................................................................- 20 - §3.1.1 过采样率选择...................................................................................- 21 - §3.1.2 量化器位数选择...............................................................................- 21 - §3.1.3 调制器阶数选择...............................................................................- 21 - §3.1.4 结构选择...........................................................................................- 22 - §3.2 调制器中各系数的确定.............................................................................- 26 - §3.3 理想系统仿真.............................................................................................- 31 - §3.4 Sigma-Delta调制器非理想性分析..............................................................- 33 - §3.4.1 积分器的非理想性............................................................................- 33 - §3.4.2 开关非理想特性...............................................................................- 35 - §3.4.3 噪声分析...........................................................................................- 37 - §3.5 非理想系统仿真.........................................................................................- 40 -§3.6 小结............................................................................................................- 42 - 第四章Sigma-Delta调制器电路级设计与仿真.......................................................- 43 - §4.1 开关电容积分器的设计.............................................................................- 44 - §4.1.1 积分器中运算放大器的设计............................................................- 45 - §4.1.2 开关电容积分器中开关的选择........................................................- 50 - §4.2 一位量化器的设计.....................................................................................- 51 - §4.3 反馈DAC的设计.......................................................................................- 52 - §4.4 两相非交叠时钟的设计.............................................................................- 53 - §4.5 带隙基准电压源的设计.............................................................................- 54 - §4.6 调制器整体电路仿真.................................................................................- 58 - §4.7 小结............................................................................................................- 59 - 第五章Sigma-Delta调制器版图设计.......................................................................- 60 - §5.1 版图设计考虑.............................................................................................- 60 - §5.2 调制器版图设计.........................................................................................- 61 - §5.3 小结............................................................................................................- 65 - 第六章总结与展望...................................................................................................- 66 - §6.1 论文工作总结......................................................................................- 66 - §6.2 工作展望..............................................................................................- 66 - 参考文献....................................................................................................................- 68 - 致谢..........................................................................................................................- 72 - 作者在攻读硕士期间主要研究成果..........................................................................- 73 -第一章绪论第一章 绪论§1.1 研究背景、现状及研究意义现代社会中，电子产品充斥着人们生活的角角落落。
《一种14位256倍过采样的SigamDeltaADC的设计与实现》
《一种14位256倍过采样的Sigam Delta ADC的设计与实现》一种14位256倍过采样的Sigma-Delta ADC的设计与实现一、引言在现代电子技术中，ADC（模数转换器）的设计和实现扮演着重要的角色。
特别是在音频处理、无线通信、生物医学监测等领域，高精度的ADC成为了关键技术之一。
本文将详细介绍一种14位256倍过采样的Sigma-Delta ADC的设计与实现过程。
二、Sigma-Delta ADC基本原理Sigma-Delta ADC是一种基于过采样的ADC技术，其基本原理是通过在时间域上对输入信号进行高精度的积分和量化，以实现高精度的模数转换。
Sigma-Delta ADC具有高精度、低噪声、低功耗等优点，因此在许多领域得到了广泛应用。
三、设计目标与要求本设计的目标是实现一种14位分辨率、256倍过采样的Sigma-Delta ADC。
主要要求包括：高精度、低噪声、低功耗、高稳定性等。
此外，还需考虑实际电路的布局和制造工艺等因素。
四、系统架构设计Sigma-Delta ADC的系统架构主要包括积分器、量化器、反馈环路和数字滤波器等部分。
本设计采用了一种基于二阶单环结构的Sigma-Delta ADC架构，以实现高精度和低噪声的转换效果。
五、电路设计与实现1. 积分器设计：积分器是Sigma-Delta ADC的核心部分之一，本设计采用了电容耦合方式，通过调节时钟频率和放大器的增益来实现高精度的积分过程。
2. 量化器设计：量化器用于将积分器的输出进行量化处理，本设计采用了逐次逼近型量化器，以实现高精度的量化过程。
3. 反馈环路设计：反馈环路用于根据数字滤波器的输出对积分器进行修正，以提高ADC的精度和稳定性。
本设计采用了一种稳定的负反馈环路结构。
4. 数字滤波器设计：数字滤波器用于对量化器的输出进行滤波和处理，以提取出有用的信号信息。
本设计采用了一种基于数字信号处理技术的滤波器结构，以实现高精度的信号处理过程。
高性能sigma-delta ADC的设计与研究
高性能sigma-delta ADC的设计与研究高性能sigma-delta ADC的设计与研究摘要：本文主要介绍了高性能sigma-delta ADC的设计与研究。
首先，对sigma-delta ADC的工作原理进行了简要介绍，然后详细阐述了其关键设计要点，包括过采样率、模数转换器、数字滤波器和数字解调器等。
接着，针对高性能ADC的要求，提出了相应的优化策略，如噪声抑制和线性度提高等。
最后，通过仿真实验验证了所提出的设计与优化策略的有效性。
关键词：sigma-delta ADC；过采样率；模数转换器；数字滤波器；数字解调器；噪声抑制；线性度1. 引言随着信息技术的快速发展，高性能模拟到数字转换器（ADC）在各种应用中的需求越来越大。
sigma-delta ADC因其高精度、低功耗和强适应性等特点而受到了广泛关注。
本文将重点研究高性能sigma-delta ADC的设计与优化策略。
2. sigma-delta ADC的工作原理与结构sigma-delta ADC采用了过采样率高、模数转换器复杂、滤波和解调部分数目少的结构。
其基本工作原理是将模拟输入信号通过模数转换器近似描述成二进制比特流，然后通过数字滤波器和数字解调器将转换结果进行滤波和重构。
由于这种结构的特点，sigma-delta ADC能够在较高的噪声下实现高分辨率的模数转换。
3. 高性能ADC的设计要点（1）过采样率的选择：过采样率是sigma-delta ADC性能的关键因素之一。
适当增大过采样率能够减小量化误差，提高系统的信噪比。
但过大的过采样率会增加系统的复杂度和功耗。
因此，在设计过程中需要综合考虑各种因素，选择合适的过采样率。
（2）模数转换器的设计：模数转换器的设计是整个sigma-delta ADC的核心之一。
其性能直接影响了系统的动态范围和信噪比。
常用的模数转换器有二阶和三阶结构，可以根据应用要求进行选择。
（3）数字滤波器的设计：数字滤波器负责抑制量化噪声和滤除带外信号。
高精度Sigma-Delta ADC 芯片设计研究
高精度Sigma-Delta ADC芯片设计研究刘庆一1 孙艳杰2 孙文海1 刘瑞华1 赵义强21.大唐半导体科技有限公司 山东省青岛市 2661002.齐鲁工业大学（山东省科学院）山东省科学院自动化研究所 山东省济南市 250014摘 要： S igma-Delta ADC利用过采样技术和噪声整形技术提升转换精度，高转换精度需要高过采样率，严重限制了电路的转换速度，本文针对高速高精度模数转换需求，提出基于高阶调制器结构、多比特量化和双采样技术的ADC结构，降低高精度转换所需的过采样率需求，提高电路的转换速度；结合带有前馈支路的单环调制器结构和多比特量化方式，大力缩减积分器输出摆幅，降低放大器设计难度和功耗，解决多级级联结构的稳定性差问题。
关键词：高精度模数转换器 Sigma-Delta调制器 5-bit SAR量化器1 引言近年来，随着传感器技术的发展，各类传感器广泛应用于工业及汽车电子产品等领域。
模数转换器（ADC）作为传感器信号数字化的重要电路单元，对其精度及速度要求较高[1,2]。
Sigma-Delta ADC利用过采样和噪声整形技术，可以提高信号的信噪比，提升转换精度[3,4]。
本文专注于高精度模数转换器芯片的设计，研究面向车规级传感器信号采集应用的16-bit高精度、低噪声微弱电信号采集和模数转换电路的架构设计技术，以及低噪声设计技术、失调消除技术、高性能信号缓冲器轨到轨输入级设计技术。
设计高精度、数据率可调Sigma-delta调制器，低通带纹波降采样滤波器设计技术，低噪声参考电压产生技术、电源和共模干扰抑制技术，实现高可靠高精度Sigma-Delta型模数转换器芯片。
2 总体方案总体架构如图1所示，由多位SigmaDelta调制器、重建滤波器、可编程抽取滤波器、FIR滤波器以及输入缓冲器、控制逻辑等构成。
片内集成基准电压驱动缓冲器以及用于输入信号缓冲、电平转换的差分放大器，形成高度集成的紧凑型数据采集器件，消除复杂模拟前端信号处理电路设计需求，简化ADC使用。
sigma-delta调制
简介
1
∑△ADC结构 ADC结构
过采样 噪声整形 抽取滤波
x(t )
∑ x[n]
x (t )
'
1 1 − z −1
y ( n)
wC =π / M
↓
xd [n]
z −1
2
模数转换
A/D转换的一般过程： A/D转换的一般过程： 采样保持 量化编码
13
∑△调制器仿真模型
用MATLAB simulink实现的一个简单二阶 ∑△调制器的仿真模型：
xin Scope 2 xin Kz b1 Signal Zero -Order Generator Hold Gain z-1 Discrete -Time Integrator b2 Scope 5 Kz z-1 Gain 1 Discrete-Time Integrator 1 Unit Delay 1 z Scope 4 yout yout
16
1 q/2 2 q2 σ = ∫ e de = q −q / 2 12
2 e
q2 N( f ) = 12 FS
5
过采样
1.降低对抗混叠滤波器的要求 1.降低对抗混叠滤波器的要求
6
过采样
2.减少基带内的量化噪声 2.减少基带内的量化噪声
2 fB q2 N B = ∫ N ( f )df = • − fB Fs 12
Relay
Scope
14
∑△调制器仿真模型
PSD of a 2nd-Order Sigma-Delta Modulator 0 -20 -40 -60 -80 PSD [dB] -100 -120 -140 -160 -180 -200 SNR = 101.4dB @ OSR=256 ENOB = 16.55 bits @ OSR=256
sigmaadc常见结构
常见的Sigma ADC（也称为sigma-delta ADC）结构包括一个积分器、一个比较器和一位DAC。
ADC的输入信号和取反的DAC输出相加馈入积分器电路。
积分器的输出是一个斜坡信号，该信号的斜率与积分器的输入信号幅度成正比。
积分器输出与比较器参考信号进行比较，产生0或1。
比较器的二进制输出基于ADC过采样时钟Foversamp送入数字抽取滤波器。
每个位代表积分的斜坡输出相对于比较器参考的方向，多次循环之后，位流代表输入信号的量化数值。
此外，Σ-Δ调制器是一种过采样架构，因此，从奈奎斯特采样理论和方案以及过采样ADC操作开始讨论。
Σ-Δ调制器多了一个特性，那就是噪声整形，可以将量化噪声从低频移动到较高频率（通常如此），低通数字滤波器可将其从转换结果中消除。
Σ-Δ型ADC的噪底由热噪声决定，而不受量化噪声的限制。
2-2MASH结构Sigma-Delta调制器设计
2-2MASH结构Sigma-Delta调制器设计目录第一章绪论 (1)1.1研究背景及意义 (1)1.2 Sigma-Delta ADC研究现状及发展趋势 (2)1.3论文的主要工作和章节安排 (3)第二章 Sigma-Delta调制器基本理论介绍 (4)2.1 ADC简介 (4)2.1.1 Nyquist ADC (4)2.1.2过采样ADC (5)2.2 Sigma-Delta调制器 (5)2.2.1过采样技术 (5)2.2.2噪声整形技术 (6)2.2.3 Sigma-Delta ADC介绍 (8)2.3高阶Sigma-Delta调制器 (9)2.3.1高阶单级Sigma-Delta调制器 (9)2.3.2多级（Cascade，MASH）Sigma-Delta调制器 (10) 2.4离散型实现方式和连续型实现方式 (11)2.5单比特和多比特量化 (12)2.6 Sigma-Delta调制器性能指标 (12)2.7本章小结 (13)第三章级联Sigma-Delta调制器系统建模与仿真 (14) 3.1调制器结构选取 (14)3.2 2-2MASH结构Sigma-Delta调制器建模 (15)3.3 Sigma-Delta调制器的非理想因素 (19)3.3.1 开关的非线性 (20)3.3.2 沟道电荷注入 (21)3.3.3 时钟馈通 (22)3.3.4 热噪声 (23)3.3.5 闪烁噪声 (24)3.3.6运放的非理想因素 (26)3.4 本章小结 (27)第四章 2-2MASH Sigma-Delta调制器电路实现 (28) 4.1 2-2MASH Sigma-Delta调制器电路结构 (28) 4.2运放的设计 (30)4.2.1 全差分电流镜型运算放大器 (31)4.2.2 运放的共模反馈电路 (34)4.2.3 第一级运放仿真结果 (37)4.2.4 不同工艺角下运放仿真结果 (39)4.3 比较器的设计 (40)4.4 反馈DAC的设计 (41)4.5 时钟信号产生电路 (42)4.6 开关电路设计 (45)4.7 积分器的设计 (46)4.8 噪声抵消逻辑单元 (50)4.9 调制器前仿真结果 (50)4.10本章小结 (51)第五章调制器版图布局 (52)5.1 设计数字版图与模拟版图的区别 (52)5.2 ESD保护 (52)5.3 天线效应 (52)5.4 版图中的匹配 (53)5.5 调制器版图的设计 (54)5.6 本章小结 (56)第六章总结与展望 (57)参考文献 (58)参与科研项目、发表论文、专利情况 (62)总结与致谢 (63)2-2MASH 结构Sigma-Delta 调制器设计第一章绪论1 第一章绪论1.1 研究背景及意义上个世纪40年代之后，人类社会生活基本上都会或多或少地涉及到集成电路产业，集成电路产业的发展，也推动了整个社会的发展。
低速高精度Sigma-Delta调制器的研究与设计
低速高精度Sigma-Delta调制器的研究与设计摘要：在科技的不断发展中，数字信号处理在现代电子系统中扮演着重要的角色。
而Sigma-Delta调制器作为一种常用的调制技术，其低速高精度的特点使其在音频设备、传感器等领域得到广泛应用。
本文将对低速高精度Sigma-Delta调制器的研究与设计进行探讨。
关键字：Sigma-Delta调制器；低速；高精度前言Sigma-Delta调制器是一种常用的数字信号处理器件，通过高速采样和数字滤波的方式实现高精度的信号处理与转换。
在低速高精度应用中，Sigma-Delta调制器具有独特的优势，被广泛应用于医疗、通讯等领域。
通过设计低速高精度Sigma-Delta调制器，满足硅微机械陀螺接口模块设计要求。
1 Sigma-Delta调制器的原理Sigma-Delta调制器的技术支持包括两种，一种是过采样技术，另一种是噪声整形技术。
使用过采样技术，模数转换器的信噪比得到较好的改善。
噪声整形技术是通过处理滤波，将频谱上面的噪声分布进行改变，把带内量化噪声分离至带外高频段处，以促进系统信噪比、精度的提升[1]。
Sigma-Delta调制器的核心是一个比较器和一个积分器。
通过不断地对输入信号进行采样和积分，实现了对信号的高精度还原。
该调制器通过负反馈的方式，不断调整输出信号，使其尽可能接近输入信号。
Sigma-Delta调制器的输出信号是一个高频脉冲串，该脉冲串的平均值与输入信号的幅值成正比。
通过低通滤波器对输出信号进行滤波，可以得到与输入信号几乎完全一致的模拟信号。
Sigma-Delta调制器的主要优点是高精度和低成本。
它可以实现高达24位的模数转换精度，并且在集成电路中可以实现。
此外，该调制器对于非线性和噪声具有较高的容忍度，能够有效地提高系统性能。
2低速高精度Sigma-Delta调制器的设计2.1设计原理Sigma-Delta调制器的设计原理主要包括两个关键步骤：过采样和数字滤波。
《一种14位256倍过采样的SigamDeltaADC的设计与实现》
《一种14位256倍过采样的Sigam Delta ADC的设计与实现》一种14位256倍过采样的Sigma-Delta ADC的设计与实现一、引言随着电子技术的快速发展，高精度的模数转换器（ADC）在各种电子系统中扮演着至关重要的角色。
Sigma-Delta ADC以其高精度、低噪声和低功耗等优点，在音频处理、生物医学、工业控制等领域得到了广泛应用。
本文将详细介绍一种14位256倍过采样的Sigma-Delta ADC的设计与实现。
二、系统设计1. 架构设计本设计的Sigma-Delta ADC采用多级反馈结构，具有14位输出精度。
在采样阶段，系统以高过采样率（256倍）对输入信号进行采样，以提高信号处理的质量和信噪比（SNR）。
2. 关键参数选择在设计中，关键参数包括过采样率、阶数、量化器等。
过采样率的选择决定了系统的性能和功耗，阶数决定了系统的噪声性能和稳定性，而量化器则决定了系统的量化误差和动态范围。
三、电路设计与实现1. 采样电路采样电路是Sigma-Delta ADC的核心部分之一，负责将输入信号以高过采样率进行采样。
本设计采用高精度采样电路，确保了信号的准确性和稳定性。
2. 量化器与反馈电路量化器将采样信号转换为数字信号，并输出到反馈电路中。
反馈电路根据量化器的输出调整系统参数，以实现高精度和高SNR的输出。
本设计采用先进的量化器和反馈电路，以实现14位的输出精度。
3. 数字滤波器数字滤波器是Sigma-Delta ADC的重要部分，负责处理量化器的输出并进行降噪处理。
本设计采用多级数字滤波器结构，实现了高效的噪声抑制和稳定的性能输出。
四、软件设计与实现本设计的Sigma-Delta ADC采用嵌入式系统进行控制和处理。
软件设计包括硬件初始化、数据采集、数据处理和通信接口等部分。
通过合理的软件设计，实现了系统的高效运行和稳定输出。
五、实验结果与分析通过实验验证了本设计的Sigma-Delta ADC的性能和精度。
sigma delta ADC中低功耗调制与滤波电路的研究与设计
sigma delta ADC中低功耗调制与滤波电路的研究与设计sigma-delta（ΣΔ）ADC（模数转换器）是一种常用于低功耗应用中的模数转换技术。
它通过将高频信号转换为带宽较宽的高速序列数据，然后通过数字滤波器进行恢复，以实现较高的分辨率和较低的功耗。
本文将对sigma-delta ADC中的低功耗调制与滤波电路进行研究与设计。
首先，我们需要了解sigma-delta ADC的基本原理。
sigma-delta ADC通过采用较高的过采样率和低位宽的ADC实现较高的分辨率。
它采样输入信号，并与前一时刻的量化结果进行比较，产生一个误差信号。
然后，这个误差信号经过一个积分器进行累积，并通过一个比例增益器进行放大。
最后，放大后的信号通过一个高速开关电路产生一个高频带宽的序列数据。
为了实现低功耗调制，我们可以采用一些技术。
首先，我们可以通过减小比例增益器的增益来降低功耗。
较小的比例增益器可以减小设备的面积和功耗。
其次，我们可以选择低功耗的积分器。
使用节能的积分器可以降低整体功耗。
此外，比较器的功耗也需要考虑。
选择低功耗的比较器可以降低整个系统的功耗。
另一个关键的组成部分是数字滤波器。
数字滤波器用于对序列数据进行滤波和恢复。
为了实现低功耗的滤波器，我们可以采用一些技术。
首先，我们可以使用低功耗的滤波算法。
一些高效的数字滤波算法可以在保持较高滤波性能的同时降低功耗。
其次，我们可以考虑将滤波器的阶数降低到最小。
较低阶数的滤波器可以减小计算复杂度和功耗。
此外，我们可以通过选择合适的滤波器结构来降低功耗。
使用可调节的滤波器结构可以根据需求调整功耗和性能。
在进行实际的设计时，我们还需要考虑一些其他因素。
首先是信号的动态范围。
动态范围是指ADC能够输入的最大和最小信号幅度之间的差值。
为了实现较高的分辨率和较低的噪声，我们需要选择适当的动态范围。
其次是采样速率。
采样速率是指系统每秒对输入信号进行采样的次数。
较高的采样速率可以提高系统的灵敏度和分辨率，但也会增加功耗。
带通Sigma-Delta数字调制器设计与仿真验证
在调制器设计中Ｓ Ｔ Ｆ （ ｚ ） 等于 １ ， 或者至少在信号
Ｚ － １ 二 三 ： ： ±
１ 一 ｃ ｏ ｓ （ ２ ） ｚ ～ ｆ ５ １
／ ｆ ＝ ｌ ／ ４ 时上 式可 以简化 为 ：
Ｚ 一 —Ｚ一 ｆ ６ １
带内等于ｌ ，从而信号可以不经过衰减通过调制器 ，
Ｎ Ｔ Ｆ （ ｚ ） 在 带 内被 设计 成具 有 衰减效 果 。 从式（ ２ ） 和式 （ ３ ）
可以看出 ， 调制器对输入信号只是起到延迟 的作用 ， 因此有用信号可 以无损的传输 。
此 转 换 方 法 有 效 的将 Ｌ 阶低 通 原 型 的积 分 器 用
３ Ｓ ｉ ｇ ｍａ — Ｄ ｅ ｌ ｔ ａ 调 制器 的设计
（ ｚ ） 青
为： Ｓ Ｔ Ｆ（ ｚ 、 ： ｌ ： ｚ 一 ＋ Ｈ（ ｚ ） ＮＴ Ｆ（ ｚ ） ＝ — １ — ＝１ 一 ｚ 一 ＋ Ｈ（ ｚ ）
…
调制器信号传递函数和噪声传递函数可以表示
调制器信噪失真 比可达１ ３ ３ ． ２ ｄ Ｂ ， 数据有效位数可达
精度 。 Ｓ ｉ ｇ ｍ ａ — Ｄ ｅ ｌ ｔ ａ Ａ Ｄ Ｃ 主要 由调 制器 和数 字滤 波器 构成 ， 其 主要 核心 在 于调 制器 的设计 ， 单 环二 阶 多位 低 通调 制 器 和三 阶级 联低 通 调 制器 目前 在实 际 中得 到 广泛 应用 ，由于多 位调 制器 易 受到 Ａ Ｄ Ｃ 非 线性 特
２ １ ． ８ ３ ｂ ｉ ｔ ， 能够满足高精度低位数调制器 的使用需求 。
（ ２ ）
２ Ｓ ｉ ｇ ｍａ — Ｄｅ ｌ ｔ ａ 调 制 器 原 理
一
阶Ｓ ｉ ｍａ ｇ — Ｄ ｅ ｌ ｔ ａ 调制器结构框 图如图１ 所示 ， 输
Sigma-Delta-ADC原理简单理解
Sigma-Delta-ADC原理简单理解∑∆模数转换器概述过采样∑∆ADC 的基本结构包括抗混迭滤波器、调制器及降采样低通滤波器，如图3.1所示。
抗混迭滤波器将输入信号限制在一定的带宽之内，对于过采样ADC ，由于输入信号带宽0f 远小于采样频率sf 的一半，抗混迭滤波的通带到阻带之间的过渡带(2s f f -)较宽，缓解了其设计要求，可用低阶模拟滤波器实现。
调制器将过采样信号转化为高速、低精度的数字信号。
然后降采样滤波器将其转变为Nyquist 频率的高精度信号。
调制器可以抑制过采样率ADC 电路引入的噪声，非线性等误差，这样缓解了它对模拟电路的精度要求。
另外，对于开关电容电路实现的过采样ADC ，无需采用采样保持电路。
X(t)Y[n]抗混迭滤波器调制器sf 0f H(f)D/AM模拟部分/s f M数字部分降采样低通滤波器图3.1∑∆过采样ADC 的结构图本章首先介绍了∑∆ADC 的一些主要性能指标、调制器的工作原理、基本结构，然后介绍了调制器的非理想因素与误差来源，最后介绍了未深入研究的问题与宽带∑∆ADC 研究现状。
3.1 ∑∆ADC 的一些主要性能指标∑∆ADC 的主要性能指标为：动态范围(DR)、信噪比(SNR)、信噪失真比(SNDR)、有效位数(ENOB)以及过载度(OL)。
如图3.2所示，图中横轴为输入信号的归一化值，即/in refV V ，纵轴为SNR 或SNDR ，二者均用dB 表示。
从图3.2中可以看出，当输入信号幅度较小时，SNR 和SNDR 大小是相等的；随着输入幅度的增加，失真将会降低调制器的性能，因而在输入幅度较大时，SNDR 会比SNR小一些。
图3.2显示了非理想调制器的性能比理想调制器的性能差一些：一方面是由于实际调制器的有限增益引起性能成呈线性下降；另一方面是由于实际调制器过载而造成的性能下降。
I de al Mo dul a to rR ea l Mo dul a t o rSNRSNDRS N D R PS N R PLinear effects Premature OverloadOL DRS N R S N D R [d B ]图3.2 典型的∑∆转换器的性能图调制器各相主要性能指标[60]介绍如下：1．信噪比(SNR)：是指在一定的输入幅度时，转换器输出信号能量与噪声能量的比值。
2-1 MASH架构Sigma-delta调制器的设计
2-1 MASH架构Sigma-delta调制器的设计随着数字处理技术的发展,对模拟数字转换器(ADC)提出了更高的要求。
Sigmadelta ADC能提供高精度数据转换,已经应用于各个方面,如:音视频、射频等。
本文研究应用于音频领域的高精度Sigma-delta ADC。
Sigma-delta ADC可以分为模拟调制器和数字抽取滤波器两个部分。
本文在研究Sigma-delta ADC基本原理的基础上,首先完成了调制器的系统设计。
调制器的系统架构采用MASH 2-1结构,由于MASH架构调制器存在噪声泄露的问题,所以令第一级调制器的阶数为二阶并采取多位量化。
为了确保每一级积分器不过载,计算出一组全新的调制器系数,有效的提高了输入动态范围。
相比于其它传统的调制器,本文在设计调制器电路的时候,采取了以下技术来提高调制器的性能。
通过采用自举开关,降低了由于开关导通电阻非线性导致的谐波失真。
在第一级运放中设计了斩波电路滤除运放的低频闪烁噪声以及失调噪声。
对于多位DAC中电容阵列不匹配导致的非线性,采用DWA校正算法,提高了其线性度。
数字抽取滤波器可以将调制器的过采样率恢复到奈奎斯特采样率,同时还能滤除信号带外的量化噪声能量。
本文最后采用级联的方法设计了一款三级数字抽取滤波器,分别实现了25倍、2倍、2倍的降采样率。
给出了每一级滤波器的幅频响应曲线,并且在Quartus 环境中完成了整个滤波器的代码设计,最后综合生成了滤波器的硬件电路。
调制器的信号带宽为20KHz,采样频率为4.41MHz。
调制器电路设计采用了SMIC 0.18um CMOS工艺,电源电压为3.3V,前仿真结果表明调制器的SNDR达到108.02dB,功耗为5.85mW。
数字抽取滤波器的降采样率为100,最终输出数据频率为44.1KHz。
delta-sigma adc原理
delta-sigma adc原理Delta-sigma模数转换器（ADC）是一种常用的转换器类型，用于将模拟信号转换为数字信号。
它使用了一种称为delta-sigma调制的技术，可以实现高分辨率和低成本的模数转换。
本文将介绍delta-sigma ADC的工作原理、架构和应用。
一、工作原理1. Delta-sigma调制Delta-sigma调制是一种用于将模拟信号转换为数字信号的技术。
它使用了一个比较器、一个积分器和一个数字滤波器。
比较器用于将模拟信号与一个参考信号进行比较，输出一个脉冲序列。
积分器用于对这个脉冲序列进行积分，得到一个累积量。
数字滤波器则用于对这个累积量进行滤波，以得到最终的数字输出。
2.噪声整形Delta-sigma调制的一个重要特性是噪声整形效应。
由于比较器的不理想性和积分器的存在，信号和噪声会被一起转换为脉冲序列，并紧接着被积分和滤波。
这样，高频噪声被转换成了低频噪声，这使得delta-sigma ADC对噪声更加敏感，可以实现较高的分辨率。
3.过采样Delta-sigma ADC通常会采用过采样的方式进行工作。
过采样是指在采样过程中使用比需要的采样率更高的采样率。
通过对信号进行多次采样，可以提高信号和噪声的比值，进而提高分辨率。
二、架构1.单级和多级Delta-sigma ADC可以分为单级和多级两种类型。
单级delta-sigma ADC一般只包含一个一阶delta-sigma调制器。
多级delta-sigma ADC则包含多个一阶或二阶delta-sigma调制器，并且通常会在不同的频率上进行采样。
多级delta-sigma ADC通常可以实现更高的分辨率和动态范围，但相应地，其复杂度也更高。
2.反馈结构Delta-sigma ADC的基本结构是一个带有反馈的调制器。
这个反馈回路通常以数字形式存在，用于校正系统中的非线性误差和偏移。
反馈结构可以使得delta-sigma ADC的性能更加稳定和准确。
微功耗高精度Sigma-DeltaADC的设计
摘要Σ-Δ ADC在工业控制、低频信号监测以及音频信号处理等领域一直有着不可替代的作用，其特点在于使用速度换取精度，对模拟电路设计的要求大大降低，在数字电路技术愈发先进的今天有着越来越重要的作用。
本文首先介绍了微功耗高精度Σ-Δ ADC的研究背景，总结了近年来国内外在低功耗以及微功耗ADC方面的研究现状，对部分低功耗Σ-Δ ADC所采用的技术进行了分析。
根据设计指标对Σ-Δ ADC进行系统级设计，调制器采用二阶反馈结构(Cascade of integrators feedback, CIFB)、一位量化、过采样率1024，数字抽取滤波器的结构采用三级级联积分梳状滤波器(Cascaded Integrator Comb, CIC)，对整个Σ-Δ ADC 进行系统级仿真以确保整个系统的功能和环路稳定性，同时为后续电路级设计提供设计约束。
调制器电路的设计首先从降低电流的角度考虑，合理分配电流消耗，运算放大器的输入对管偏置在亚阈值区，使其在极低的电流下仍有较大的跨导；量化器采用无静态电流消耗的结构。
数字抽取滤波器采用CIC滤波器结构，其优势在于整数系数，所以不需要乘法器和存储器，并且有一部分电路仅仅工作在数据输出的频率下。
由于本设计所要求的信号带宽只有10Hz，所以采样频率也只有20.48kHz，在这个时钟下，CIC抽取滤波器的功耗非常低。
电路仿真结果显示，调制器信噪比为89.3dB，有效位数14.55位；CIC抽取滤波器可以通过提高抽取率来提高ADC 的信噪比。
采用华虹0.35µm工艺完成整个Σ-Δ ADC的版图设计，其中调制器部分采用全定制的设计方法，CIC抽取滤波器采用半定制设计方法，最终整体版图面积为1.8mm×1.68mm。
对版图进行后仿真，信噪比大于88.2dB，有效位数大于14.35 位。
模拟电路消耗的电流小于24µA，数字电路消耗电流约为3.12µA，满足设计要求。
Sigma-Delta ADC讲稿
Sigma-Delta ADC
Sigma-Delta ADC的特点
过采样技术
• 如果采样频率fs比信号频率fb大很多，称这 种情况为过采样，定义过采样率为：
fs OSR 2 fb
• 信号经过量化之后，y1(n)由H(f)滤波产生了 信号y2(n)，如图所示。
• 滤波器滤除了频率比fb大的量化噪声部分
Se(f)
-fs/2
0
fs/2
f
-fb
fb
-fb
fb
• 频率低于信号带宽fb时，y2(n)输入信号的功率 不变，而量化噪声功率减小到
梳状滤波器
梳状滤波器实现方法
半带滤波器
• 后级滤波器结构主要取决于Sigma-Delta ADC 的应用。
• 在对于相位线性度要求不高的情况下，可 采用硬件效率高的IIR滤波器。 • 而对于音频处理等对线性要求很高的应用 条件下，通常使用 线性相位的FIR滤波器。
幅度校正滤波器
Sigma-Delta ADC的整体结构
ADC 的基本工作原理
低通滤波器
采样电路
量化器
解码器
抗混叠滤波
量化
量化器输入输出特性
种误差被认为 是白噪声。 在时间上是均匀分布的随机变 量，其概率密度函数如图所示。
e
1/
/2
/2
e
量化噪声分布
• 对这种噪声信号我们计算它的量化噪声功 率： 2
高精度音频多位sigma-delta调制器设计
高精度音频多位sigma-delta调制器设计石立春;杨银堂;李迪;吴笑峰;丁瑞雪;梁宏军【摘要】设计一个内部采用4位量化器的二阶单环多位sigma-delta调制器.为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该sigma-delta调制器采用CLA(Clocked averaging algorithm)技术提高多位DAC的线性度,同时采用动态频率补偿技术增加积分器的稳定性.调制器信号频率带宽为24 kHz,过采样率(OSR)为128,采用尺寸为0.5 μm的CMOS工艺,工作电压为5 V.测试结果表明:在输入信号频率为20 kHz时,信噪比(SNR)达103 dB,调制器输出信号无杂波动态范围为102 dB;整个调制器功耗为87 mW,芯片总面积为2.56 mm2.【期刊名称】《中南大学学报（自然科学版）》【年(卷),期】2010(041)002【总页数】8页(P592-599)【关键词】sigma-delta调制器;开关电容积分器;高精度;多位【作者】石立春;杨银堂;李迪;吴笑峰;丁瑞雪;梁宏军【作者单位】西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071;西安通信学院,基础部,陕西,西安,710106;西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071;西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071;西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071;西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071;西安通信学院,基础部,陕西,西安,710106【正文语种】中文【中图分类】TN432sigma-delta(即ΣΔ)模数转换器(即 sigma-delta ADC)[1-3]采用过采样技术和噪声整形技术降低了对转换器中模拟电路的设计要求，并且此种类型转换器与现代标准CMOS工艺特别兼容，成为实现中低速高精模数转换器的首选转换器，在数字音频、语音处理、电子测量和语音通讯等领域得到广泛应用。
sigma delta调制原理
Integrator 1
Scope 4
Relay
Unit Delay 1 z
yout yout
Scope
14
∑△调制器仿真模型
PSD [dB]
0 -20 -40 -60 -80 -100 -120 -140 -160 -180 -200
3
10
PSD of a 2nd-Order Sigma-Delta Modulator
+
x(t)
-
e(n)
1 1− Z −1
∑ y(n)
Z −1
∑ (a)一阶 ∆调制器结构图
∑ (b)一阶 ∆调制器Z域线性模型
根据Z域模型可以得到传输函数： Y(Z)=X(Z)+(1-Z-1)E(Z)
对量化噪声形成高通形式。
8
噪声整形
1位 奈奎斯特采样
奈奎斯特采样的带内噪声 过采样的带内噪声
调制器噪声整形后带内噪声
SNR = 101.4dB @ OSR=256 ENOB = 16.55 bits @ OSR=256
4
5
6
10
10
10
Frequency [Hz]
从图中可以看到，噪 声基本被趋向高频段。 这样，通过一个低通 滤波器即可以有效地 将噪声基本滤除。
15
参考资料
1.A.V.奥本海姆，《离散时间信号处理 （第二版）》 2.Sangil park,《principles of SigmaDelta Modulation for Analog-to-Digital Converters》 3.Steven R.Norsworthy,《Delta-Sigma Date Converters,Theoty,Design and Simulation》
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｄｓ ｎ Ａｃｉｃ ｒ ｏ Ｓ ｍ 一 ｅａ Ｄ ｄｌｏ ｅｇ ｔ ｒ ｔ ｔ ｅ ｉ ａ Ｄｌ Ａ Ｍｏｕ ｔ ｉ ｈ ｅ ｈ ｅ ｕ ｆ ｇ ｔ ／ ａｒ
Ｆ Ｎ Ｊｎ，Ｈ Ｏ ｎ ｉ ＇ＸＡ Ｎ ｇ Ｏ ｎ＇ Ｅ Ｇ ＇ Ａ Ｊ ｍｎ ， Ｉ ｕ Ｚ ｉ ａ ｇ ｉ
（． ｏｌ ｃ ｅ ｃ ｏｉ ａｄ ｌ 一 ｔｔ Ｅｅｔ ｎ ｓ ｉ ｒｔ ｏ Ｅｅｔ ｎ Ｓｉ ｃ ａｄ ｃｎｌ ｙ Ｃ ｉ ， ｎｄ ，１０４ Ｃ ｉ ； １Ｓｈｏ ｏ Ｍｉ ｏｌ ｔ ｎ ｓ Ｓ ｉ ｓ ｅ ｃ ｏ ｉ Ｉ ｎ ｅｓｙ ｌ ｒ ｉ ｃ ｎｅ Ｔ ｈｏ ｇ ｏ ｈ ａＣ ｅｇｕ６０５ ， ｈ ａ ｃ ｆ ｒ ｅ ｒ ｃ ｎ ｏｄ ａ ｌ ｒ ｃ Ｕ ｖ ｉ ｆ ｃ ｏ ｃ ｅ ｎ ｅ ｏ ｆ ｎ ｈ ｎ
ｘ） （八 ． 「 了 门 下 尸 爪万 万刁 ｒ） （ ｚ
用， 特别自２ 世纪 ９ 年代初以来， Ｓ ｍ － ｔ 调制 ０ ０ 对 ｉ ａ ｅａ ｇ Ｄｌ
型 Ａ Ｃ Ｄ Ｃ的研究 ， Ｄ ／ Ａ 一直是国际上的一个研究热点。
ｓ ｇ ３３ ｓｐｌ Ｗｉ ａ ｏｅ ａ ｐｎ ｒ ｉ ｏ １８ ａ ｃ ｆ ｑｅｃ ｏ ６１４ ｚｔｅ ｄ ｌｏ ａｈ ｖｓ ０ ｉ ｌ ． ｕｐ ． ｈ ｖｒ ｍ ｌｇ ｏ ２ ａｄ ｌ ｋ ｕｎｙ ． ＭＨ ， ｍ ｕ ｔｒ ｉ ｅ ａ ｄ ｎ ｅ Ｖ ｙ ｔ ｎ ｓ ｉ ａ ｆ ｎ ｃ ｔ ｏ ｒ ｅ ｆ ４ ｈ ｏ ａ ｃｅ ９ Ｂ ｄｎｍ ｃ ｇ ａｄ ｅｋ ｎｌ ｔ一 ｏ ｅ ８ ｄ ， ｒｏ ｒ ｉｏ ００４ ． ｙａ ｉｒ ｅ ａ ｓ ａ一ｏ ｎｉ ｏ ８ ｄ ｔ ｔ ｎ ｏ ． ８ ａ ｎ ｎ ｐａ ｉ ｇ ｓ ｆ Ｂ ｉｏ ｉ ａ ｆ ２ ０ ｓ ｔ ｏ Ｋ ｙ ｏ ｓＳ ｍ 一 ｅａ ｕ ｔｒｏｅ ａ ｐｎ ；ｏ ｅ ｐ ｇｄｓ ｎ ｄｒ ： ａ Ｄ ｌ ｍ ｄｌｏ；ｖｒ ｍ ｌｇｎｉ ｓａｉ ； ｇ ｓ ｎａ ｅｗ ｒ ｉ ｄ ｇ ｔ ｏ ａ ｓ ｉ ｓ ｈ ｎ ｅ ｉ ｔ ａ ｄ 版图。
ｆｃｓｓ ｔｅ ｃｓｉ ｏ ｄｓ ｎ ｐｏｒ ｔ ａｃｉ ｃ ｒ ｂｓｄ ｔｅ ｒ ｔ ｉｉ ｏ ｄ ｆ ｅｔ ｄｌ ｏ ａｃｉ ｃ ｒ， ｏｕｅ ｏ ｈ ｄ ｕｓ ｎ ｅｉ ａ ｒｐｉ ｅ ｈ ｅｔ ｅ ｅ ｏ ｈ ｃａａ ｅ ｓｃ ｉｅ ｎ ｍ ｕ ｔｒ ｈ ｅｔ ｅ ｎ ｉ ｓ ｏ ｆ ｇ ｐ ａ ｒ ｔ ｕ ａ ｎ ｈ ｃ ｒ ｔ ｆ ｒ ｆ ｏ ａ ｒ ｔ ｕ
２ ＩＧ ａ Ｍｉ ｏｌ ｔ ｎｃ（ ｉ ｕｎ Ｃ ． ． ｅｇ ｕ ６０ ４ ， ｈｎ） ．Ｐ ｏｌ ｃ ｅ ｃｒ ｉ Ｓｃ ａ） ｏＬ ｄ ，ｈ ｎ ｄ ，１０ １Ｃ ｉａ ｒ ｅ ｏ ｓ ｈ ｔ Ｃ
Ａ ｓａｔ ｉ ａｅ ｉ ｒｄｃ ｈ ｈ ｒ ｏ ｉ ａ Ｄ ｌ ｍ ｕ ｔ ｏ ｂ ｉ ｉ ｈ ｙｔ ｒ ｉｍ ｎ， ｐｐｒ ｈ ｐｐｒ ｏｕｅ ｔ ｔ ｏｙ Ｓ ｍ 一 ｅａ ｄｌｅＣ ｍ ｉｎ ｗｔ ｔ ｓｓ ｍ ｕ ｅ ｅｔｔ ｓ ｅ ｂｔｃ： ｒ Ｔ ｓ ｎ ｔ ｓ ｅ ｆ ｅ ｇ ｔ ｏ ａ ． ｎ ｇ ｈ ｅ ｅ ｅ ｒ ｑ ｈ ａ ｉ
设 ｉ ａ Ｄｌ ＡＤ 制 结 计Ｓｍ 一 ｅ ／ 调 器 构 ｇ ｔ ａ
冯 军’赵建明’肖 宁“ ， ，
（． １电子科技大学 微电子与固体电子学院 四川 成都 ６０５ ； 四川登巅微电子公司 四 成都 ６０４） １０４２ ． 川 １０１ 摘 要： Ｓ ｍ － ｔ调制的基本原理。重点根据不同调制器结构的特性和产品的总体性能要求设计合适的调制 介绍 ｉ ａ ｅａ ｇ Ｄｌ
器结构， 实现其具体的电路总体结构， 分析该电路结构特性对电路模块设计的影响， 出电路模块的设计原则和指标。芯片 给
已 芯国际。１ Ｉ 在中 ． ｅ ８ ｍ工艺线上流片成功， 工作频率６１ ＭＨ ， ．４ ４ ｚ动态范围９ ｄ ， ０ 信嗓比８ ｄ ， Ｂ ８ 功耗９４ 总谐波失真 Ｂ ．ｍ Ｗ，
１ 引
言
过采样 Ｓ ａ Ｄｌ 调制器以 ｍ 一 ｅａ ｉ ｇ ｔ 其具有的高分辨率， 高
性价比和低功耗等优点在窄带信号处理中得到了广泛应
２ ｉ ａ Ｄｌ 调制原理 Ｓ ｍ 一 ｅａ ｇ ｔ
图１ 显示 Ｓ ｍ 一 ｅａ ｉ ａ Ｄ ｌ 调制器是负反馈系统， ｇ ｔ 量化器 线性化为输人信号为量化噪声的信号源。
ｄｓ ｎ ｔｅ ｌ ｃ ｃｉ ａ ｈ ｅｔｒ， ｐｅｅｔ ｔｅ ｉ ｋｙ ｔｅ ｕ ｍ ｄｌ Ａ ｅｐｒ ｅｔ ｍ ｄｌｏ ｆ ｒ ａ ｅｉ ｓ ａａ ｇ ｕ ｓ ｉｃ ｅｔｅ ｒ ｎｓ ｄｓ ｎ ｏ ｈ ｃ ｃｉ ｏｕ ． ｘｅｍ ｎａ ｏｕ ｔｒ ｉ － ｇ ｈ ｎ ｏ ｉ ｔ ｒ ｔ ｕ ｈｎ ｓ ｒ ｃ ｈ ｅ ｇ ｅ ｆ ｉ ｔ ｅ ｎ ｉ ｒ ｌ ａ ａ ｃ ｂ
ｔ ｉＳ Ｉ ０１ ｊ Ｃ Ｏ ｔｈｏ ｇ ａａｓ ｓｕｏ ｏ １ ｂ ｆ ａ ｋ ｚ ａｂ ｄ ｉｈ ｌｏｅ ｔｇ ａ ｅ ｎ Ｃ ８ Ｍ Ｓ ｎｌ ｙ ｉ ａ ｌｉ ｆ ｉ ｏ ２ Ｈ ｓｎｌ ｗｄ ｗ ｉ ｐｒｉ ｆｍ ｄ Ｍ ． ｍ ｔ ｅ ｏ ｔ ｎ ｒ ｏ ｔｎ ６ ｒ ｃ ｔ ｅ ｔ ０ ｉ ａ ｔ ｈｅ ａｎ ｒ ｇ ｎ ｏ