数字逻辑电路-学习指南

9．在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有
。
A．强制位电平在Sa时有效B．强制位电平在S0时有效
C．预置位电平在Sa时有效D．预置位电平在Sa+1时有效
10、4LS169为一个同步四位二进制可逆计数器，有下列说法成立。
A．置输入信号UP/DN= 0，则为加1计数；
B．置输入信号UP/DN= 0，则为减1计数；
C．Rco仅为进位信号；
D．计数器不能用跳跃的方法实现任意模数的计数。
四、讨论函数。
1．写出函数F的反函数。
F = AB +（A + C）（C + DE）
2．写出函数G的最小项表达式。
G = AC + BC + B（AC +AC）
3．化简函数P为最简与或式。
P ( A, B, C, D ) = ∑m( 0,5,8,13,14,15 ) + ∑d( 2,9,10,12 )
4．写出当输入无反变量时函数Q的与非~与非表达式。
Q ( A, B, C, D ) = ∑m( 0,1,6,10,11,14 ) + ∑d( 4,8,12,15 )
5．若函数F=A ( B + C ) (A + B + C)( A B C)，则写出函数F的最简与或式和最简或与式。
6．在时序电路的设计中，挂起问题是由于什么原因引起的？为了使电路具有“自恢复”功能，即能使电路在有限个节拍中进入到什么状态，就解挂？设计解挂的关键步骤是什么？
(XY)(XZ)(YZ)
三、单选题
1．A2．D3．B4．C5．B6 C7．A8．A9．C10B
四、讨论函数
1．F=(/A+/B)(A/C+/C(/D+E))
2．G=∑m( 1,5,7)
3．P=/B/D+AB+B/CD
4．Q=/{[/A/C·/(BD)][AC·/(BD)][BC·/(BD)]}
5．F=A+/(/BC)=(A+C)(A+/B))
20．（ ）比较器74LS86采用超前比较电路，旨在提高电路速度。
二、填空题
1．在数制转换中，二进制数1100010001对应的十进制数是__________，对应的十六进制数是__________，十进制数2010.621对应的二进制数是___________。
2．若x = +120，y = +72，则用8位二进制数代码表示：[x－y]反=________+________=________；[y-x]补=_______+________=________。
2．01111000，10110111，00110000；10010000，10001000，
11010000
3．684，100110110111，11010000100
4．100，1101
5．1，0，/A/B+AB，1，/A/B+AB，0
6．m(3,4,5,6,7,11)
7．最小覆盖，1，0
8．传递性，(BC)，不具有传递性，
7．为什么用4位二进制加法器74LS283实现两个1位BCD码加法运算时，结果（也是BCD码）需要做修正？修正的具体过程是什么？
8．试说明脉冲异步时序电路输入信号x不允许出现的情况是什么？
9．若F1=∑m3(3,5,7)，F2=∑m3(1,3,5,6)，F3=∑m3(1,3,5,6,7)，则：
⑴写出如下函数的标准与或式：F4=F1+F2，F5=F1•F2，F6=F1的反函数
11．（ ）根据Gray码的特点，其相邻码的特点是在n位二进制Gray码中只能有一位不同。
12．（ ）任意两个最小项之和为1。
13．（ ）R-S锁存器是带有约束条件的双稳态元件。
14．（ ）函数F的标准或与式是将其最小项用逻辑或运算组成的表达式。
15．（ ）二进制正数的原码、反码和补码的三种表示都是相同的。。
5．（）在带符号数的代码表示中，符号位是用“0”或“1”表示的。
6．（）超前进位加法器比行波加法器要简单。
7．（）逻辑约定是说明逻辑电路中信号的物理量（即逻辑电平）与逻辑状态表示之间的关系。
8．（）一个触发器必须有两个稳定状态，可以表示两位二进制码。
9．（）简单PLD是由与阵列和或阵列构成的。
10．（）数字系统由控制单元和信息处理单元组成。
C．共有6个相邻最小项D．m4、m21、m13、m38是它的相邻项
7．在状态化简中，判断状态等效与状态相容时不同点是_________。
A．传递性B．次态应满足的条件
C．隐含表的作用D．最大等效类与最大相容类的的确定
8．使触发器呈计数状态的控制函数是。
A．J = K = 1B．D = QC．/S = Q，/R = QD．T =0
=_________，AB·+A⊙B=( AB+AB)·(_______)=_______。
6．有逻辑函数F = (AB+ABD)(B+CD)，则属于使函数F为1的最小项是。
7．一般无关项在卡诺图上用“d”标注出来，它们可以参与到函数F的，当它们被圈入到F的卡诺圈时，取值为，而当它们没有被圈入到F的卡诺圈时，取值为。
6．多余状态，多余状态的次态为有效状态，参考教材P191例3的解挂讨论
7．因为74LS283是模16加法器，而两个1位BCD码加法运算是模10加法，所以运算结果要修正，修正的算法参考教材P163例1的校正表（P164）和电路(P165)。
8．输入信号x不允许在两根或两根以上输入线上同时有输入信号和前一个输入引起状态变化未稳定前下一个输入达到的情况。
输入为2421码ABCD，输出为余3码Y3Y2Y1Y0
的码制转换电路。
九、
D2=y1, D1=y0,D0=y2⊕y0；y2n+1=y1, y1n+1=y0,y0n+1=y2⊕y0
模7计数，001→011→111→110→101→010→100→001→…；有挂起，000→000；
解挂：000→001, My=/y2/y1/y0,D0=y2⊕y0+My=y2⊕y0+/y2/y1/y0
A．[x]原= 100000B．[x]反= 100001
C．[x]补= 101111D．[x]补= 110000
3．奇偶校验码满足___。
A．能纠错的要求B．发现单错的能力
C．对码的位序有特定要求D．传输正确的代码的校验和必为零
4．在n变量的逻辑函数F中，有___。
A．若mi为1，则Mi也为1B．若F所有mi为0，则F为1
9.⑴F4=∑m(1,3,5,6,7)，F5=∑m(3,5)，F6=∑m(0,1,2,4,6)
⑵F1与F3互为对偶函数
五：
F = A/B+/BC+D
六、
Y3=0当<5
Y3=1当≥5
七、
八、
Y3= A，Y2=/AB +/AC +/AD + BCD，Y1=/A/C/D+ A/CD + /ACD + AC/D，Y0=/D
十五、某电路的状态图如下所示，试分析这个状态图是不是最简状态图T 4．T 5．T 6．F 7．T 8．F 9．T 10．T
11．T12．F13．T14．F15．T16．F 17．T 18．T 19．F 20．T
二、1．785，311，11111011010.1001
十一、已知函数F=A+B+C+D+(A⊕B⊕C⊕D)，试设计实现函数F的电路（请采用多路选择器74LS151）。
十二、试化简如图所示完全确定的原始状态表。
十三、试用4位二进制加法器74LS283和若干逻辑门设计将两个一位余3码相加的加法电路（结果也是余3码表示）。
十四、试分析如图所示电路的功能，画出波形图。
⑵判断以上F1~F3中，哪两个函数互为对偶函数。
五、分析如下图所示逻辑电路，先写出输出函数F的表达式，并画出F的卡诺图，最后用多路选择器74LS151实现函数F。
六、已知电路输入为余3码Y3~Y0，要求：当输入小于5时，输出为输入数加0010，否则输出为输入数加0110。试用4位二进制加法器74LS283及若干逻辑门实现该电路。
C．若F所有Mi为1，则F为1D．F的任一最小项标记为mni( i = 1~2n)
5．输入无反变量函数F的化简，讨论的是___。
A．函数F的标准与或式B．用禁止逻辑法寻找F的共享禁止项
C．函数F中不能出现非运算D．在F的卡诺图上所有的质蕴涵
6．符合六变量m5的相邻最小项，有下列说法成立。
A．共有5个相邻最小项B．m0、m4、m7、m13是它的相邻项
16．（ ）最大等效类要经过覆盖性和闭合性的讨论后才能确定。
17．（ ）在一个数字系统中，控制单元发出控制操作序列，信息处理单元按照这个的控制序列执行相应的操作。
18．（ ）由n个触发器构成的计数器，其计数模值的范围是m(2≤
m≤2n)。
19．（ ）同步与异步时序电路的根本区别在于其电路中各触发器的控制端的输入信号设置不同。
十、
十一、
十二、
8．等效状态具备_________，如果满足( A, B )、( A, C )，则有_________；而相容状态_________，如果要( X, Y, Z )成立，则必须满足_________。
三、单选题
1．一个最大4位的十进制数转换成二进制数，至少需要_位。
A．12B．10C．9D．7
2．当x=－10000时，则有___。
3．2421码110011100100对应的十进制数是_______，对应的余3码是______，对应的BCD码是_______。
4．若收到的海明码是1101110，则校验和S3S2S1是______，应所传送的信息位B4B3B2B1是________。