简单逻辑电路设计与仿真
逻辑功能仿真实现
优化设计结构， 降低复杂度，可 以减少仿真资源 的需求
合理分配仿真资 源，提高资源利 用率，有助于提 高仿真效率
根据实际需求，选 择合适的仿真工具 和平台，能够更好 地应对设计复杂度 的挑战
设计错误与缺陷的检测与修复
修复策略：根据检测结果， 采用代码重构、引入容错机 制等手段进行修复
自动化工具：利用自动化工 具进行自动化修复，提高修
感谢您的观看
汇报人：XX
逻辑功能仿真的重要性
提高电路设计的可靠性和稳定性 提前发现和解决设计中的潜在问题 降低设计成本和缩短研发周期 为后续的测试和验证提供有力支持
逻辑功能仿真的应用场景
数字电路设计验证
嵌入式系统开发
通信协议测试
控制系统仿真
02 逻辑功能仿真实现方法
硬件描述语言（HDL）
HDL定义：用于描述数字电路和系统的行为、结构和设计的语言 HDL应用：用于逻辑功能仿真、逻辑设计和验证等 HDL优点：可描述复杂数字系统、支持高层次设计和验证、可重用性等 HDL实现：通过仿真器进行仿真，生成测试平台进行测试和验证
仿真验证：通过模拟电路行为来验证逻辑功能是否正确 形式验证：使用数学方法证明电路的逻辑正确性 静态时序分析：检查电路时序是否满足时序约束 动态仿真工具：用于模拟电路行为的实时仿真工具
03 逻辑功能仿真实现流程
设计输入与规范
设计输入：用 户需求、功能 描述、接口定
义等
规范：符合行 业标准、技术 要求、安全准
逻辑功能仿真实现
XX,a click to unlimited possibilities
汇报人：XX
目录 /目录
01
逻辑功能仿真 概述
04
逻辑功能仿真 实现案例
简易交通灯控制逻辑电路设计报告
简易交通灯控制逻辑电路设计报告目录一、设计任务和要求 (2)二、设计目的 (2)三、设计方案选择 (2)四、单元电路的选择设计 (5)1.秒脉冲电路的选择设计 (5)2.计时器电路的选择设计 (7)3.状态控制器电路的选择设计 (8)4.时钟、状态控制判断系统电路的选择设计 (10)5.状态翻译电路的选择设计 (13)6.输出调整电路的选择设计 (14)7.紧急开关设计 (15)8.信号灯系统电路设计 (16)五、系统的调试与仿真 (16)1.调试软件 (16)2.仿真电路的联成 (16)3.电路的调试 (18)六、心得体会 (21)七、元件列表 (22)八、参考书 (23)一、设计任务和要求设计一个简易交通灯控制逻辑电路，要求：1、东西方向绿灯亮，南北方向红灯亮，时间15s。
2、东西方向与南北方向黄灯亮，时间5s。
3、南北方向绿灯亮，东西方向红灯亮，时间10s。
4、如果发生紧急事件，可以动手控制四个方向红灯全亮。
二、设计目的1、进一步熟悉和掌握数字电子电路的设计方法和步骤2、进一步将理论和实践相结合3、熟悉和掌握仿真软件的应用三、设计方案选择任务要求实际上就是4个状态，不妨设：S1：东西方向绿灯亮，南北方向红灯亮，时间15s；S2：东西方向与南北方向黄灯亮，时间5s；S3：南北方向绿灯亮，东西方向红灯亮，时间l0s；S4：如果发生紧急事件，可以手动控制四个方向红灯全亮。
【表1】主电路状态与指示灯状态转换主电路要实现S1→S2→S3状态的循环转换，而且可以在任何一个状态进入S4，并能恢复正常工作状态。
S1=15s；S2=5s；S3=10s。
方案一①、S1-S3使用2个SR锁存器，设置00，01，10三个状态。
②、S4使用触发器，当出现紧急情况，触发器由“0”进入S4状态“1”后，在解除紧急时，恢复“0”，进入S1状态。
③、使用4个JK触发器，实现16位计数。
方案二①、S1-S3使用2个7473替代的T触发器。
简单组合逻辑电路的设计实验报告
终通过真值表得出逻辑表达式，得出电路； 我选择了第二种方案。 方案如下： 以全加器为蓝本，设计电路： 各项表达式如下： 设 K1、K2 为电平开关的取值。则
C1 K2
B0 B0 K2
B1 B1 K2
D0 S0 K1 C0 K1 D1 (C0 K1 ) (S1 (S0 (C1 K1 K2 ) K2 )) (C0 S1S0 ) K1 D2 (S0 S1 K1 ) (C1 (C0 (( K1 K2 ) K1 K2 )) (C0 S1 S0 ) K1
2 3 0 1 2 3 0 1 2 3 0 1 2 3
2 3 1 2 3 4 2 3 4 5 3 4 5 6
实际结果与仿真结果相同，所以设计正确。
2、两位 2 进制减法运算电路： 用补码和借位信息显示差值用数码管显示计算结果。 要求显示出 （1~3）-（1~3）的结果 电路设计： 用补码来表示负数，减法就变成了加法，所以减法器就可以用加法器 来实现。相加结果的最高位有进位，则表示结果非负，即没有借位；
01 00 01 10 10 01 00 01 11 10 01 00
实际结果与仿真结果相同，故设计正确。
4、可控加、减、乘法运算器： 电路设计： 主要有两种解决思路： （1） 分别设计出一个全加器、 一个加法器和一个乘法器作为 子电路，将两个电平开关作为使能开关，三个子电路 的工作情况； （2） 以全加器为基础，通过逻辑运算，将各个运算中的信号 与电平开关提供的 1、0 结合，做到取反等操作；最
可以证明， （n+1）位除法器需要 (n 1)2 个 DU。其中，输入有一 位符号位。因此，需要对题目中的 “四位除法器”进行定义： 第一种， 算上符号位共 4 位；第二种，4 位无符号整数。 假如是第二种定义，则实际上是“4+1”位除法器，需要 5×5 个 DU， 而第一种需要 4×4 个 DU。 由于结构相同， 我以第一种为例。 首先演示所设计除法器的运算过程，下面举几个例子： 7÷7=1……0：
FPGA实验报告
南京理工大学泰州科技学院FPGA系统设计实验报告教材名称：FPGA系统设计与应用开发指导教师：周莉莉实验室：4401学院（系）：电子电气工程学院专业班级：10电信（1）班姓名：周根生朱守超学号：1002040149 1002040150实验学期：2013-2014学年第一学期总评成绩：教师签字：南京理工大学泰州科技学院FPGA系统设计实验报告目录实验一Max+plusII原理图设计输入 (1)实验二简单逻辑电路设计与仿真 (6)实验三组合逻辑电路设计（一） (11)实验四组合逻辑电路设计（二） (16)实验五有限状态机的设计 (26)实验六数字频率计 (32)南京理工大学泰州科技学院FPGA系统设计实验报告课程： FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：10020401491002040150指导教师：周莉莉实验日期：实验题目：Max+plusII原理图设计输入成绩：一、设计任务采用原理图设计输入法，设计一个具有四舍五入功能的电路，其输入为4位二进制数，要求输入大于或等于0101时，电路输出为高电平，小于0101时电路输出为低电平。
二、设计过程根据设计要求列出四舍五入的真值表，如图1.1所示。
图1.1 四舍五入真值表由图1.1可得化简的表达式为OUT=A+BD+BC,由逻辑表达式可知，要设计的电路图有四个输入端（A,B,C,D）和一个输出端OUT,整个电路由两个2输入端的与门和一个3输入的或门组成。
启动MAX+plusII，新建Graphic Editor file文件，后缀为.gdf。
在编辑界面空白处双击左键，出现输入元件对话框如图1.2所示，在Symbol Name栏中直接输入元件的符号名OK，输入端（input）,输出端（output）,连接电路如图1.3所示。
图1.2 操作图1.3 原理图芯片型号选择单击Assign，选择Device，如图1.4所示。
图1.4 型号引脚命名双击PIN_NAME,使其变黑后输入引脚名，并保存文件然后编译，如图1.5所示。
《简单的逻辑电路》物理教案
《简单的逻辑电路》物理教案第一章：逻辑电路基础1.1 教学目标：了解逻辑电路的定义和作用。
掌握逻辑电路的基本组成和符号表示。
1.2 教学内容：逻辑电路的定义和作用。
逻辑电路的基本组成：输入、输出、逻辑门。
逻辑电路的符号表示：与门、或门、非门。
1.3 教学方法：采用讲解和示例相结合的方式，让学生理解逻辑电路的基本概念。
通过绘制逻辑电路图，加深学生对逻辑电路符号表示的理解。
1.4 教学评估：课堂练习：让学生绘制简单的逻辑电路图。
课后作业：要求学生分析并解释给定的逻辑电路的功能。
第二章：与门和或门2.1 教学目标：掌握与门和或门的功能和工作原理。
能够分析简单的与门和或门电路。
2.2 教学内容：与门的功能和工作原理。
或门的功能和工作原理。
简单电路的分析：与门和或门的组合。
2.3 教学方法：通过实验和示例，让学生观察和理解与门和或门的功能。
引导学生通过逻辑推理，分析简单电路的功能。
2.4 教学评估：课堂实验：观察并解释与门和或门的实验结果。
课后作业：分析并绘制给定的简单电路图。
第三章：非门3.1 教学目标：掌握非门的功能和工作原理。
能够分析非门电路。
3.2 教学内容：非门的功能和工作原理。
非门电路的分析。
3.3 教学方法：通过实验和示例，让学生观察和理解非门的功能。
引导学生通过逻辑推理，分析非门电路的功能。
3.4 教学评估：课堂实验：观察并解释非门的实验结果。
课后作业：分析并绘制给定的非门电路图。
第四章：逻辑电路的应用4.1 教学目标：了解逻辑电路的实际应用。
能够设计简单的逻辑电路。
4.2 教学内容：逻辑电路的实际应用：数字电路、计算机等。
设计简单的逻辑电路：编码器、译码器等。
4.3 教学方法：通过实例和项目，让学生了解逻辑电路在实际应用中的作用。
引导学生通过小组合作，设计简单的逻辑电路。
4.4 教学评估：小组项目：设计并实现一个简单的逻辑电路。
课后作业：分析并解释给定的逻辑电路应用实例。
第五章：逻辑电路的测试与维护5.1 教学目标：了解逻辑电路的测试方法。
基于Protues的静态CMOS逻辑电路的设计与仿真
工业技术科技创新导报 Science and Technology Innovation Herald104DOI：10.16660/ki.1674-098X.2020.17.104基于Protues的静态CMOS逻辑电路的设计与仿真①钱香1 李丽萍2(1.无锡科技职业学院 江苏无锡 214028；2.无锡睿米信息技术有限公司 江苏无锡 214000)摘 要：微电子学是一门理论性较强的学科，为了提高学生的学习效果及学习兴趣，在课程中加入实验教学环节。
静态CMOS逻辑电路是集成电路中常用的逻辑电路。
本文介绍了Protues软件在集成电路设计教学中的应用，通过实例讲解如何用Protues软件进行静态CMOS逻辑电路的设计与仿真。
学生通过软件设计并仿真电路，加深对知识点的理解，提高学习效果和学习兴趣。
关键词：集成电路 CMOS Protues 表决器中图分类号：G642.0 文献标识码：A 文章编号：1674-098X(2020)06(b)-0104-02①作者简介：钱香（1985,3—），女，江苏如皋人，本科，讲师，主要从事微电子技术专业的教学。
集成电路产业是信息技术产业的核心。
《中国集成电路产业人才白皮书（2018-2019年版）》数据显示我国集成电路人才的缺口较大，预计到2021年存在26.1万人的缺口[1]。
无锡被公认为是中国的“硅谷”，微电子企业较多，可是并不是每个高职院校都开设了微电子技术专业，微电子技术专业的学生数量远远满足不了企业的需求。
对非微电子技术专业的学生开设微电子学相关课程一方面可以拓宽学生的知识面，另一方面可以让将来从事微电子工作的学生更快适应工作。
微电子学是一门理论性较强的学科，讲解专业知识时比较枯燥，学生容易缺乏兴趣，且不容易理解。
为了提高学生的学习效果及学习兴趣，在课程中加入实验教学环节。
其中集成电路设计一般使用Cadence软件，学生必须到实验室才能使用，且入门稍难。
简单反向逻辑电路
简单反向逻辑电路全文共四篇示例，供读者参考第一篇示例：反向逻辑电路是一种在数字电路中常见的逻辑门电路，它具有特定的逻辑功能和结构。
通过反向逻辑电路，我们可以实现逻辑门的反转或反向操作，从而改变电路的逻辑功能。
在数字电路设计和实现中，反向逻辑电路有着重要的应用，可以帮助工程师实现各种复杂的逻辑功能。
一般来说，反向逻辑电路可以分为两种类型：非门和反相器。
非门是一种基本的反向逻辑电路，它的逻辑功能是将输入的逻辑值取反，即当输入为1时输出为0，当输入为0时输出为1。
非门的真值表如下所示：输入输出0 11 0非门的符号表示通常为一个小圆圈加在门的输入端上，表示该门是一个非门。
非门的实现通常采用晶体管或集成电路等元件，通过将输入信号与门控制电路连接，就可以实现非门的逻辑功能。
非门在数字电路设计中有很广泛的应用，可以实现各种逻辑运算和控制功能。
另一种常见的反向逻辑电路是反相器，它的功能是将输入信号进行反相，即当输入信号为高电平时输出为低电平，反之亦然。
反相器的真值表如下所示：反相器通常由晶体管、集成电路等元件组成，通过适当的连接方式和控制电路，可以实现输入信号的反相功能。
反向逻辑电路在数字电路设计中有着广泛的应用，可以用于信号处理、逻辑判断、数据传输等领域。
反向逻辑电路在数字电路设计中扮演着重要的角色，它可以帮助工程师实现各种复杂的逻辑功能和控制功能。
通过合理的设计和实现，可以构建出高性能的数字电路系统，满足各种应用需求。
反向逻辑电路的研究和应用将继续推动数字电路技术的发展，为人类社会的进步和发展提供更多的可能性。
第二篇示例：简单反向逻辑电路是一种常见的电子电路，它们被广泛应用于数字电子设备和系统中。
这些电路通常由逻辑门和触发器组成，用于执行特定的逻辑功能或存储数据。
在本文中，我们将介绍简单反向逻辑电路的基本原理、应用和设计方法。
简单反向逻辑电路的基本原理是利用逻辑门和触发器之间的连接来实现逻辑功能。
逻辑门是基本的逻辑元件，它们能够执行逻辑运算，如与、或、非等。
数字电路实验报告5. 组合逻辑电路的仿真
组合逻辑电路的仿真1.实验目的➢掌握全加器、译码器、数据选择器电路的特点及设计方法；➢学会应用全加器、译码器及数据选择器设计组合逻辑电路；➢掌握各种组合逻辑电路的仿真。
2.实验器材3.实验内容3.1全加器的EDA仿真a)在Multisim软件中，按照如图1.1所示电路，从TTL库中调74LS00D、74LS86N，从基本库中调VCC、GND、J1、J2、J3，从指示库中调X1、X2等元件，连线构成1位全加器仿真电路，图中J1、J2和J3依次控制两个输入的1位二进制数A、B及低位的二进制数相加向本位的进位C，指示灯X1、X2i分别表示本位输出F和向高位的进位C。
按照功能表分别拨动J1、J2和J3，o即改变输入状态，观察输出的状态变化。
图1.1 一位全加器仿真图b) 按照图1.2及1.3连线进行全加器74LS283及CD4008的功能仿真实验。
图1.2 74LS283功能仿真电路X1X2X3X4X5图1.3 CD4008功能仿真电路c) 利用四位全加器CD4008和四异或门CC4070设计四位无符号数二进制加/减法器，画出仿真图。
解： 分析：二进制加法器可以使用CD4008实现；二进制减法可以转换为补码运算，因为正数补码与原码相同，对负数先求补码，再进行加法运算，最后再对输出求补码，即可得到减法结果。
因为补码=反码+1，反码可以让输入与1异或，+1运算可以通过进位输入端实现。
因此，可以列出真值表如下X1X2X3X4X5上图中，淡黄色为加法运算，橙色为减法运算；绿色为加法结果，其中淡绿色部分与深绿色部分相同；蓝色为加法结果，其中淡蓝色部分与深蓝色部分相同。
因为输入与高电平异或得到负数的反码，与低电平异或得到正数的反码（与原码相同），因此，可以绘制下图所示电路图实现功能：3.2 译码器的EDA 仿真a) 变量译码器变量译码器（又称二进制译码器），用于表示输入变量的状态，如2-4线、3-8线和4-16线译码器。
《简单电路》教学设计4篇(设计简单电路教案)
《简单电路》教学设计4篇(设计简单电路教案)下面是收集的《简单电路》教学设计4篇(设计简单电路教案)，供大家品鉴。
《简单电路》教学设计1教学目标：1、能够连接基本电路，并画出电路图。
2、能够根据电路图连接简单电路。
3、能够制作简单的红绿灯模型。
科学知识：1、知道一个基本电路的组成要素。
2、认识一些常见的电路符号并能画出简单的电路图。
情感、态度和价值观：1、愿意与同学一起去探讨有关电路的问题。
2、体会制作的快乐，感受成功的喜悦。
教学重难点：让学生认识电路的基本特征，能够根据自己的组装图画出较规范的电路图，在画图中逐渐认识电路的组成条件。
教学准备：导线、电池、开关、小灯泡、透明胶带、各种电工工具。
教学方法目标教学法教学时间：2课时教学过程：第一课时一、导入：出示电池，谈话：看老师今天带来了什么？它有什么用途？师：电池能够提供什么？指出：它是一种电源。
二、新授：1、认识简单电路元件：（1）除了同学们自备的电池，老师还为同学们提供了一个盒子，里面有：电池盒——上面有+、-符号，表示“正极、负极”导线——用来传输电能小灯泡——也称为小电珠，出示简图灯座——用于插放小灯泡2、连接电路：（1）利用盒子里的工具及电池，使灯泡亮起来，你会怎样做？（2）在白纸上，画出你的连接实物图。
（3）指名展示学生的想法。
3、分析连接后的情况：（1）根据学生的摆放，说明连接后的结果。
（2）说一说，电池是怎样使灯泡会亮起来的？（3）电流是按照怎样的方向传输的？（4）说明电流从正极出发最后回到负极。
（5）用手指沿着电流的方向“走几趟”体会一下，这是一条怎样的路？（板书：回路）（6）改变电池的位置、样子（盒式、条形等），请学生标出电流方向。
4、开关的认识：（1）灯泡亮了，能让它一直亮着吗？我们怎样控制家里的灯。
（2）给这个灯加一个开关，使它能够控制你的灯泡。
（3）领取开关，进行试验。
（4）为什么开关能够控制灯泡的？（5）电流被断开了，是一条断路。
电路设计与仿真——基于Multisim8与Protel2004
第1章电路设计与制作起步欢迎进入电路设计与制作的世界。
一个有头脑的电路设计者，一套完备的电路仿真与设计软件，一套硬件电路制作所需的仪器、工具和器件是电路设计与制作的3个基本要素。
一块制作完成并调试成功的电路板，哪怕其功能很简单也会是电路设计者手中最值得欣赏的成果。
学习目标：✧熟悉电路设计的一般性过程。
✧初步学习电路仿真与设计软件。
✧学习电路板的设计与制作过程。
✧了解电路的调试。
1.1 电路设计与电路图电路设计前奏电路设计手工绘制电路图电路，就是由若干相互连接、相互作用的基本电子器件组成的具有特定功能的电子系统。
一支发光二极管、一个电池和一个开关组成了世界上最简单的电路，如图1-1所示。
图1-1 世界上最简单的电路虽然图1-1所示的电路只能作为小学生的科技实验，但它却揭示了电路的3个要素——基本器件、相互连接与实现特定功能。
图1-1所示的功能很简单，就是在开关S1闭合时，发光二极管DS1发光，反之则熄灭。
这样简单的电路也是小学生们设计的成果，如果他们把设计的思路用电路图的形式绘制下来，那么他们就是一名“小电路设计师”了。
接下来，我们开始学习电路设计的深入知识。
在进行电路设计之前，十分重要的一点就是对电路的功能进行规划。
也就是说，先不电路设计与仿真——基于Multisim 8与Protel 2004·2·去理会电路的复杂性和电路形式、电子器件的选择等问题，而对电路系统所要完成的功能进行一个详细而清晰的设计。
举一个例子，在采集声音信号的过程中，我们只关心低频的声音信号，而高频噪声的存在会影响分析的效果。
这时，可以设计一个低通滤波器。
该滤波器所要实现的完整功能如下所示：✧截止频率为1.5kHz。
✧增益为20dB。
虽然只有简单的两点功能，但这却是着手进行该电路设计和电路板制作加工的指导思想。
如图1-2所示，用方框代表了未来将要设计的电路，而电路的输入输出信号是已知的。
这些方框还需要进一步的设计，所以它现在只是一个“黑匣子”。
组合逻辑电路仿真设计
组合逻辑电路仿真一、组合逻辑电路的分析本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。
并要求采用与非门实现。
2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。
下面先对两个问题进行逻辑化分析。
1、四人表决电路在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。
所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。
以A 、B 、C 、D 分别表示四个人的意见为“同意”，以它们的非表示“不同意”。
而以F 来表示灯处于“亮”的状态。
则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：F =FFFF ̅̅̅+FFF ̅̅̅F +FF ̅̅̅FF +F ̅̅̅FFF +FFFF 为了将其简化，可以画出它的卡诺图如下：可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F 的最简与或式为:F =FFF +FFF +FFF +FFF再对其去两次非并利用摩根定律就可以得到与非式如下：F =FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅这就是第一个问题的逻辑转化。
2、4位二进制码数据范围指示器四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。
同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。
则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：化简即得：F1=F̅̅̅F̅̅̅+F̅̅̅F̅̅̅F̅̅̅同理，也有5个数包含在第二组中，卡诺图如下：化简即得：F2=F̅̅̅FF+F̅̅̅FF+FF̅̅̅F̅̅̅第三组包含了6个数，卡诺图如下：化简即得：F 3=FF +FF对以上三个式子都去两次非并利用摩根定律可得：F 1=F ̅̅F ̅̅̅̅̅̅̅̅̅∙F ̅̅̅F ̅̅̅F ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 2=F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙FF ̅̅̅F̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 3=FF ̅̅̅̅̅̅∙FF̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 这样就完成了第二个问题的逻辑转化。
简单数字逻辑电路的设计
其VHDL语言描述可以如下:
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL ENTITY logic_gate IS PORT(a,b : IN STD_LOGIC; y1,y2,y3 : OUT STD_LOGIC);
E1 1 0 0 0 0 0 0 0 0 0
D0 x 1 x x x x x x x 0
D1 x 1 x 0 1 1
D3 x 1 x x x x 0 1 1 1
D0 D1 D2 D3 D4 D5 D6 D7 E1
D4 x 1 x x x 0 1 1 1 1
Q0 Q1 Q2
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY encoder8_3 IS PORT(d : IN STD_LOGIC_VECTOR(7 DOWNTO 0); q : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END encoder8_3; ARCHITECTURE rtl OF encoder8_3 IS BEGIN encoder_process:PROCESS(d) BEGIN CASE d IS WHEN "01111111"=>q<="111"; WHEN "10111111"=>q<="110"; WHEN "11011111"=>q<="101"; WHEN "11101111"=>q<="100"; WHEN "11110111"=>q<="011"; WHEN "11111011"=>q<="010"; WHEN "11111101"=>q<="001"; WHEN "11111110"=>q<="000"; when others=>q<="XXX"; END CASE; END PROCESS encoder_process; END rtl;
Verilog基本电路设计逻辑仿真实验报告
实验报告1、基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。
2、熟悉利用EDA工具进行设计及仿真的流程。
3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。
二、实验环境Libero仿真软件。
三、实验内容1、掌握Libero软件的使用方法。
2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。
3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。
4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86）的综合结果，以及相应的仿真结果。
（任选一个．．．．四、实验结果和数据处理1、所有模块及测试平台代码清单．．//74HC00代码-与非// HC00.vmodule HC00(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=~(A&B);endmodule//74HC00测试平台代码// test.v`timescale 1ns/1nsmodule test1();reg [4:1]a,b;wire [4:1]y;HC00 u1(a,b,y);initialbegina=4'b0000; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC02代码-或非// HC02.vmodule HC02(A,B,Y); input [4:1]A,B;output [4:1]Y;assign Y=~(A|B); endmodule//74HC02测试平台代码// test.v`timescale 1ns/1ns module test2();reg [4:1]a,b;wire [4:1]y;HC02 u2(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC04代码-非// HC04.vmodule HC04(A,Y); input [6:1]A;output [6:1]Y;assign Y=~A; endmodule//74HC04测试平台代码// test.v`timescale 1ns/1ns module test3();reg [6:1]a;wire [6:1]y;HC04 u3(a,y);initialbegina=4'b000001;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;endendmodule//74HC08代码-与// HC08.vmodule HC08(A,B,Y); input [4:1]A,B; output [4:1]Y; assign Y=A&B;endmodule//74HC08测试平台代码// test.v`timescale 1ns/1ns module test4();reg [4:1]a,b;wire [4:1]y;HC08 u4(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC32代码-或// HC32.vmodule HC32(A,B,Y); input [4:1]A,B;output [4:1]Y;assign Y=A|B; endmodule//74HC32测试平台代码// test.v`timescale 1ns/1ns module test5();reg [4:1]a,b;wire [4:1]y;HC32 u5(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001; #10 b=b<<1;#10 b=b<<1;endendmodule//74HC86代码-异或// HC86.vmodule HC86(A,B,Y); input [4:1]A,B;output [4:1]Y;assign Y=A^B; endmodule//74HC86测试平台代码// test.v`timescale 1ns/1ns module test6();reg [4:1]a,b;wire [4:1]y;HC86 u6(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule2、第一次仿真结果（任选一个门，请注明，插入截图，下同．．．．．．．．．．．．．．．．．）。
组合逻辑电路的仿真设计
备注：（1）、按照要求独立完成实验项目内容，报告中要有设计工具生成的电路图、波形图、仿真结果等原始截图。
（2）、实验结束后，把电子版实验报告按要求格式改名（例：电信1班_张三_09号_实验七.doc ）后，上传至指定ftp 服务器目录下（homework_upload ）的相应文件里，并由实验教师批阅记录后；实验室统一刻盘留档。
ftp:59.74.50.66 账号：microele 密码：ele1507实验六 组合逻辑电路的仿真设计一、实验目的1、掌握译码器和数据选择器等中规模数字集成电路（MSI ）的性能及使用方法。
2、能用集成逻辑门、集成译码器、数据选择器设计实现简单的逻辑电路。
3、掌握Multisim10.0电子电路仿真软件进行设计逻辑电路的仿真测试。
二、实验预习1、认真阅读实验原理，熟悉Multisim10.0逻辑转换仪的使用方法。
2、认真阅读实验原理，熟悉逻辑电路设计方法、译码器和数据选择器实现逻辑函数的原理。
3、完成组合逻辑电路设计：有4台电动机的额定功率分别为10KW 、10KW 、20KW 、30KW ，电源设备的额定功率为45KW 。
若电动机的运行是随机的，试设计一个电源过载保护的逻辑电路。
（1）、按照以下逻辑抽象进行设计：A 、B 表示两个10KW 电机；C 表示一个20KW 电机，D 表示一个30KW 电机；1表示电动机启动，反之用0表示；电源是否过载用Y 表示，1表示过载，0为正常，正确列写真值表，填入表2.6.1。
（2）、手工设计得到的逻辑函数表达式：最简与或式：A,B,C,D)Y（ABD+CD ；三、实验内容及数据分析1、使用逻辑转换仪实现该逻辑电路与非门形式的自动化设计，得到最简函数表达式，并和自己手工设计结果对比。
根据设计结果输入使用集成逻辑门组成的逻辑图，并且按照真值表逐项测试该逻辑电路功能，测试结果记入表2.6.1.设计的逻辑电路：功能测试结果对比：表2.6.1 逻辑电路的测试结果对比2、使用74LS138（3-8线译码器）或者74HC154（4-16线译码器）实现上述设计的逻辑功能，并对得到的电路进行功能测试，逐项测试结果填入表2.6.1。
非门,与非门,或非门的电路结构与仿真
实验二非门、与非门、或非门的电路构造与仿真班级xxxx xx 学号xxxxxxxx 指导教师一、实验目的1、掌握根本组合逻辑电路构造及相关特性；2、进一步熟练Hspice等工具；二、实验容及要求1、设计反相器电路；2、设计出2输入与非门、或非门并仿真；实验结果及要求：〔1〕、确定反相器电路每个晶体管尺寸；〔2〕、绘制出反相器电压传输特性；〔3〕、确定与非门、或非门各个管子的尺寸；三、实验原理1.反相器：〔1〕组成：一个增强型NMOS管和一个增强型PMOS管相连接而组成的；下方的NMOS 管的衬底〔P型硅〕都接地，而PMOS管衬底〔N型硅〕都接Vdd，这种对衬底的偏置方式可以防止源，漏区和衬底形成的PN结正偏，防止寄生效应。
〔2〕构造：CMOS反相器中输入端直接连接在NMOS管和PMOS管的栅极上，输入端引入的输入电平会直接影响NMOS管和PMOS管的工作状态。
而NMOS管和PMOS管的漏极那么相互连接起来，构成了输出端，对外提供输出电平〔Vout〕.注意：反相器的输出端并不是孤立的节点，而是连接有负载电容。
( 3 )在CMOS反相器中，NMOS管和PMOS管的栅源电压和漏源电压与输入，输出电平的关系为：V(GSN)= V(in);V(DSN)=V(out)V(GSP)=V(in)-V(DD);V(DSP)=V(out)-V(DD);备注：G为栅极，S为源极，D为漏极。
(5)反相器的工作原理：静态工作的CMOS反相器，当输入为逻辑值“0〞时〔V〔in〕= 0V〕,NMOS管的接地端为源极，NMOS 管上的栅源电压为0V,而PMOS管接V〔DD〕的是源极，PMOS管的栅源电压为-V(DD).这就使得NMOS 管处于截止状态而PMOS管处于导通状态；通过导通的PMOS管，在电源电压V(DD)与输出端连接的负载电容之间建立起了导电通路。
可以将负载电容充电到V〔DD〕,使得输出的逻辑值变为“1〞；当输入为逻辑值“1〞时〔此时的输入电平为V〔DD〕,即V(in)=V(DD)〕,由于PMOS管的栅源电压为0V,而NMOS管的栅源电压为V(DD),使得PMOS管处于截止状态而NMOS管处于导通状态，这样就在负载电容与地电极之间通过NMOS管建立起了导电通路，使得负载电容被放电到0V，这就使输出逻辑值变为“0〞。
如何设计一个简单的逻辑门电路
如何设计一个简单的逻辑门电路逻辑门电路设计指的是通过使用逻辑门（例如与门、或门、非门等）来实现特定的逻辑功能。
在这个任务中，我们将讨论如何设计一个简单的逻辑门电路。
一、概述逻辑门电路是现代数字电子领域中最基本和常见的电路之一。
它们被广泛应用于计算机、通信设备、电子仪器以及其他数字电路系统中。
一个逻辑门电路通常由输入信号、逻辑门和输出信号组成。
输入信号包括电压或电流，逻辑门根据特定的逻辑关系，对输入信号进行处理，然后产生相应的输出信号。
二、逻辑门的基本类型1. 与门（AND Gate）：只有所有的输入都为高电平时，输出为高电平；否则输出为低电平。
2. 或门（OR Gate）：只要有一个输入为高电平时，输出为高电平；否则输出为低电平。
3. 非门（NOT Gate）：当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
三、设计逻辑门电路的步骤1. 确定逻辑需求：首先，我们需要明确逻辑门电路的功能需求。
例如，我们想要设计一个与门电路，只有当两个输入信号同时为高电平时，输出信号才为高电平。
2. 选择适当的逻辑门：根据逻辑需求，选择合适的逻辑门类型。
在这个例子中，我们应该选择一个与门。
3. 组合逻辑元件：根据选定的逻辑门类型，将逻辑门组合在一起。
对于与门电路，我们需要将两个输入连接到与门的两个输入端，然后将与门的输出连接到输出端。
4. 连接电源和接地：将电源连接到逻辑门电路的正极，将地线连接到逻辑门电路的负极。
这样可以为逻辑门提供所需的电源。
5. 检查和测试电路：检查电路中是否有错误或失误。
在运行之前，进行逻辑门电路的测试，以确保它可以正常工作。
6. 优化逻辑门电路：如果出现问题或需要进一步优化，可以对逻辑门电路进行调整和改进。
根据需要对电路进行修改，改变输入和输出的电平等。
四、常见应用场景1. 组合逻辑电路：由多个逻辑门组成，实现更复杂的逻辑功能，例如加法器、译码器等。
2. 时序逻辑电路：根据时钟信号和存储元件状态实现特定的功能，例如触发器、计数器等。
《FPGA系统设计》实验报告》简单逻辑电路设计与仿真
《FPGA系统设计》实验报告》简单逻辑电路设计与仿真
一、设计任务
1、掌握组合逻辑电路的设计方法。
2、掌握结构体的三种描述方式，加深FPGA设计的过程。
二、设计过程
1、在结构体中使用行为描述方式，设计一位二进制数的半加器，
两个数分别是a和b，和为s，进位为c。
行为描述
图2.1 引脚分配图
2、在结构体中使用数据流描述方式，设计一位二进制数的半加器，两个数分别是a和b，和为s，进位为c。
数据流描述方式
图2.2 引脚分配图
3、在结构体中使用结构化描述方式，设计一位二进制数的半加器，两个数分别是a和b，和为s，进位为c。
结构化描述方式
图2.3 引脚分配图
三、总结
本次实验分别用行为描述、数据流描述方式、结构化描述方式来实现，关键是在于程序代码上有所不同，接线方式并不改变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VHDL与集成电路CAD
实验四十二简单逻辑电路设计与仿真
验项目名称：简单逻辑电路设计与仿真
实验项目性质：普通实验
所属课程名称：VHDL与集成电路CAD
实验计划学时：2学时
一．实验目的
1.学习并掌握MAX+PLUSⅡ的基本操作；
2.学习在MAX+PLUSⅡ下设计简单逻辑电路与功能仿真的方法。
二．实验要求
1.MAX+PLUSⅡ使用的相关内容；
2.阅读并熟悉本次实验的内容；
3.用图形输入方式完成电路设计；
4.分析器件的延时特性。
三．实验主要仪器设备和材料
1.PC机。
2.MAX+PLUSⅡ软件。
四．实验内容及参考实验步骤
1．用D触发器设计一个4进制加法计数器并进行功能仿真。
(1)开机，进入MAX+PLUSⅡ系统。
(2)点击File菜单Project子菜单之Name项，出现Project Name 对话框。
为当
前的实验选择恰当的路径并创建项目名称(注意MAX+PLUSⅡ不识别中文
路径)。
(3)点击File菜单之New项，出现对话框，选择Graphic Editor File输入方式。
出现图形编辑窗口（注意界面发生了一定变化）。
(4)双击空白编辑区，出现Enter Symbol 对话框（或点击Symbol 菜单Enter
Symbol项）从Symbol Libraries项中选择mf子目录（双击），然后在
Symbol File 中选择7474元件（双D触发器）；在prim子目录中选择电源
vcc、输入脚input 和输出引脚output。
（或直接在Symbol Name 中输入所
需元件的名称回车亦可）。
(5)在图形编辑窗口中的左侧点击连线按钮(draws a horizontal or vertical line)，
并完成对电路的连线。
各元件布置在合适的位置上（参考电路如图1）。
(6)在引脚的PIN_NAME处左键双击使之变黑，键入引脚名称。
(7)点击File菜单Project子菜单之set project to current file，也可点击工具栏中
的“change the project name to the name of the current file” 按钮，使项目名称
与当前设计文件相同。
(8)选择器件。
点击Assign 菜单Device项，选择ACEX1K系列的
EP1K30QC208-3(注意去掉“Show Only Fastest Speed Grades”前面的打勾，
否则找不到该器件)，与下载板主芯片型号相一致的器件。
(9)点击File菜单Project子菜单之save and check项对文件进行存盘并进行语法
检查，然后点击START按钮进行编译。
(10)点击MAX+PLUSⅡ菜单Waveform Editor 子菜单，出现Waveform Editor窗
口。
点击Node 菜单Enter Nodes From SNF,在Enter Nodes From SNF对话框
中点击List按钮、“=>”按钮和Ok按钮。
图1 4进制加法计数器
(11)点击Name项下in1（即CP），所在行会变黑。
(12)点击界面左侧Move a transition or edits a waveform按钮手工设定波形，或点
击overwrites a single selected nodes or a group waveform with a specified count
sequence自动设定波形。
(13)点击File菜单Project子菜单之save &compile项对文件进行存盘编译。
(14)点击MAX+PLUSⅡ菜单、Simulator子菜单，出现仿真界面。
Simulator :Timing Simulator对话框的 Start Time和End Time中设定起始和终
了时间（对初学者推荐采用默认值），点“start”开始仿真。
15) 点击“Open SCF”按钮，观察仿真结果，并进行延时分析，是否与器件标称值相符。
2．设计一个2－4译码器并进行静态功能仿真。
首先确定2-4线译码器的逻辑线路图，如图2所示。
（1）点击File菜单project子菜单的Name项建立一个新的项目。
（2）点击New按钮，选Graphic Editor项新建一个图形输入文件。
（3）双击左键，在Enter Symbol框中Symbol Libraries 中双击prim。
（4）在Symbol Files中选用元件。
（5）点击连线按钮(draws a horizontal or vertical line)，完成电路连线。
（6）双击PIN＿NAME为引脚命名。
图2 2－4译码器
（7）击File菜单Project子菜单之set project to current file，也可点击工具栏中“change the project name to the name of the current file” 按钮，使项目名称与当前设计文件相同。
（8）选择器件。
点击Assign 菜单Device项，选择ACEX1K系列的EP1K30QC208-3。
(9)点击File菜单Project子菜单之save and check项对文件进行存盘并进行语法检
查，然后点击START按钮进行编译。
(10) 打开波形仿真窗口，点击overwrites a node with a clock waveform按钮为时钟
输入端设置波形。
（11）点击编译按钮对进行编译。
（12）点击仿真按钮（Timing Simulator），对电路进行仿真。
(13) 分析仿真结果。
五．实验报告
1.叙述完成实验中的内容；
2.总结用MAX+PLUSⅡ系统以图形法对逻辑电路进行设计、仿真的操作步骤；
3.讨论自己在设计过程中遇到的问题，解决的过程以及收获、体会。