组合逻辑电路 常用组合逻辑电路
q第13章门电路和组合逻辑电路
在分析过程中，可以合并或简化某些门电路，以简化整个电路的分析过程。
组合逻辑电路的设计
设计步骤
根据实际需求，确定输入和输出变量，使用真值表或逻辑表达式描述逻辑功能， 然后根据逻辑功能选择合适的门电路进行实现。
优化设计
在设计过程中，可以优化门电路的选择和布局，以减小电路的体积和功耗，提高 电路的性能和可靠性。
OR门
当所有输入都为低电平（0）时，输出才为 低电平（0）；只要有一个输入为高电平 （1），输出就为高电平（1）。
NAND门
与非门，当所有输入都为高电平时，输出 为低电平；只要有一个输入为低电平，输 出就为高电平。
NOT门
又称非门，输入为高电平时，输出为低电 平；输入为低电平时，输出为高电平。
输入和输出逻辑值
组合逻辑电路的基本概念
组合逻辑电路
真值表
由门电路组成的电路，用于实现逻辑 运算。
表示输入变量与输出变量之间逻辑关 系的表格。
输入变量和输出变量
输入到组合逻辑电路的信号称为输入 变量，从组合逻辑电路输出的信号称 为输出变量。
组合逻辑电路的分析
分析步骤
通过查看电路图，列出输入和输出变量，确定每个门电路的功能，并使用真值 表或逻辑表达式来描述整个电路的逻辑功能。
常用组合逻辑器件的使用
总结词
熟悉常用组合逻辑器件的特性和应用
详细描述
了解常用组合逻辑器件，如编码器、译码器 、数据选择器、比较器等的特性和工作原理 。掌握这些器件的应用场景和使用方法，能
够根据实际需求选择合适的器件。
THANKS FOR WATCHING
感谢您的观看
加法器
总结词
加法器是一种实现二进制加法运算的电 路。
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
常用组合逻辑电路模块
4.6 加法器
4.6.1半加器 半加器可如组合逻辑电路分析的例3.1中介绍 的用与非门组成，也可以如图 (a)由异或门及 与门组成。
4.6.2全加器
1．1位全加器
全加器：进行加数、被加 数和低位来的进位信号相 加，并根据求和结果输出 该位的进位信号。
Ai 0 0 0 0 1 1 1 1
全加器的真值表 输入 输出 Bi Ci Si Ci+1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 1 1 1
所示。
2．考虑低位比较结果的多位比较器
74LS85符号及其扩展接法
3．数据比较器的应用
（1）四舍五入电路
B3B2B1B0=[4]D， 当 A3A2A1A0>B3B2 B1B0时，输出 F=1，否则F=0， 若把F当作进位， 则该电路可实 现四舍五入。
(2)中断优先判断电路
中断优先判别电路Biblioteka 工作原理0 0 0 传 送 端 由译码器连 成的数据 分配器
接 收 端
0
0 1
1 0 译码
1
禁止译码
4．5 数据比较器
1、 1 位数值比较器
设1位数值比较器输入 1位二进制数为A、B。 当A大于B时，对应输 出YA>B为高电平； 当A<B时，对应输出 YA<B为高电平； 当A=B时，对应输出 YA=B为高电平。由此 可得其真值表如表4.9
优先权编码器首先将外部中断请求信号排队，需要紧急 处理的请求一般级别最高，优先权编码器把对应的输入位编 成三位二进制作为比较器的输入，比较器的另一端的数据输 入连到现行状态寄存器的输出端，接受的数据是计算机正在 处理的中断请求信号系统。 如果比较器A>B=1表示，当前的中断请求对象级别比现行 处理的事件级别高，计算机必须暂停当前的事件处理转而响 应新的中断请求。 如果A>B=0表示，则表示中断请求对象级别比现行处理的 事件级别低，比较器不发出中断信号，直到计算机处理完当 前的事件后再将现行状态寄存器中的状态清除，转向为别的 低级中断服务。
常用组合逻辑电路及MSI组合电路模块的应用-2
可以得到如下输出逻辑表达式:
Y0 ? A2 ? A1 ? A0 ? A2 A1A0 ? m0 ? M0
Y1 ? A2 ? A1 ? A0 ? A2 A1A0 ? m1 ? M 2
Y2 ? A2 ? A1 ? A0 ? A2A1 A0 ? m2 ? M3
Y3 ? A2 ? A1 ? A0 ? A2A1A0 ? m3 ? M 3
Y4 ? A2 ? A1 ? A0 ? A2 A1 A0 ? m4 ? M 4
Y5 ? A2 ? A1 ? A0 ? A2 A1A0 ? m5 ? M5
Y6 ? A2 ? A1 ? A0 ? A2A1 A0 ? m6 ? M6 Y7 ? A2 ? A1 ? A0 ? A2A1A0 ? m7 ? M7
根据显示器件的驱动特性 ,可以列出如表3―8所示的 真值表,表中假定1010~1111 共六个输入组合不会出现。
第3章 常用组合逻辑电路及 MSI 组合电路模块的应 用
a
Ya
A0
显
Yb
f
b
A1
示
Yc
译Hale Waihona Puke YdgA2 A3
码 器
Ye
e
Yf
c
Yg
d
图3―15 BCD-七段显示译码器
第3章 常用组合逻辑电路及 MSI 组合电路模块的应 用
Ye =A2 A1+A0
Yf =A1A0 +A 2A1+A 3 A2A0
Yg =A 3 A2 A1+A2A1A0
图3―16为BCD-七段显示译码器的逻辑图。
第3章 常用组合逻辑电路及 MSI 组合电路模块的应 用
常用组合逻辑电路(3线—8线译码器 138)
常用组合逻辑电路(3线—8线译码器 138)3线—8线译码器是一种常用的数字电路，用于将一个三位二进制数映射到八个输出信号上。
它通常被用作地址译码器，将CPU发出的地址信号译码成与之对应的设备的CS（片选）信号。
以下是一些常见的组合逻辑电路及其应用：1. 2进制加法器2进制加法器是一种常见的电路，它用于将两个二进制数相加。
它的输入通常为两个二进制数和一个进位信号，输出为一个二进制数和一个进位信号，其中进位信号由前一位相加的进位和当前位的两个输入信号决定。
2进制加法器通常被用于CPU中的ALU（算术逻辑单元）中，实现加法操作。
2. 4位全加器4位全加器是一种电路，用于将四位二进制数相加。
它由四个2进制加法器组成，每个加法器的进位都与前一个加法器的进位相连。
4位全加器通常也被用于ALU中，实现更高精度的加法操作。
3. 反相器反相器是一种电路，将输入信号取反输出。
它通常由一个晶体管或MOS管构成，当输入信号为高电平时，电路关闭，输出为低电平；当输入信号为低电平时，电路开启，输出为高电平。
反相器在数字电路中有广泛应用，用于信号处理、计数器、寄存器等电路。
4. 与门与门是一种电路，当所有输入信号都为高电平时，输出为高电平；否则输出为低电平。
与门通常由两个PNP晶体管或两个NPN晶体管组成，输入信号通过两个晶体管的基极输入到集电极，当所有输入信号都为高电平时，晶体管都开启，输出信号为高电平。
5. 或门或门是一种电路，当任意一个输入信号为高电平时，输出为高电平；否则输出为低电平。
与门和或门是组合逻辑电路常用的基本逻辑门，它们可以通过多次组合实现更复杂的电路功能。
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
知识点二 常用的组合逻辑电路_电工电子技术基本功_[共5页]
![知识点二 常用的组合逻辑电路_电工电子技术基本功_[共5页]](https://img.taocdn.com/s3/m/520f7c71f524ccbff12184eb.png)
182 电工电子技术基本功
②圈的数目越少越好；
③同一个“1”方格可以被多次圈，但每一个圈内至少应有一个方格未被其他圈圈
过，否则该项所表示的乘积项是多余的。
知识点二 常用的组合逻辑电路
按照电路的结构和工作原理，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
在任何时刻电路的稳定输出只取决于同一时刻各输入变量的取值，而与电路以前的状态
无关，就称为组合逻辑电路，简称组合电路。
1．编码器
数字电路中只有“1”和“0”两种数码，也就是只有“高电平”和“低电平”两种
工作状态，需要将若干个“0”和“1”按一定规律排列在一起，代表不同的数码和不同
的含义，这样的过程就叫做“编码”。
图9-23所示是常见的10-4 线编码器，也是8421BCD
编码器，其真值表如表9-11所示。
图9-23 10-4 线编码器
表9-11 8421BCD编码器真值表
十进制数输入变量
输出变量
Y3Y2Y1Y0
0 A00 0 0 0
1 A10 0 0 1
2 A20 0 1 0
3 A30 0 1 1
4 A40 1 0 0
5 A50 1 0 1
6 A60 1 1 0
7 A70 1 1 1
8 A8 1 0 0 0
9 A9 1 0 0 1
逻辑表达式为
Y0=A1+A3+A5+A7+A9
Y1=A2+A3+A6+A7
Y2=A4+A5+A6+A7
Y3=A8+A9
2．译码器
译码是编码的逆过程，即将代码译为一定的输出信号，常用的是将二进制数转换为。
常见组合逻辑电路【共32张PPT】
else begin q<=d; qn<=~d; end
end
endmodule
2、带清零端、置1端的JK触发器
module JK_FF(CLK,J,K,Q,RS,SET);
input CLK,J,K,SET,RS;
output Q;
reg Q;
always @(posedge CLK or negedge RS or negedge SET )
采用“assign”语句是描述组合逻辑电路最常用的方法之一。
（3）用“always”或“initial”过程块。 （行为描述）
使用initial和always的区别
“always”块既可用于描述组合逻辑，也可描述时序逻辑。
always语句是不断地重复活动的，直到仿真过程结束。但always语句后的
同步置数，低电平有效. input A,B,C,D; output F;
常见组合与时序逻辑电路Verilog HDL描述 3’b110:out=8’b10111111;
output pass;
default： out =8 'bx;
reg[2:0] outcode;
begin 端口信号名称可以采用位置关联方法和名称关联方法进行连接。
begin if(h) outcode=3’b111;
if(!RS) Q<=1’B0;
（1）调用内置门元件描述
module gate3(F,A,B,C,D);
input A,B,C,D; output F;
nand (F1,A,B); and(F2,B,C,D); or(F,F1,F2); //调用内置门
4’d6:{a,b,c,d,e,f,g}=7’b1011111;
常见的组合逻辑电路
常见的组合逻辑电路组合逻辑电路指的是由多个逻辑门组成的电路，其输出只与输入信号的组合有关，而与输入信号的时间顺序无关。
在现代电子设备中，组合逻辑电路被广泛应用于数字电子系统的设计中。
下面将介绍几种常见的组合逻辑电路及其应用。
一、与门（AND Gate）与门是最基本的逻辑门之一，它只有当所有输入信号都为高电平时，输出才为高电平。
与门在数字电路中扮演着非常重要的角色，可以用于实现多个输入信号的复合判断。
在计算机的算术逻辑单元（ALU）中，与门经常用于进行逻辑运算。
二、或门（OR Gate）或门也是一种常见的逻辑门，它只要任意一个输入信号为高电平，输出就为高电平。
与门和或门可以相互组合使用，实现更复杂的逻辑运算。
或门常用于电子开关和电路选择器等应用中。
三、非门（NOT Gate）非门是最简单的逻辑门，它只有一个输入信号，输出信号是输入信号的反向。
非门常用于信号反转的场合，例如数字信号进行取反操作。
四、与非门（NAND Gate）与非门是由与门和非门组合而成的逻辑门，其输出是与门输出信号取反。
与非门的应用非常广泛，可以用于各种数字电路的设计中，例如计算机内存、固态硬盘等。
五、或非门（NOR Gate）或非门由或门和非门组合而成，其输出是或门输出信号取反。
与与非门类似，或非门也可以用于各种数字电路的设计中，例如译码器、比较器等。
六、异或门（XOR Gate）异或门是一种特殊的逻辑门，只有当输入信号中的奇数个为高电平时，输出为高电平；偶数个为高电平时，输出为低电平。
异或门在编码器、加法器以及数据传输方面有着重要的应用。
七、多路选择器（Multiplexer）多路选择器是一种可以根据选择信号选择不同输入信号的逻辑电路。
它可以将多个输入信号中的一个或多个输出至一个输出线上。
多路选择器可以在数字信号的选择和转换中起到关键作用。
八、译码器（Decoder）译码器是一种将多位输入信号转换为多位输出信号的逻辑电路。
它可以将某个特定的输入编码成高电平，从而实现对多个输入信号的解码和处理。
常用的组合逻辑电路
常用的组合逻辑电路
加法器：实现1位二进制数之间加法运算的电路称为1位加法器。
依据加数的不同，1位加法器又分为半加器和全加器两种电路类型。
假如不考虑来自低位的进位而是只将两个1位二进制数相加，即只有加数和被加数相加，这种加法运算称为半加运算。
实现半加运算的电路叫做半加器。
串行进位加法器的优点是电路比较简洁，缺点是速度比较慢。
编码器：在数字系统中，所谓编码，就是将字母、数字、符号等信息编成一组二进制代码的过程。
编码器是数字电路中常用的集成电路之一。
最常见的计算机键盘中就含有编码器器件，当按下键盘上的按键时，编码器将按键信息转换成二进制代码，并将这组二进制代码送到计算机进行处理。
目前常常使用的编码器有一般编码器和优先编码器两类。
译码器：译码是编码的反过程。
编码是将信号转换成二进制代码，译码则是将二进制代码转换成特定的信号。
将输入的二进制代码转换成特定的高（低）电平信号输出的规律电路称为译码器。
数据选择器：数据选择器的功能是依据地址选择码从多路输入数据中选择一路送到输出。
当输入信号经过不同的路径传输到同一个门电路时，由于信号所经过的门电路的传输延时不同，或者所经过的门电路的级数不同，导致信号到达汇合点门电路的时间不同，从而可能引起该门电路的输出波
形消失尖峰脉冲（干扰信号），这一现象称为组合规律电路中的竞争-冒险现象。
产生竞争-冒险的缘由是由于一个门的两个互补的输入信号分别经过两条不同的路径传输，由于延迟时间不同，而到达的时间不同引起的。
消退竞争-冒险的方法主要有引入封锁脉冲、引入选通脉冲、接滤波电容或修改规律设计等。
常用组合逻辑电路模块
提高电路速度
优化信号传输路径
通过优化电路布局和布线， 缩短信号传输路径，提高 电路速度。
采用高速逻辑门
选用高速的逻辑门器件， 提高电路的开关速度。
减少逻辑门的级数
减少逻辑门的级数可以有 效降低信号延迟，提高电 路速度。
降低功耗
选择低功耗器件
选用低功耗的逻辑门器件，从根 本上降低电路功耗。
动态电源管理
常用组合逻辑电路模 块
https://
REPORTING
• 组合逻辑电路概述 • 常用组合逻辑电路模块介绍 • 组合逻辑电路的设计方法 • 组合逻辑电路的优化与改进 • 组合逻辑电路的实例分析
目录
PART 01
组合逻辑电路概述
REPORTING
WENKU DESIGN
逻辑电路。
PART 04
组合逻辑电路的优化与改 进
REPORTING
WENKU DESIGN
减少元件数量
优化逻辑函数
通过化简逻辑函数，减少所需的逻辑 门数量，从而降低元件数量。
利用共享逻辑门
选择适当的逻辑门类型
根据实际需求选择适当的逻辑门类型， 如AND、OR、NOT等，以减少元件 数量。
在电路中共享逻辑门，避免重复使用， 进一步减少元件数量。
数据传输
在数据传输中，组合逻辑 电路可以用于实现数据的 编码、解码和校验等功能。
控制系统
组合逻辑电路可以用于控 制系统的信号处理和逻辑 控制，如自动化生产线和 交通信号控制等。
组合逻辑电路的基本元素
输入端
接收外部信号的接口。
输出端
输出处理结果的接口。
门电路
实现基本逻辑运算的单 元，如与门、或门、非
根据电路工作状态动态调整供电电 压，实现功耗的有效降低。
组合逻辑电路
(3) 列出真值表。
Y ABC ABC
(4) 电路功能逻辑描述。 当3个输入信号一致时，输
出1； 当3个输入信号不完全一致
时，输出0。
“符合”电路
ABCY 0001 0010 0100 0110 1000 1010 1100 1111
2.3 常用的组合逻辑电路
2.3.1 编码器 2.3.2 译码器 2.3.3 数据选择器 2.3.4 数值比较器 2.3.5 加法器 2.3.6 乘法器
Y0 I 2 I1 I 0
Y4 I2 I 1 I 0
Y1 I 2 I1I0 Y5 I2 I1I0
Y2 I 2 I1 I 0
Y6 I2I1 I 0
Y3 I 2I1I0 Y7 I2 I1I0
Y0 I 2 I1 I 0
Y4 I2 I 1 I 0
Y1 I 2 I1I0 Y5 I2 I1I0
I9
8421 BCD 编码器
编码表
输
输出
入 Y3 Y2 Y1 Y0
Y3 = I8 + I9
I0 0 0 0 0
函 数
Y2 = I4 + I5 + I6 + I7
式 Y1 = I2 + I3+ I6 + I7
I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1
Y0 = I1 + I3+ I5 + I7 + I9 I4 0 1 0 0 I5 0 1 0 1
设计编码器的关键在于编码规则，编码规则不同，设 计的结果也不同。
2.3.1 编码器
2．二进制普通编码器
二进制编码器：用n位二进制代码对 m=2n 个信号 进行编码的电路。
电路电子技术常用组合逻辑电路介绍
同理可得Y1、Y0的表达式如下：
Y 1 I 7 I 7 I 6 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 7 I 6 I 5 I 4 I 3 I 5 I 4 I 2
Y 0 I 7 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I1
图8-10
电路电子技术常用组合逻辑电路介绍
（2）优先编码器8线—3线 特点：允许同时输入两个以上的编码信号，但只对其中优先
权最高的一个进行编码。 优先编码器常用于优先中断系统和键盘编码。与普通编码器不
同，优先编码器允许多个输入信号同时有效，但它只按其中优先级 别最高的有效输入信号编码，对级别较低的输入信号不予理睬。
生活中常用十进制数及文字、符号等表示事物。
编码器
译码器
数字电路只能处理二进制信号
编码原则：n位二进制代码可以组成2n种不同的状态，也就可
以表示2n个不同的信息。若要对N个输入信息进行编码，则满足 N ≤ 2n （8-2）
n为二进制代码的位数，也即输入变量的个数。当N = 2n时， 是利用了n个输入变量的全部组合进行的编码，称为全编码，实现 全编码的电路叫做全编码器（或称二进制编码器）；当N ＜2n时， 是利用了n个输入变量的部分状态进行的编码，称为部分编码。
8.2.1 编码器
1. 什么是编码
一般地说，用文字、符号或者数字表示特定事物的过程 都可以叫做编码。例如，人一出生就要起名字，入学后被编 上学号，运动员身上带的号码布等等，都属于编码。而数字 电路中的编码，是指用二进制代码表示不同的事物。能够实 现编码功能的电路称做编码器。
《组合逻辑电路设计》课件
目录
• 组合逻辑电路概述 • 组合逻辑电路设计方法 • 常用组合逻辑电路设计 • 组合逻辑电路的分析 • 组合逻辑电路的实现
01 组合逻辑电路概 述
组合逻辑电路的定义
01
02
03
组合逻辑电路
由门电路组成的数字电路 ，其输出仅与当前的输入 有关，而与之前的输入无 关。
04 组合逻辑电路的 分析
组合逻辑电路的分析步骤
确定输入和输出变量
首先需要确定组合逻辑电路的输入和 输出变量，以便了解电路的功能需求 。
பைடு நூலகம்
列出真值表
根据输入和输出变量的取值，列出组 合逻辑电路的真值表，以便了解电路 在不同输入下的输出情况。
化简逻辑表达式
根据真值表，化简输出函数的逻辑表 达式，以便了解电路的逻辑关系。
分析电路的完备性
检查电路是否实现了所需的功能，并 确定是否存在冗余的元件或不必要的 电路结构。
组合逻辑电路的分析实例
实例一
2-2=1的组合逻辑电路：该电路有两个输入 变量A和B，一个输出变量Y，满足条件A和 B不同时为1时Y为0，其他情况下Y为1。通 过分析可以得出输出函数的逻辑表达式为 Y=A'B'+AB。
THANKS
感谢观看
特点
无记忆功能，仅根据当前 的输入确定输出。
应用
如编码器、译码器、多路 选择器等。
组合逻辑电路的基本组成
门电路
是构成组合逻辑电路的基本单元，如AND门、OR 门、NOT门等。
输入和输出
组合逻辑电路有多个输入和输出，输入用于接收 外部信号，输出用于传递处理后的信号。
连线
连接门电路，将输入与输出连接起来，实现信号 的传递和处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实现编码的逻辑电路，称为编码器。 目前经常使用的编码器有普通编码器和优先编
码器两种。
2
（1） 普通编码器—8线-3线编码器
3
3位二进制编码器的真值表
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7
10 0 0 0 0 0 0 01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1
低电平驱动
公共阴极
公共阳极
七段显示LED数码管 (a) 外形图 (b) 共阴型 (c) 共阳型
31
输
数字 A3
0
0
1
0
2
0
3
0
4
0
5
0
6
0
7
0
8
1
9
1
10 1
11 1
12 1
13 1
14 1
15 1
入
输
出
A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg
000 1 1 1 1 1 1 0 001 0 1 1 0 0 0 0 010 1 1 0 1 1 0 1 011 1 1 1 1 0 0 1 100 0 1 1 0 0 1 1 101 1 0 1 1 0 1 1 110 0 0 1 1 1 1 1 111 1 1 1 0 0 0 0 000 1 1 1 1 1 1 1 001 1 1 1 0 0 1 1 010 0 0 0 1 1 0 1
LED具有许多优点，它
不仅有工作电压低(1.5～3V)、
体积小、寿命长பைடு நூலகம்可靠性高
等优点，而且响应速度快
(≤100ns)、亮度比较高。
一般LED的工作电流选
在5~10mA，但不允许超过
最大值（通常为50mA）。
R为限流电阻
LED可以直接由门电路 驱动。
R
5V VD IF
5V 2V 10mA
30
高电平驱动
4.3 若干常用的组合逻辑电路
人们为解决实践上遇到的各种逻辑问题，设计 了许多逻辑电路。其中有些逻辑电路经常、大量出 现在各种数字系统当中。为了方便使用，各厂家已 经把这些逻辑电路制造成中规模集成的组合逻辑电 路产品。
比较常用的组合逻辑部件有编码器、译码器、 数据选择器、加法器和数值比较器等等。
1
4.3.1 编码器
24
用两片74LS138接成的4线－16线译码器
25
用两片74LS138接成的4线－16线译码器
26
二-十进制译码器
二-十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。
27
74LS42真值表见书——P178
28
显示译码器
➢ 数字显示器件 数字显示器件是用来显示数字、文字或者符号的器件，
……
片2：111 片2：111 片2：111 片2：111 片2：111 片2：111
片1 000 001 010 011 100 101 110 111
片2 z2z1z0 111 111 111 110 111 101 111 100 111 011 111 010 111 001 111 000
输出
Y2 Y1 Y0 YS YEX 11111 11101 00010 00110 01010 01110 10010 10110 11010 11110
9
控制端扩展功能举例： 用两片8线-3线优先编码器设计以一个16线-
4线优先编码器，A15的优先权最高
1
10
11
12
13
编码： A15——0000 A14——0001 …… A8——0111 A7——1000 …… A0——1111
与非门
17
1
18
三、二-十进制优先编码器
19
4.3.2 译码器
译码： 编码的逆过程，将编码时赋予代码的 特定含义“翻译”出来。
译码器： 实现译码功能的电路。 常用的有：二进制译码器，二-十进制译码器，
显示译码器等
20
二进制译码器
输入
输
出
A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0000000001
0 0100000010
0 1000000100
0 1100001000
1 0000010000
1 0100100000
1 1001000000
1 1110000000
21
1
A2
Y0
1
7 4L S1 38
0
A1
Y1
1
1
A0
Y2
1
Y3
1
1
S1
Y4
1
Y5
S2
Y6
1
0
S3
Y7
1
22
23
用两片74LS138接成的4线－16线译码器
与非门
16
A7——0111 片1：111
A6——0110 片1：111
A5——0101 片1：111
A4——0100 片1：111
A3——0011 片1：111
A2——0010 片1：111
A1——0001 片1：111
A0——0000 片1：111
片2：000 片2：001 片2：010 片2：011 片2：100 片2：101 片2：110 片2：111
Y2 Y1 Y0
000 001 010 011 100 101 110 111
4
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
5
（2）二进制优先编码器
➢在优先编码器中，允许同时输入两个以上的有 效编码请求信号。
➢当几个输入信号同时出现时，只对其中优先权 最高的一个进行编码。
➢8线-3线优先编码器（74LS148）（设I7优 先权最高…I0优先权最低）
6
S为选通输入端
S＝0：编码器正常工作
S
＝1：输
出
端
锁
存
于
高
电
平
（无
效
） 7
扩展编码输出端：YS 、YEX
YS有效（低电平）：电路 工作，但无编码输入 YEX有效（低电平）：电路 工作，且有编码输入
8
输入
S I0 I1 I2 I3 I4 I5 I6 I7 1x xxx xxx x 01 111 111 1 0x xxx xxx 0 0x xxx xx0 1 0x xxx x01 1 0x xxx 011 1 0x xx0 111 1 0x x01 111 1 0x 011 1111 00 111 1111
常见的有辉光数码管、荧光数码管、液晶显示器、发光二极 管数码管、场致发光数字板、等离子体显示板等等。我们主 要讨论发光二极管数码管。
➢ LED数码管 LED数码管又称为半导体数码管，它是由多个LED按分段
式封装制成的。 LED数码管有两种形式：共阴型和共阳型。
29
➢ 发光二极管（LED）的特点及其驱动方式
编码： A15——1111 A14——1110 …… A8——1000 A7——0111 …… A0——0000
14
1
15
A15——1111 片1：000
A14——1110 片1：001
A13——1101 片1：010
A12——1100 片1：011
A11——1011 片1：100
A10——1010 片1：101