EDA彩灯控制器
EDA课程设计：八路彩灯控制器
EDA课程设计：八路彩灯控制器第一篇：EDA课程设计：八路彩灯控制器EDA课程设计设计题目：基于VHDL的8路彩灯控制器设计一、课程设计的目的1．熟悉QuartusⅡ软件的使用方法,使用VHDL 文本输入设计法进行任务设计。
2．增强自己实际动手能力,独立解决问题的能力。
3．通过课程设计对所学的知识进行更新及巩固.二、课程设计的基本要求本次课程设计是设计一个8路彩灯控制器，能够控制8路彩灯按照两种节拍，三种花型循环变化。
设计完成后，通过仿真验证与设计要求进行对比，检验设计是否正确。
三、课程设计的内容编写硬件描述语言VHDL程序，设计一个两种节拍、三种花型循环变化的8路彩灯控制器，两种节拍分别为0.25s和0.5s。
三种花型分别是：（1）8路彩灯分成两半，从左至右顺次渐渐点亮，全亮后则全灭。
（2）从中间到两边对称地渐渐点亮，全亮后仍由中间向两边逐次熄灭。
（3）8路彩灯从左至右按次序依次点亮，全亮后逆次序依次熄灭。
四、实验环境PC机一台；软件Quartu sⅡ6.0五、课程设计具体步骤及仿真结果1、系统总体设计框架结构分频模块：把时钟脉冲二分频，得到另一个时钟脉冲，让这两种时钟脉冲来交替控制花型的速度。
二选一模块：选择两种频率中的一个控制彩灯的花型。
8路彩灯的三种花型控制模块：整个系统的枢纽，显示彩灯亮的情况。
2、系统硬件单元电路设计1.分频模块设计实验程序：library ieee;use ieee.std_logic_1164.all;entity fenpin2 isport(clk:in std_logic;clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is beginprocess(clk)variable clkk1:std_logic:='0';beginif clk'event and clk='1' thenclkk1:= not clkk1;end if;clkk<=clkk1;end process;end behav;RTL电路图：波形图：2.二选一模块设计实验程序：library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;RTL电路图：波形图：3.8路彩灯的三种花型控制模块设计程序: library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” thens<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when“00001”=>q<=“10001000”;when“00010”=>q<=“11001100”;when“00011”=>q<=“11101110”;when “00100”=>q<=“11111111”;when “00101”=>q<=“00000000”;when“00110”=>q<=“00011000”;when“00111”=>q<=“00111100”;when“01000”=>q<=“01111110”;when“01001”=>q<=“11111111”;when“01010”=>q<=“11100111”;when“01011”=>q<=“11000011”;when“01100”=>q<=“10000001”;when“01101”=>q<=“00000000”;when“01110”=>q<=“10000000”;when“01111”=>q<=“11000000”;when“10000”=>q<=“11100000”;when“10001”=>q<=“11110000”;when“10010”=>q<=“11111000”;when“10011”=>q<=“11111100”;when“10100”=>q<=“11111110”;when“10101”=>q<=“11111111”;when“10110”=>q<=“11111110”;when“10111”=>q<=“11111100”;w hen“11000”=>q<=“11111000”;when“11001”=>q<=“11110000”;when“11010”=>q<=“11100000”;when“11011”=>q<=“11000000”;when“11100”=>q<=“10000000”;when“11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;RTL电路图：波形图：4.综合程序library ieee;use ieee.std_logic_1164.all;entity fenpin2 isport(clk:in std_logic;clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is beginprocess(clk)variable clkk1:std_logic:='0';beginif clk'event and clk='1' thenend if;clkk<=clkk1;end process;end behav;library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;library ieee;clkk1:= not clkk1;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” thens<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when“00001”=>q<=“10001000”;when“00010”=>q<=“11001100”;when“00011”=>q<=“11101110”;when“00100”=>q<=“11111111”;when“00101”=>q<=“00000000”;when“00110”=>q<=“00011000”;when“00111”=>q<=“00111100”;when“01000”=>q<=“01111110”;when“01001”=>q<=“11111111”;when“01010”=>q<=“11100111”;when“01011”=>q<=“11000011”;when “01100”=>q<=“10000001”;when “01101”=>q<=“00000000”;when“01110”=>q<=“10000000”;when“01111”=>q<=“11000000”;when“10000”=>q<=“11100000”;when“10001”=>q<=“11110000”;when“10010”=>q<=“11111000”;when“10011”=>q<=“11111100”;when“10100”=>q<=“11111110”;when“10101”=>q<=“11111111”;when“10110”=>q<=“11111110”;when“10111”=>q<=“11111100”;when“11000”=>q<=“11111000”;when“11001”=>q<=“11110000”;when“11010”=>q<=“11100000”;when“11011”=>q<=“11000000”;when“11100”=>q<=“10000000”;when“11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity balucaideng is port(clk,s,rst:in std_logic;q:out std_logic_vector(7 downto 0));end;architecture one of balucaideng issignal h0,h1:std_logic;component fenpin2port(clk:in std_logic;clkk:out std_logic);end component;component mux21 port(a,b,s:in std_logic;y:out std_logic);end component;component color8 port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end component;begin u1: fenpin2 port map(clk=>clk，clkk=>h0);u2: mux21 port map(a=>h0，b=>clk，s=>s;y=>h1);u3: color8 port map(clk=>h1，rst=>rst，q=>q);end;波形图：六、实验总结第二篇：eda课程设计-彩灯控制器1.设计目的学习EDA开发软件和MAX+plus Ⅱ的使用方法，熟悉可编程逻辑器件的使用，通过制作来了解彩灯控制系统。
EDA彩灯控制器设计报告
设计报告课程名称EDA技术指导教师王春玲设计题目彩灯灯控系统设计班级2010级专业电子信息科学与技术院系物理与电子工程学院姓名罗小涛学号2010080088合作者孙洋洋·陈方胜摘要：该设计是以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言(VHDL)为主要,以原理图输入设计为辅的表达方式,以QuartusⅡ开发软件和EDA 试验箱为设计工具,阐述了彩灯控制器的工作原理和软硬件的实现方法。
它以按键控制彩灯工作模式。
并对所设计的控制器进行了时序仿真和编程下载进行硬件验证，顺利实现设计目标。
关键词：彩灯分频电路VHDL语言FPGA芯片有限状态机Abstract:this design based on field programmable logic devices (FPGA)to design the carrier, with hardware description language (VHDL) as the main, in principle diagram input design, supplemented by express way to Quartus development software and EDA test chamber for design tools, this paper expounds the working principle of lights controller hardware and software and the realization method of it buttons to control lights work mode and the design of controller on the timing simulation and programming download for hardware validation, smooth realization design goalKeywords:lights crossover circuit VHDL language FPGA chipfinite state machine1设计任务及要求1.1要有多重花型变化1.2多种花型可以自动变换，循环往复1.3彩灯变化的快慢节拍可以选择2 系统设计方案2.1 EDA技术简介EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD、CAM、CAT和CAE的概念发展而来的。
EDA课程设计--多路彩灯控制设计
EDA课程设计--多路彩灯控制设计
项目简介：
本项目基于EDA工具（例如Altium Designer），设计实现了一种多路彩灯控制器。
该控制器可以控制多个LED灯的颜色和亮度，并可以通过外部输入信号进行控制。
项目要求：
- 实现8路彩灯控制，并且可以通过外部控制进行选择控制的灯数量。
- 支持控制彩灯的颜色和亮度。
- 支持外部输入信号，例如红外、蓝牙等。
- 设计具有过压、过流保护电路。
项目实现：
1. 硬件设计
- 选用STM32F030C8T6为控制器，实现外部输入信号检测、灯控制等功能
- 使用MAX7219为LED驱动芯片，支持SPI通信
- 具有功率PWM控制电路，用于调节彩灯的亮度
- 设有保护电路（包括过压、过流保护等）。
2. PCB设计
- 完成原理图设计，并将原理图转化为PCB设计
- 完成DSP设计、电源电路设计、外部输入检测电路设计、LED灯的连接及布局设计
- 设计阻止过压、过流电路，并进行分析和仿真，确保电路设计的可靠性和稳定性。
3. 程序设计
- 根据硬件设计，编写STM32程序，实现控制LED灯的亮度和颜色、接收和处理外部输入信号等功能
- 设计简单友好的用户界面，使得用户可以方便地选择和改变亮度和颜色控制方式。
4. 调试测试
- 在完成硬件设计、PCB设计、程序设计后，进行完整的测试来验证控制器的功能。
- 对控制器进行验证测试，确保它能稳定地运行，并且能够处理外部输入信号、选择和控制指定的彩灯。
EDA彩灯控制器课程设计
目录第一章绪论 (1)1.1系统背景 (2)1.2课程设计的主要内容和任务以及要达到的目标 (2)第二章系统电路设计 (3)2.1 系统总体设计框架结构 (3)2.1 系统硬件 (3)第三章系统软件设计 (4)3.1 方案原理 (4)3.2 模块设计 (4)3.3 总体模块设计 (7)第四章实验结果和分析 (7)4.1 实验仿真结果 (7)结束语 (9)附录 (10)第一章绪论1.1系统背景20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。
包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。
目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。
例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。
数字电子EDA课程设计彩灯控制器二
EDA课程设计报告书班级：学号：姓名：日期：一．设计题目：彩灯控制器二显示间隔为0.25s,0.5s,1s,2s可调。
三、整体方案用74161做23进制计数器进行分频分出8Hz，用数据选择器和十六进制加法计数器的分频功能做一个时间选择器，控制时间间隔分别为0.25s,0.5s,1s,2s可调。
按彩灯的变化规律将整体变化情况分为四个部分，分别用移位寄存器实现。
用两个74161做一个33进制计数器进行循环控制并用与、或、非门在结合计数器和数据选择器做控制电路对四个显示模块按题目要求进行选择控制，最终得出总的彩灯显示效果和时间可调要求。
设计原理：步骤一.用两片74161做23进制计数器电路如图：步骤二、用做好的23进制计数器分频，选184Hz 作为输入脉冲，分出8Hz的脉冲。
然后使用了一个74161做成分频器，把8HZ频率分成1/2，1/4，1/8，1/16，也就是4HZ、2HZ、1HZ、0.5H。
利用74153的片选功能选出所需要的频率，从而达到题目的要求。
步骤三、设计一个33进制的计数器对应题中的33种状从而能控制灯的变化。
如图所示：步骤四.对应题目中的33种状态把彩灯的变化分成四组分别用移位寄存器实现。
从而可实现题目中的要求。
彩灯亮暗变化显示第一部分彩灯亮暗变化显示第二部分彩灯亮暗变化显示第三部分彩灯亮暗变化显示第四部分步骤五、在每块变化电路的第一个状态译出置数信号，控制下面的地址选择，从而可实现彩灯变换部分的选择。
0.1.2.3控制模块的输出，实现彩灯部分的顺序输出。
步骤七.利用上面步骤六做出的四进制加法计数器控制用四片74153的选择端.实现彩灯四个部分的依次输出，从而实现设计。
总电路：仿真结果：由于设计时电路的一个小小的部分没弄好，好几次纺真出来的波形都不是设计所要求的，后来经过老师提醒才改正。
得到所需要的波形。
如图所示：四、硬件实验方案及实验结果在确定了我的演示波形正确之后，按照书上的程序下载操作流程，成功的将我的设计内容下载到EPF10K10LC84-4的芯片中，然后根据引脚，逐个连接，在连线的过程中，我尤其注意了时钟信号的连接，最终得到了令人相当满意的彩灯闪烁效果。
EDA课程设计多路彩灯控制电路设计
EDA课程设计报告——多路彩灯控制电路设计多路彩灯控制电路设计报告题目：多路彩灯控制电路设计要求：⑴要有6种花型变化。
⑵多种花型可以自动变化，循环往复。
⑶彩灯变化的快慢节拍可以选择。
⑷具有清零开关。
设计方案：根据系统设计要求，设计一个具有6种花型循环变化的彩灯控制器。
整个系统共有三个输入信号：控制彩灯节奏快慢的基准时钟信号CLK_IN,系统清零信号CLR，彩灯节奏快慢选择开关CHOSE_KEY；共有16个输出信号LED[15..0]，分别用于控制十六路彩灯。
据此，系统设计采用自顶向下的设计方法，我们可将整个彩灯控制器CDKZQ分为两大部分：时序控制电路SXKZ和显示控制电路XSKZ。
模块划分：时序控制电路（SXKZ）显示控制电路（XSKZ）端口介绍：CLK_IN—控制彩灯节奏快慢的基准时钟信号CLR—系统清零信号CHOSE_KEY—彩灯节奏快慢选择开关LED[15..0]—16个输出信号设计过程：⒈时序控制模块（SXKZ）①新建一个VHD格式的文本编辑文件，保存—默认—命名②编写源程序，如下：时序控制模块源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SXKZ ISPORT(CHOSE_KEY : IN STD_LOGIC;CLK_ZN : IN S TD_LOGIC;CLR : IN STD_LOGIC;CLK : OUT STD_LOGIC);END SXKZ;ARCHITECTURE ART OF SXKZ ISSIGNAL CK : STD_LOGIC;BEGINPROCESS (CLK_ZN, CLR,CHOSE_KEY)V ARIABLE TEMP : STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF CLR='1' THENCK<='0';TEMP:="000";ELSIF (CLK_ZN'EVENT AND CLK_ZN='1') THENIF (CHOSE_KEY='1')THENIF TEMP="011" THENTEMP:="000";CK<=NOT CK;ELSETEMP:=TEMP+1;END IF;ELSEIF TEMP="111" THENTEMP:="000";CK<=NOT CK;ELSETEMP:=TEMP+'1';END IF;END IF;END IF;END PROCESS;CLK<=CK;END ART;③检查错误，如图：④器件配置。
EDA课程设计 彩灯控制器.
电子设计自动化大作业题目彩灯控制器的设计学院**学院班级电气**学号**********姓名********二O一二年十月三十一日彩灯控制器的设计一、彩灯控制器的设计要求设计能让一排彩灯(8只)自动改变显示花样的控制系统，发光二极管可作为彩灯用。
控制器应有两种控制方式：（1）规则变化。
变化节拍有0．5秒和0．x秒两种，交替出现，每种节拍可有4种花样，各执行一或二个周期后轮换。
（2）随机变化。
无规律任意变化。
二、彩灯控制器的设计原理本次彩灯控制器的设计包含几个主要模块，一是彩灯显示和扬声器的时序控制部分，二是发光二极管的动态显示和数码管的动态显示，本次设计中，二者的显示同步变化；三是扬声器的控制部分。
流程图如下所示：图 1 彩灯控制器的设计流程图彩灯控制器的设计核心主要是分频器的使用，显示部分的设计较简易。
分频的方法有很多种，本次设计之采用了其中较简易的一种，通过计数器的分频，将控制器外接的频率分为几个我们预先设定的值。
当计数器达到预先设定的值，即产生一个上升沿，从而实现分频。
扬声器通过不同的频率控制发出不同的声音。
同样发光二极管和数码管的显示速度也由其中分出来的一种频率控制（控制显示频率在1~4 之间为宜）。
通过使能端的控制可以控制不同的数码管显示预先设定的图案，数码管依次显示的图案为 AA、BB、CC，并随着发光二极管同步动态显示。
AA 为自左向右显示，BB 为自右向左显示，CC 从二边向中间再由中间向二边发散显示。
与此同时，显示不同的花型时扬声器发出不同的声音，代表不同的花型。
本次设计还带有复位功能，通过复位可以使彩灯控制器恢复到最初的状态。
三、程序设计和分析library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;建立设计库和标准程序包实体部分： entity pan isport(clk:in std_logic;clr:in std_logic;speak:out std_logic;led7s1:out std_logic_vector(6 downto 0);led7s2:out std_logic_vector(7 downto 0);led_selout:out std_logic_vector(7 downto 0);end entity;实体名为 pan,定义端口，输入端口为 clk 和 clr ,其中 clk 接脉冲信号，clr 接复位端；输出端口 speak 接扬声器，led7s1 接数码管的七段显示部分，led7s 接八个发光二极管，led_selout 接八个数码管的使能端，控制数码管的循环显示。
彩灯控制器课程设计eda
彩灯控制器课程设计eda一、课程目标知识目标：1. 让学生理解彩灯控制器的基本原理和EDA（电子设计自动化）软件的使用；2. 掌握彩灯控制器的电路设计、PCB布线及元件布局；3. 了解彩灯控制器的程序编写及调试方法。
技能目标：1. 培养学生运用EDA软件进行电路设计和PCB布线的能力；2. 培养学生编写彩灯控制程序，进行调试和优化的技能；3. 提高学生团队协作和解决问题的能力。
情感态度价值观目标：1. 培养学生对电子技术的兴趣和热情，激发创新意识；2. 培养学生严谨、细心的学习态度，养成良好的操作习惯；3. 增强学生的环保意识，关注电子产品对环境的影响。
课程性质：本课程属于电子技术实践课程，结合理论教学，注重培养学生的动手能力和实际操作技能。
学生特点：学生具备一定的电子技术基础知识，对实践操作有较高的兴趣，喜欢探索和挑战。
教学要求：教师需结合学生特点，采用循序渐进的教学方法，注重理论与实践相结合，提高学生的综合能力。
在教学过程中，关注学生的学习进度和需求，及时调整教学策略。
1. 彩灯控制器原理讲解：包括彩灯控制器的功能、工作原理及主要元件介绍，对应教材第3章；2. EDA软件操作：学习EDA软件的基本操作，如原理图绘制、PCB布线等，对应教材第4章；3. 彩灯控制器电路设计：根据原理图绘制PCB图，并进行元件布局，对应教材第5章；4. 彩灯控制程序编写：学习编写控制程序，实现彩灯的亮灭、闪烁等功能，对应教材第6章；5. 程序调试与优化：对编写好的程序进行调试，找出问题并进行优化，对应教材第7章；6. 实践操作：分组进行彩灯控制器的设计与制作，巩固所学知识，提高实际操作能力。
教学进度安排：第1周：彩灯控制器原理讲解；第2周：EDA软件操作学习；第3-4周：彩灯控制器电路设计；第5周：彩灯控制程序编写；第6周：程序调试与优化；第7周：实践操作。
教学内容确保科学性和系统性，结合教材章节进行有序安排，使学生能够逐步掌握彩灯控制器的设计与制作。
彩灯控制器 EDA
课程设计语言题目：多路彩灯控制器班级：电信10-2班姓名：李利旺学号：1006110209指导教师：徐维成绩：电子与信息工程学院信息与通信工程系目录1 设计任务与要求 (2)2 设计过程 (2)2.1 组成框图 (2)2.2 设计原理 (2)3 主要的VHDL源程序 (3)3.1 时序控制电路的VHDL源程序 (3)3.2 显示控制电路的VHDL源程序 (4)3.3 整个电路系统的VHDL源程序 (6)4 分析与总结 (7)5 心得体会 (8)多路彩灯控制器摘要：在电子电路设计领域中，电子设计自动化(EDA)工具已成为主要的设计手段。
它的发展给电子系统的设计带来了革命性的变化，EDA软件设计工具，硬件描述语言，可编程逻辑器件（PLD）使得EDA技术的应用走向普及。
本次设计是十六路彩灯控制器,现代生活中,彩灯已经成为必不可少的景观,本次设计本着与实际生活密切联系的原则,论述了使用VHDL设计十六路彩灯控制器的过程。
VHDL为设计提供了更大的灵活性，使程序具有更高的通用性。
同时也提高了设计的灵活性、可靠性和可扩展性,为大学生更好地认识社会提供了很好的机会。
关键字：电子设计自动化(EDA) VHDL 彩灯控制器1 设计任务与要求（1）要有六种不同的彩灯花型。
（2）多路花型可以自动变换循环往复。
（3）彩灯变幻的快慢接拍可以选择。
（4）可进行复位。
2 设计过程2.1 组成框图划分系统模块，规定每一个模块的功能以及各模块之间的接口，最终分为三大模块：16路花样彩灯显示器、时序控制器、整个电路系统，从而达到控制彩灯闪烁速度的快慢和花型的的变换，如图2.1所示。
图2.1 彩灯控制器组成框图Fig. 2.1 lantern controller block diagram2.2 设计原理时序控制电路SXKZ根据输入信号CKL_IN，CLR，CHOSE_KEY产生符合一定要求的、供显示控制电路XSKZ使用的控制时钟信号，而显示控制电路XSKZ则根据时序控制电路SXKZ输入的控制时钟信号，输出6种花形循环变化的、控制16路彩灯工作的控制信号，这些控制信号加上驱动电路一起控制彩灯工作。
彩灯控制器eda课程设计
彩灯控制器eda课程设计1000字此篇文章的主题为“彩灯控制器EDA课程设计”，下面将会从以下几个方面展开：1. 课程设计背景和目的2. 设计原理和方法3. 系统需求和规格4. 系统模块设计5. 系统实现和调试6. 课程设计总结和展望一、课程设计背景和目的彩灯控制器是一种用来控制色彩变换、亮度调节等的电子设备。
这种设备在日常生活中应用非常广泛，例如照明、广告牌等方面。
本次课程设计的目的是通过设计彩灯控制器，让学生深入了解EDA工具之间的协同效应并学习如何利用EDA工具实现完整的电子产品设计流程。
二、设计原理和方法彩灯控制器设计的原理比较简单，基本原理为利用单片机作为控制中心来控制不同灯泡的闪烁和色彩变换。
由于本次课程设计主要采用EDA工具进行设计开发，因此我们将采用如下方法实现：1. 采用verilog HLD (硬件描述语言)对彩灯控制器进行建模；2. 通过EDA软件(例如Vivado、ISE、Quartus等)进行模拟、综合和实现；3. 最后通过FPGA板搭建完整的系统并进行测试。
三、系统需求和规格1. 总体需求彩灯控制器主要功能为控制颜色变换、亮度等，并支持手持控制和远程控制两种方式。
系统需要满足以下要求：a) 彩灯控制器能够控制不同灯泡的颜色变换、亮度等；b) 支持手持遥控器和网络控制；c) 能够实现灯光的渐变和闪烁，且过渡效果自然；d) 有良好的灵活性和可扩展性。
2. 系统规格在确定系统规格时，除了要满足客户需求，还应考虑实际电子产品的性能要求，下面是我们对彩灯控制器的一些基本规格：a) 支持8组不同灯泡的控制；b) 支持颜色变换、亮度调节，且支持渐变和闪烁模式；c) 支持手持遥控器和网络控制，且手持遥控器能够进行10米内的控制；d) 有RBG三种控制灯泡的颜色变换，且变化频率在1-10Hz之间；e) 支持亮度调节，且亮度范围在0-100可调；f) 具有良好的电磁兼容性和稳定性。
四、系统模块设计根据我们的设计原理和系统需求和规格，我们可以将整个彩灯控制器的系统分为如下几个模块：1. 控制模块：主要是由单片机实现，能够接收遥控器和网络信号，并控制其他模块的工作；2. 灯光控制模块：包括RGB灯泡控制器、PWM调节器、芯片等，实现对灯泡的控制和亮度调节等功能；3. 消息传输模块：包括RS232、Wi-Fi、蓝牙等，实现遥控器和网络控制的功能。
EDA课程设计一个彩灯控制器
测试结果分析与改进
测试结果：系统集成与功能测试的结果 问题分析：分析测试结果中存在的问题和原因 改进方案：提出针对问题的改进方案 验证与优化：验证改进方案的有效性，并进行优化
06 总结与展望
课程设计总结
课程设计目标：掌握EDA技术，设计彩灯控制器 课程设计内容：包括电路设计、程序编写、仿真测试等 课程设计成果：成功设计并实现彩灯控制器 课程设计收获：提高了EDA技术应用能力，增强了团队合作精神
软件集成：将各个软件模块集成在一 起，形成完整的系统
功能测试：对系统的各个功能进行测 试，确保其正常工作
性能测试：对系统的性能进行测试， 确保其满足设计要求
稳定性测试：对系统的稳定性进行测 试，确保其长时间稳定工作
兼容性测试：对系统的兼容性进行测 试，确保其与其他设备或系统兼容
功能测试方案与实施
测试目标：验证系统功能是否符合设计要求 测试方法：黑盒测试、白盒测试、灰盒测试 测试内容：输入输出、数据处理、界面显示、系统稳定性等 测试工具：自动化测试工具、性能测试工具、安全测试工具等 测试结果分析：对测试结果进行分析，找出问题并提出改进措施 测试报告：编写测试报告，记录测试过程、结果和改进措施
布线原则：遵循信号流向，避免交叉干扰，保证信号完整性
布线技巧：使用自动布线工具，提高布线效率和质量
布线注意事项：注意电源线和地线的布局，保证电源和地线之间的隔离距离，避免电 磁干扰。
电源与接口电路设计
电源电路：提供 稳定的电源电压， 保证系统正常工 作
接口电路：连接 外部设备，实现 数据传输和控制
彩灯控制器应用前景与展望
彩灯控制器在节日装饰中的应用 彩灯控制器在商业广告中的应用 彩灯控制器在公共设施中的应用 彩灯控制器在智能家居中的应用
EDA课程设计彩灯控制器 -
EDA课程设计总结报告题目彩灯控制器学院 XXXXXXXXXXXXX学院专业 XXXXXXXXXX年级 XXXX级学号 XXXXXXXXXXXXXXXXXXXX姓名 XXX XXX指导教师 XXX成绩XXXX年 X月 XX日目录摘要 (2)Abstract (4)第一章绪论 (5)1.1 课题背景 (5)1.2 项目的实际研究意义 (7)第二章彩灯控制的要求及程序设计 (8)2.1 课程设计要求 (8)2.2设计思路 (8)2.3彩灯控制的软件程序设计 (8)第三章硬件焊接及彩灯调试 (12)3.1 焊接成品 (12)3.2 彩灯调试效果查看 (12)第四章波形仿真调试 (13)第五章感谢信 (14)参考文献 (15)摘要本课程设计提出基于FPGA的彩灯控制器的设计与分析。
本设计运用运用Verilog HDL语言在QuartusⅡ软件上进行了实验程序的编译和波形的仿真，具有代码简单易懂，功能易实现的特点，通过不断地调试和代码的多次完善，最终实现完整的多种花样彩灯控制器，达到了自主设计逻辑电路的水平。
关键词：彩灯控制；Verilog HDL语言；QuartusⅡ软件AbstractThe design and analysis of color lamp controller based on FPGA are presented in this course. This design using using Verilog HDL language in Quartus Ⅱsoftware has carried on the experimental program compilation and waveform simulation, has the code simple, function characteristics of easy implementation, through debugging and code many times the consummation unceasingly, finally realizes the complete variety lights controller, reached the independent design of logic circuit level.Keywords: The lantern controller；Verilog HDL language; Quartus Ⅱsoftware第一章绪论1.1课题背景1. FPGAFPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
eda课程设计-彩灯控制器
1.设计目的学习EDA开发软件和MAX+plus Ⅱ的使用方法，熟悉可编程逻辑器件的使用，通过制作来了解彩灯控制系统。
2.设计题目描述和要求1）设计一个彩灯控制器，使彩灯（LED管）能连续发出四种以上不同的显示形式；2）随着彩灯显示图案的变化，发出不同的音响声。
3）扩充其它功能。
3.设计原理3.1 方案论证这次的彩灯设计采用的是分模块来完成的，包括分频器、计数器、选择器、彩灯控制器。
其中彩灯控制器是用来输出不同的花样，彩灯控制器的输出则是用一个32进制的计数器来控制，扬声器的输出时用不同的频率来控制，所以用了一个集成分频器来使输入的频率被分为几种不同的频率，不同频率的选择性的输出则是用一个4选一的选择器来控制。
基于上述的介绍本次的彩灯控制采用的模式6来进行显示。
图3-1-1 模式6结构图3.2 模块设计1)集成分频器模块设计要求显示不同的彩灯的时候要伴随不同的音乐，所以设计分频器来用不同的频率控制不同的音乐输出。
模块说明：Rst:输入信号复位信号用来复位集成分频器的输出使输出为“0”，及没有音乐输出。
Clk:输入信号模块的功能即为分频输入的频率信号。
Clk_4、clk_6、clk_8、clk_10：输出信号即为分频模块对输入信号clk的分频，分别为1/4分频输出、1/6分频输出、1/8分频输出、1/10分频输出。
图3-2-1 集成分频器2)32进制计数器模块32进制模块用来控制彩灯输出模块，即确定彩灯控制器的不同的输出。
Rst:输入信号复位信号用来复位32进制使其输出为“00000”。
Clk:输入信号用来给模块提供工作频率。
Count_out[4..0]:输出信号即为32进制计数器的输出。
图3-2-2 32进制计数器3)彩灯控制模块彩灯控制模块用来直接控制彩灯的输出，使彩灯表现出不同的花样。
Rst:输入信号使彩灯控制模块的输出为“00000000”，即让彩灯无输出。
Input[4..0]:输入信号不同的输入使彩灯控制模块有不同的输出即彩灯显示出不同的花样。
EDA课程设计一个彩灯控制器
第一部分：QuartusII设计报告一、本阶段设计任务描述设计一个彩灯控制器，满足设计条件：1、有八只LED灯L0、L1......L72、显示方式（1）先奇数灯依次亮（2）再偶数灯依次亮（3）再由L0到L7依次亮二、题目分析与设计思路分析：根据题目要求，可以得到一个灯亮时的显示顺序表，如图由图可得，第五次与第九次时L0灯亮，第一次与第十次时L1灯亮，其余以此类推。
而且小灯一共有16个状态，因此，我选用了一片16进制计数器74161和一片4线-16线译码器74154、8片与非门设计电路。
思路：将74161的四位输入端A、B、C、D接地，LDN与工作状态控制端接高电平，四位输出端接入74154的A、B、C、D四个输入端，74154的输出端O4N和O8N通过一个二输入与非门接入小灯L0。
O0N和O9N 通过一个二输入与非门接入小灯L1。
依次类推，以下的小灯按要求的显示顺序接入余下的小灯上。
从而实现8只LED灯按照题目要求的顺序亮。
三、系统总电路设计四、电路仿真结果及分析如图为功能仿真波形图，因周期大无法显示全部，但电路图已达到预期效果，完全符合题目要求。
四、设计、仿真、调试过程中出现的问题及解决办法设计电路过程中用八个输出端代替了八个LED灯。
仿真过程中，时序仿真中有延时，因此改用功能仿真更能体现LED灯的16个状态。
第二部分：Proteus设计报告一、本阶段设计任务自动打铃器电路设计基本要求：1．有数字钟功能；（不包括校时等功能）2．可设置一个时间，定时打铃；3．响铃一分钟。
4．定时时间可调。
5. 设计合适的时钟产生电路。
二、题目分析与系统总体设计根据题目要求，我们把自动打铃器电路分成了3个模块一、数字钟电路、显示电路模块。
二、时间设定及时间可调电路模块。
三、响铃电路模块。
下图是自动打铃器流程图三、各模块电路设计（1）模块1 ：数字钟电路、显示电路模块负责人：陆欣六十进制计数器：利用两片74160级联实现60进制计数器（异步清零）功能：在1HZ时钟脉冲的作用下实现从0到59的状态转换。
EDA技术实验10-彩灯控制器设计与实现
ENTITY counter_4 IS
PORT
(
clk,rst
: IN
std_logic;
count_out
: OUT integer range 0 to 3 );
std_logic
END xzq4_1; ARCHITECTURE a OF xzq4_1 IS
BEGIN PROCESS (rst,inp) BEGIN
if(rst='1') then output<='0';
else
case inp is
when 0=>output<=in1;
when 1=>output<=in2;
count_out<=temp;
END PROCESS;
17
END a;
-------------------------------------------4进制计数器模块----------------------------------
LIBRARY ieee;
USE ieee.std_logic_1164.all;
if clk'event and clk='1'then
if b>=5 then
b:=0;
clk_6<='1';
else
b:=b+1;
clk_6<='0';
end if;
end if;
end if;
end process p2;
p3:process(clk,rst)
variable c:integer range 0 to 20;
eda八路彩灯控制器课程设计
课程名称：EDA八路彩灯控制器设计课程目的：1. 了解EDA软件的基本操作和应用；2. 掌握数字电路设计的基本理论和方法；3. 熟悉FPGA设计流程；4. 学习彩灯控制器的设计原理和实现方法；5. 培养学生的团队合作能力和实际动手能力。
课程大纲：1. EDA软件的基本操作和应用1.1 EDA概念及发展历史1.2 常见的EDA软件及其特点1.3 EDA软件的安装和基本操作2. 数字电路设计基础2.1 逻辑门及其运算2.2 组合逻辑电路设计2.3 时序逻辑电路设计2.4 FPGA概念及应用3. 彩灯控制器设计原理与方法3.1 LED灯控制器的基本原理3.2 PWM调光原理及实现3.3 彩灯控制器的电路设计与原理图绘制3.4 彩灯控制器的FPGA设计与仿真4. 课程实践4.1 彩灯控制器实验板的制作4.2 EDA软件仿真实验4.3 彩灯控制器的硬件调试与验证4.4 彩灯控制器的功能实现与效果展示课程评价：本课程通过结合理论学习和实践操作相结合的教学方式，让学生全面掌握EDA软件的使用方法，深入理解数字电路的设计原理，以及彩灯控制器的具体实现方法。
通过实践环节，培养学生的动手能力和团队合作精神，使学生在课程中获得知识的能够运用所学知识解决实际问题。
通过该课程的学习，学生将掌握FPGA设计流程，了解数字电路设计的基础知识，并具备彩灯控制器设计和制作的能力。
结语：EDA八路彩灯控制器设计课程旨在培养学生的实际操作技能，通过设计和制作彩灯控制器，让学生在实践中巩固所学的EDA软件操作和数字电路设计知识，同时培养学生的团队合作和解决问题的能力。
希望学生能够在课程中认真学习，勇于实践，在实验中不断探索和创新，不断提高自己的实际动手能力和工程实践能力。
在接下来的1500字内容中，我们将进一步细化课程设计的细节，包括每个主题下的具体教学内容、示例和案例分析等部分。
3. 彩灯控制器设计原理与方法3.1 LED灯控制器的基本原理LED（Light Emitting Diode）是一种半导体器件，是一种能将电能转化为光能的二极管。
EDA多路彩灯控制器设计
EDA多路彩灯控制设计一．系统设计要求设计一个多路彩灯控制器，彩灯能循环变化，可清零，可以变化彩灯闪动频率。
二．设计方案整个系统有三个输入信号，分别为控制快慢的信号OPT,复位清零信号CLR,输出信号是8路彩灯输出状态。
系统框图如：主要模块组成：时序控制电路模块和显示电路模块，时序控制电路是根据输入信号的设置得到相应的输出信号，并将此信号作为显示电路的时钟信号；显示电路输入时钟信号的周期，有规律的输出设定的六种彩灯变化类型。
三．模块设计时序控制模块：CLK为输入时钟信号，电路在时钟上升沿变化；CLR为复位清零信号，高电平有效，一旦有效时，电路无条件的回到初始状态；OPT为频率快慢选择信号，低电平节奏快，高电平节奏慢；CLKOUT为输出信号，CLR有效时输出为零，否则，随OPT信号的变化而改变。
时序控制电路模块程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity kz is --定义实体port(clk: in std_logic; --时钟信号clr: in std_logic; --复位信号opt: in std_logic; --快慢控制信号clkout: out std_logic --输出时钟信号);end kz;architecture rtl of kz issignal clk_tmp: std_logic;signal counter: std_logic_vector(1 downto 0); --定义计数器beginprocess(clk,clr,opt)beginif clr='1' then --清零clk_tmp<='0';counter<="00";elsif clk'event and clk='1' thenif opt='0' then --四分频，快节奏if counter="01" thencounter<="00";clk_tmp<=not clk_tmp;elsecounter<=counter+'1';end if;else --八分频，慢节奏if counter="11" thencounter<="00";clk_tmp<=not clk_tmp;elsecounter<=counter+'1';end if;end if;end if;end process;clkout<=clk_tmp; --输出分频后的信号end rtl;显示模块电路程序如下：library ieee;use ieee.std_logic_1164.all;entity xs isport(clk: in std_logic ；--输入时钟信号clr: in std_logic; --复位信号led: out std_logic_vector(7 downto 0)); --彩灯输出end xs;architecture rtl of xs istype states is --状态机状态列举(s0,s1,s2,s3,s4,s5,s6);signal state: states;beginprocess(clk,clr)beginif clr='1' thenstate<=s0;led<="00000000";elsif clk'event and clk='1' then --状态机状态之间的转换case state iswhen s0=>state<=s1;when s1=>state<=s2;led<="01010101";when s2=>state<=s3;led<="10101010";when s3=>state<=s4;led<="10001000";when s4=>state<=s5;led<="11001100";when s5=>state<=s6;led<="00110011";when s6=>state<=s1;led<="00010001";end case;end if;end process;end rtl;顶出模块设计程序：library ieee;use ieee.std_logic_1164.all;entity cotop isport (clk: in std_logic;clr: in std_logic;opt:in std_logic;led: out std_logic_vector(7 downto 0)); --八路彩灯输出end cotop;architecture rtl of cotop iscomponent kz is --定义元件：时序控制电路port(clk: in std_logic;clr: in std_logic;opt:in std_logic;clkout: out std_logic);end component kz;component xs is --定义元件：显示电路port(clk: in std_logic;clr: in std_logic;led: out std_logic_vector(7 downto 0));end component xs;signal clk_tmp: std_logic;beginu1:kz port map(clk,clr,opt,clk_tmp); --例化时序控制模块u2:xs port map(clk_tmp,clr,led); --例化显示电路模块end rtl;时序控制模块仿真波形：从图中可以看出，当复位信号为高电平时，电路时钟输出清零，当快慢信号OPT为低电平时，时序控制电路四分频起作用，当快慢信号OPT为高电平时，时序控制电路八分频起作用，仿真结果符合电路要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北华航天工业学院实验（实习）报告类别：《电子技术实验—Ⅲ》名称：彩灯控制器地点：10-325系别：电子与控制工程学院班级B142A2姓名：石程学号：21一、实验要求：用给定IC设计、安装与调试彩灯控制器,具体要求如下:1）控制器有四组输出,每组驱动1只LED。
2）设计用4只LED组成的彩灯图案。
图案的状态变换至少有三种,并且能定时自动切换。
3）彩灯图案状态变换的速度至少有快、慢两种。
4）安装并调试彩灯控制器二、方案设计在电路中以 1 代表灯亮，以 0 代表灯灭，由 0、1按不同的规律组合代表不同的灯光图案,同时使其选择不同的频率,从而实现多种图案多种频率的花样功能显示。
在该电路中只需简单的修改程序就可以灵活地调整彩灯图案和变化方式。
下面就以一个四路彩灯控制系统的实现为例进行简单说明。
此四路彩灯控制系统设定有三种花样变化 ,并且能定时自动切换。
彩灯图案状态变换的速度有快、慢两种。
二、模块说明(一)程序设计i.顶层文本设计程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity led_control isport(clkin,clr,ctrl:instd_logic;led:outstd_logic_vector(3 downto 0));end led_control;architecture one of led_control issignal clk0:std_logic;signal wire0:std_logic;signal wire1:std_logic_vector(1 downto 0); signal wire2:std_logic_vector(3 downto 0); signal code:std_logic_vector(5 downto 0);component clockport(clkin:instd_logic;clk:outstd_logic);end component;component fenpinport(clk,clr:instd_logic;count:instd_logic_vector(3 downto 0);q:out std_logic);end component;component dingshiport(q,clr:instd_logic;ds:outstd_logic_vector(1 downto 0));end component;component jishuport(q,clr:instd_logic;js:outstd_logic_vector(3 downto 0));end component;component yimaport(code:instd_logic_vector(5 downto 0);led:outstd_logic_vector(3 downto 0));end component;beginck:clock port map(clkin,clk0);fp:fenpin port map(clk0,clr,wire2,wire0);ds:dingshi port map(wire0,clr,wire1);js:jishu port map(wire0,clr,wire2);code<=wire2&wire1;ym:yima port map(code,led);end one;ii.底层程序设计（1）时钟信号分频程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity clock isport(clkin:instd_logic;clk:outstd_logic);end clock;architecture bhav of clock issignal count:std_logic_vector(25 downto 0);beginprocessbeginwait until clkin'event and clkin='1';if(count<=4999999)thencount<=count+1;clk<='0';elsecount<=(others=>'0');clk<='1';end if;end process;end architecture bhav;（2）定时模块程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity dingshi isport (q,clr:instd_logic;ds:outstd_logic_vector(1 downto 0));end dingshi;architecture behavior of dingshi issignal cou: std_logic_vector(3 downto 0);signal con: std_logic_vector(1 downto 0);beginprocess(q,clr)beginif(clr='0')thencou<="0000";con<="00";elsif (q 'event and q='1') thenif(cou="1111")thencou<="0000";if (con="11")thencon<="00";elsecon<=con+1;end if;elsecou<=cou+1;end if;end if;ds<=con;end process;end behavior;（3）输出分频模块程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin isport (clk,clr:instd_logic;count:instd_logic_vector(3 downto 0);q:out std_logic);end fenpin;architecture behavior of fenpin issignal tmp: std_logic_vector(1 downto 0);signal t:std_logic;beginprocess(clk,count,clr)begincase count iswhen"0000"=>t<='1';when"0001"=>t<='1';when"0010"=>t<='1';when"0011"=>t<='1';when"0100"=>t<='1';when"0101"=>t<='1';when"0110"=>t<='1';when"0111"=>t<='1';when"1000"=>t<='0';when"1001"=>t<='0';when"1010"=>t<='0';when"1011"=>t<='0';when"1100"=>t<='0';when"1101"=>t<='0';when"1110"=>t<='0';when"1111"=>t<='0';when others=>t<='1';end case;if clr='0' thenq<='0';tmp<="00";elseif(clk'event and clk='1') then tmp<=tmp+'1';q<='0';if t='1' thenif tmp="01" thentmp<="00";q<='1';elsetmp<=tmp+'1';q<='0';end if;if tmp="11" thentmp<="00";q<='1';end if;end if;end if;end if;end process;end behavior;（4）计数模块程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity jishu isport(q,clr:instd_logic;js:outstd_logic_vector(3 downto 0));end jishu;architecture behave of jishu issignal cou:std_logic_vector(3 downto 0);beginprocess(q,clr)beginif(clr='0') thencou<="0000";elsif (q'event and q='1') thenif(cou="1111")thencou<="0000";elsecou<=cou+1;end if;end process;js<=cou;end behave;（5）译码模块程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity yima isport(code:instd_logic_vector(5 downto 0);led:outstd_logic_vector(3 downto 0));end yima;architecture bhav of yima isbeginprocess(code)begincase code iswhen"000000"=>led<="1111";when"000100"=>led<="0000";when"001000"=>led<="1000";when"001100"=>led<="0100";when"010000"=>led<="0010";when"010100"=>led<="0001";when"011000"=>led<="0010";when"011100"=>led<="0100";when"100000"=>led<="1000";when"100100"=>led<="0100";when"101000"=>led<="0010";when"101100"=>led<="0001"; when"110000"=>led<="0010"; when"110100"=>led<="0100"; when"111000"=>led<="1000"; when"111100"=>led<="0000"; when"000001"=>led<="1001"; when"000101"=>led<="0110"; when"001001"=>led<="1001"; when"001101"=>led<="0110"; when"010001"=>led<="1001"; when"010101"=>led<="0110"; when"011001"=>led<="1001"; when"011101"=>led<="0110"; when"100001"=>led<="1001"; when"100101"=>led<="0110"; when"101001"=>led<="1001"; when"101101"=>led<="0110"; when"110001"=>led<="1001"; when"110101"=>led<="0110"; when"111001"=>led<="1001"; when"111101"=>led<="0110"; when"000010"=>led<="1010"; when"000110"=>led<="0101"; when"001010"=>led<="1010"; when"001110"=>led<="0101"; when"010010"=>led<="1010"; when"010110"=>led<="0101"; when"011010"=>led<="1010"; when"011110"=>led<="0101"; when"100010"=>led<="1010";when"100110"=>led<="0101";when"101010"=>led<="1010";when"101110"=>led<="0101";when"110010"=>led<="1010";when"110110"=>led<="0101";when"111010"=>led<="1010";when"111110"=>led<="0101";when"000011"=>led<="0000";when"000111"=>led<="1111";when"001011"=>led<="0000";when"001111"=>led<="1111";when"010011"=>led<="0000";when"010111"=>led<="1111";when"011011"=>led<="0000";when"011111"=>led<="1111";when"100011"=>led<="0000";when"100111"=>led<="1111";when"101011"=>led<="0000";when"101111"=>led<="1111";when"110011"=>led<="0000";when"110111"=>led<="1111";when"111011"=>led<="0000";when"111111"=>led<="1111";when others=>led<="1111";end case;end process;end bhav;(二)仿真图四、实验步骤（1）安quartus 2软件，为本项设计建立文件夹。