cadence PCB板学习笔记
Cadence学习笔记4PCB板设计
Cadence学习笔记4__PCB板设计打开PCB Editor,新建一个文件File→New,模板选择Board,文件名为myBoard,点击Browse…选择文件路径,然后点击ok,如下图:可能因为是破解软件,有的时候一些命令会没反应,保存好文件后,重新打开程序。
这个文档只介绍双层板设计。
设置板子大小:点击工具栏setup→Design Parameter弹出窗口如下,在Design选项卡下面,单位选择mils,表示这个板子的所有的默认单位都是mil,精度Accuracy选择2,因为后面要出光绘,太大了也没用,大小设置4000*4000,相应的左下角坐标设为-2000和-2000,其余默认即可,第一行两个-2000是第二行两个4000的一半,表示原点在板子中心。
一般情况下这里设置的板子应比比实际大小更大一些,特别是宽度,这样有利于摆放元器件。
接着设置栅格点大小,点击工具栏setup Grids,勾选“Grids On”显示栅格点,在非电气属性区域Non-Etch设置为25mil,表示布局<摆放元件)时的最小栅格点为25mil,在电气属性区域All Etch及下面的TOP和BOTTOM设为5mil,表示布线时的最小栅格点为5mil,在All Etch这里的Spaceing x和y可以设置所有层的电气属性栅格点,在下面的TOP和BOTTOM可以单独设置各个层,这里默认的是两层,如果还有更多的层,都会在这里显示。
设置板框:板框大小就是做出来的板子的实际大小,根据实际情况确定。
点击Add→line或左侧工具栏的划线图标,在右侧工具栏选择Options,然后选择类Board Geometry和子类Outline,其余默认,如下图。
其右上角有三个很小的图标,可以点击右上角的图标将其展开,否则鼠标移开后会自动收缩,展开后也可以点击将其收缩。
如果不小心点击关掉了这个小窗口,可以在上方工具栏View→Windows勾选Options,同样的Visibility 和Find都可以这么操作。
Cadence自学笔记笔记
Cadence⾃学笔记笔记Cadence SPB15.7 快速⼊门视频教程⽬录Capture CIS 原理图及元件库部分第1-15讲第1讲课程介绍,学习⽅法,了解CADENCE软件Cadence下⼏个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯⽚设计Layout plus orcad ⾃带的pcb板布局布线⼯具,功能不是很强⼤,不推荐使⽤Pcb Editor Pcb librarian Cadence带的PCB布局布线封装设计PCB Router pcb⾃动布线Pcb SI SigXplorer Pcb电路板信号完整性仿真OrCAD Capture CIS 对元件管理更⽅便相对于OrCAD CaptureI 放⼤O 缩⼩页⾯属性设置options Design Templateoptions Schematic Page Propertie s第2讲创建⼯程,创建元件库原理图元件库,某元件分成⼏个部分,各部分间浏览ctrl+N ctrl+B元件创建完后修改footprint封装,options Package Properties第3讲分裂元件的制作⽅法1、homogeneous 和heterogeneous 区别homogeneous,芯⽚包含⼏个完全相同的部分选择该模式,画好第⼀个part后,后⾯的part会⾃动⽣成,因为完全⼀样。
但是引脚编号留空了,要⾃⼰再设置引脚编号。
heterogeneous芯⽚包含⼏个功能部分,可按照功能部分分成⼏个部分。
ctrl+N ctrl+B切换分裂元件的各个部分原理图画完之后,要对各元件⾃动编号,在项⽬管理窗⼝选择项⽬,点击tools annotate,在Action下⾯选择相应的动作。
2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使⽤heterogeneous类型的元件1、可能出现的错误Cannot perform annotation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、出现错误的原因分裂元件分成⼏个part,并且⽤了多⽚这样的分裂元件。
CADENCE学习笔记4
CADENCE学习笔记7布线Grid设置统一设置为5mil7.1手工布线Route-Connect7.2BGA扇出1Route-PCB router–fanout by pick,find选择component,单击bga元件即可;右键-setup,设置扇出方式注意布线宽度采用的是约束管理器-physical中的设置。
2焊盘中间打过孔:route-create fanout,option选择合适的VIA,via direction设置为via in pad,find选择symbol或pin,单击引脚即可。
3route-create fanoutInclude unassigned pins:对没有网络的PIN扇出Include all same net pins:对同一net的所有pin扇出Via选择过孔类型;Via direction:扇出方向,默认是,其他有东西南北,NE东北,NW西北,SE东南,SW西南,via in pad引脚上打孔。
Override line width:设置出线线宽,默认的线宽采用的是约束管理器-physical中的设置。
Pin-via space;如果要打孔在四个BGA焊盘中间,应该选择centeredCurve:走直角线,见下图1。
用于特殊工艺。
Find中可以选择symbol对BGA元件所有pin扇出,pin对一个或多个引脚扇出设置完成后,在PCB中点选或框选有时两个孔叠在一起,无法选中底层或小的过孔,如下图top层的PIN很难选中,首先在idle 模式时选择etch-top,然后使用route-create fanout,就很容易选中top层的PIN了。
7.2利用Constraints Manager实现长度约束规则的设定1在使用constraints Manager设定长度规则前,需给无源器件赋模型及电压值1)给电源地赋电压值操作:点击Logic/Identify DC Nets,在弹出的窗口中选择你要的电源网络名赋电压值即可2)给无源器件分配模型:analyze->model assignment2BUS的创建操作:在Constraints Manager的工作页中选中要创建Bus的Net、Xnet如D0~D7,点击右键,选Create/Bus3Pin pair的创建操作:在工作页中选中要创建Pin pair的一个Net或Xnet,如D0点击右键,选Create/Pin pair,在弹出窗口中First、Second Pins分别选中一个管脚即成一对Pin pair,点击OK即可,若一个Net、Xnet要创建多对Pin pair点击Apply即可继续创建下一Pin pair,而无需退出再进来4Differential Pair的创建操作:在工作页中选中要创建Differential Pair的一对Net或Xnet,如TD+/-,点击右键,选Create/Differential Pair5.不同Bus或Bus中成员的移植操作:拖动左键选中要添加或转移的Net、Xnet,点击右键,选Bus Membership,在弹出的窗口中选你要的Bus名即可7.3设置网络拓扑-T型连接点注意:在约束管理器中经常很多命令不能用,是因为PCB当前处于某个命令状态。
CADENCE学习笔记7
CADENCE学习笔记10PCB常用命令解释注意:无论执行什么操作,有四点需要注意:1当前的模式;在状态栏可看到(次要)2option:重要3find:最重要4右键,经常会有些特殊的功能。
10.1元件选取多次选择或从整体选择中去掉部分idle模式下,右键-application mode-general edit,注意find中的选择对象;方法1:先框选,CTRL+点选或框选,如果新选与原来的选择重叠则减少选择,未重叠则增加选择;方法2:先框选,shift+点选或框选,增加选择;方法3:右键-section set-select by polygon,然后依次单击绘制一个区域选中其中的元件Select by lasso:鼠标任意绘制一个区域,其中元件被选中Select by path:沿路径选择也可以在general edit模式下,使用move等命令,右键-select by polygon,by lasso,by path。
此时option中dim active layer:当前层变暗;dim color assignments:取消高亮颜色。
10.2move1optionsripup etch;移动元件时,相关走线清除slide etch:移动元件时飞线隐藏,已布连线不断开,且自动修线。
stretch etch:选中移动元件时飞线隐藏,已布连线不断开type-incremental:增量方式旋转,可多次选择;absolute;只能一次旋转固定角度;angle设置旋转角度;point表示移动点的选取,user pick表示用户单击PCB的某点作为移动点,sym origin表示封装的原点,body center表示封装中心,sym pin#设置封装某个引脚作为抓取点,如果元件没有引脚1,会导致无法移动,比如mark点,或者以AK定义引脚的二极管,改用user pick 就好了;在placement edit、etch edit模式下,单击元件即可实现move功能。
CADENCE学习笔记5
CADENCE学习笔记8设置约束规则setup-constraint注意:在约束管理器中经常很多命令不能用,是因为PCB当前处于某个命令状态。
设置完规则后,需要update DRC,否则很多DRC标记不消除。
setup-constraint:打开规则管理器,必须设置间距和线宽;net-class:仅用于设置线宽、线距的信号集合;可以同时为physical和spacing约束创建net class,在electrical中看不到;在electrical中创建的net class在其他约束中看不到。
不要对电源地创建net group,可以创建net classnet-group:16.6以后归集某类信号的几个,可以设置所有规则,代替以前版本的bus,创建net group后,在physical、spacing、electrical约束中都可以看到这个网络组;不要对电源地创建net group,可以创建net class。
match-group:仅用于某类信号的等长参数。
给电源和地网络创建了net group后,移动包含电源和地网络的元件,给包含电源和地网络的元件布线都变得非常卡顿,删除这个net group后卡顿消除。
建议电源和地网络使用net class。
添加器件模型后(设置xnet后),很多网络被合并在一起,可以通过下图来查找网络。
在添加器件模型时,不要对所有元件添加模型,建议对具体的元件单个添加模型。
8.1Spacing间距约束必须设置,需要设置有电气属性的布线、引脚、过孔、shape相互之间的间距。
1Spacing constrain set-All layer:可以对所有层设置,也可以单独对每一层设置。
在右侧表格内,default行连续选择多个表格,输入数值,然后按enter键可以实现多个表格统一赋值。
一般间距不要小于6mil,一般板厂都能加工。
注意此间距是走线边沿间的安全间距,不是走线中心间距。
CADENCE学习笔记8
CADENCE学习笔记10PCB杂项8thru pin:过孔10零件分类1)package symbol:有封装的零件2)mechanical symbol:机械类型的零件,比如外框、安装孔3)format symbol:板子的logo,assembly等的注释4)shape symbol:定义特殊形状的PAD5)flash symbol:thermal relief焊盘10查找元件选择MOVE,find by name选择symbol or pin,输入元件标号即可选择highlight,find by name选择symbol or pin,输入元件标号即可,高亮显示11PCB锁定:file-properties-lock/unlock没有锁定却总是报locked,到工程目录下找到.lck文件,删除即可。
14mark点15pcb走线电阻估算1oz覆铜板铜箔的厚度是0.035mm,加工后只有0.03mm。
设走线宽度为W,则PCB走线的电阻R=ρL/S=ρL/(0.03W),ρ为铜的电阻率,ρ=0.0175Ωmm^2/m,L为走线长度,W为走线宽度。
如果走线宽度为1mm,则10mm长的走线电阻是0.0175*0.01/(0.03*1)=0.0058Ω=5.8mΩ,10cm长的走线电阻是0.0175*0.1/(0.03*1)=0.058Ω=58mΩ。
16封装dra文件中重新设置原点至第一引脚1)display-element,单击第1引脚,查看1脚坐标(a,b)2)setup-change drawing origin,在command中输入1脚原来的坐标值x a y b17封装SMA--DO-214AC,SMB--DO-214AA,SMC:DO-214AC18单独修改一个pin(不能是via)的网络:设置。
setup/User preferences editor-logic-选中logic edit enabledlogic/NET logic,options-选择GND,然后点焊盘,则此焊盘就有接地属性,对pin有用8fix/unfix:先选择命令工具,然后再点击元件,注意不可以先选择元件,再点击命令工具9关闭布线,方便查看元件布局:在visibility栏中关闭所有的Etch即可16重新设置图纸原点Setup-change drawing origin,右键选择snap pick to-pin,点击焊盘,则焊盘中心为图纸原点原点在color-drawing format-drawing origin显示17allegro不支持中文输入,不支持中文目录17有时候会出现原理图和PCB被锁定不能修改的情况,删除目录下的.lck和.DSNlck文件。
cadence学习笔记
begin layer 正常焊盘regulapadpastemasktop 一样大小加焊层soldermask 阻焊层大0.1Mm通孔焊盘0.7Mm 通孔1mm就好1.先做花焊盘内径外经开口钻孔1mm的话内径比钻孔大6-8mil 1.5mm2.begin layer end 一样3.内层DEFAULT INTERNAL THERMAL 要用Flash焊盘4.sold-- 和pastmask 大点pastmask 和表层一样画好焊盘后,1.place-boud-top add-rectagule courtyad2.silkscreen add-line 和封装一样大3.画角标4. assembly top 直接画5 索引编号标示layout label refdel assembly top 中间qapl963silkscreenshape 矩形etch画圆第一次圆心第二次X半径Y不变错误相容shape merge shapeschret smbortsetup 最后一个设置路径通孔的封装焊盘制作。
通孔比焊盘大10-12mil1.flash 焊盘add-flsh 内圆1.5 外圆1.8 开口0.72做焊盘holetype 圆形plating 孔壁上锡plateddrill diameter 直径drill/slot光会文件时候,形状character 字母with 大小3 geometry-suare 方形圆孔的(第一个脚用的)thermalrelief 一样anti pad 大0.1mm做好后表层拷贝到END layer 表层制作完成4 default internal 花焊盘5pastemask top bottm 和表层一致。
SOLDERMASK 两层和表层大0.1mm之后做外面圆的。
1.添加线创建边框,2.倒角,,manufacture-draft-fillet3.准许布线区域,比边框小点,setup-areas-routekeepin 注意选择shapefill-unfilled不填充4.package-keepin edit-z-kopy 小点5.加固定孔6.setup-cross-section板子层7.铺通,内点层。
cadence学习笔记
cadence学习笔记1. Allegro中我设置了highlight的颜⾊为⽩⾊,但选中后颜⾊是⽩蓝相间的,很不⽅便查看。
是什么地⽅需要设置,哪位⼤虾告诉哈我?答:setup/user preferences/display/display_nohilitefont 这个选项打勾就⾏了。
2. 不⼩⼼按了Highlight Sov后部分线⾼亮成⽩⾊,怎样取消?答:这个是⽤来检查跨分割的,取消的办法是:如果是4层板的话,在电源层跟地层都铺上地⽹络,然后再按Highlight Sov刷新即可。
3. 如何更改Highlight⾼亮默认颜⾊?答:可以在Display->Color/Visibility->Display->Temporary Highlight⾥修改即可,临时修改颜⾊可以点Display->Assign Color 来实现。
4. 如实现Highlight⾼亮部分⽹络,⽽背景变暗,就像Altium Designer那样?答:可以在Display->Color/Visibility->Display->Shadow Mode打开该模式,并且选中Dim active layer 即可。
5. 快速切换层快捷键答:可以按数字区⾥的“-”或“+”来换层。
6. OrCAD跟Allegro交互时,出现WARNING [CAP0072] Could not find component to highlight 错误等?答:OrCAD输出⽹表,Allegro导⼊⽹表,确保两者对的上号,然后在Orcad选中元件,再右键Editor Select,即可在Allegro中选中该元件;反过来,在Allegro中要先Highlight某元件,在Orcad中变会选中该元件。
1.ORcad :⾸先打开orcad和allegro分别占1/2的窗⼝界⾯。
然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出⽹表的路径。
CADENCE学习笔记6
CADENCE学习笔记11后仿真布线完成后的仿真。
1在元件厂家网站所搜IBIS模型文件2打开Model Integrity,选择File-Open打开IBIS文件,经常出现如下非单调的错误,一般忽略。
Pulldown Minimum data is non-monotonic3在physical view,单击最顶部的元件-右键,选择IBIS to DML,实现IBIS到DML的转化,将.dml文件拷贝到PCB工程目录下4打开PCB SI,打开PCB文件,Analyze-PDN Analysis,一次执行以下四项:1)Identify DC Nets:给电源网络赋予电压值。
设置好之后点击Apply,再点击OK2)Cross section,设置板层结构3)DML manage Library:管理dml模型库,其中devices.dml和interconn.iml是默认的。
将新的模型库放在工程目录下,默认能够识别到。
4)model assignment仅设置用到的元件即可,用不到的不用指定模型。
Create model适用于阻容类,find model为元件指定dml模型,auto setup自动为元件添加系统默认的模型;单击REFDESPINS:不仅可以为元件指定模型,还可以对元件的每个引脚指定模型。
使用find model为元件或引脚指定dml模型5在约束管理器中选中一个net-右键-sigxplorer1)Analyze-preferences,设置switching frequency,Measurement Cycle指的是仿真几个信号周期;Switching Frequency指的是仿真方波的周期;Duty Cycle指的是占空比;Offset指的是偏移时间。
2)在sigxplorer窗口,可以看到NET的网络拓扑,其中的TL是微带线,阻值是特征阻抗,T1是T型连接点,该拓扑可以修改,单击走线可以删除走线,从元件引脚可以直接拖拉添加走线,可以添加元件等。
Cadence学习笔记1__原理图
cadence学习笔记1__原理图打开Design Entry CIS或OrCAD Capture CIS组件,选择OrCAD Capture CIS(不要选择OrCAD Capture,因为少了一些东西),如果勾选了左下角的“Use as default”复选框,下次就不用选择了,如果要使用其他的部分,就在打开后点击File→Change Product,会弹出一个“Cadence Product Choices”窗口:元器件库File→New→Library新建一个库,如下图,显示了路径和默认库名library1.olb,右击选择Save As可以改变路径和库名,右击新建一个元件,可以选择New Part或者是New Part From Speadsheet,是两种不同的方式,先介绍New Part的操作。
右击选择New Part后,弹出下面的对话框,在Name中填入元件名,还可以指定PCB Footprint,下面Parts per Pkg表示这个元件有几部分,1表示普通的元件,如果元件是两部分组成的分裂元件就写2,这里先操作1,点击ok。
中间的虚线框是这个元件的区域,右边会有一个工具栏,画直线、方框、圆、曲线,也可以输入一些字符,或者点放置一组引脚,放置结束后鼠标右击选择End Mode或按键盘左上角Esc键使命令结束,放置一组引脚的时候,还可以设置引脚的类型,比如输入、输出、双向、电源等等,这个没有区分电源和地,电源和地都是power型的,现在输入下面的几个数字,线型都是默认的Passive,引脚间距Pin Spacing设为1,点击ok,放置好后成为下面的样子,有些部分不需要显示,双击空白处弹出一个属性对话框,虚框里面的数字是PinName,虚框外面的数字是PinNumber,如果可视属性改成False就不显示了。
如果想改变其中一个引脚的引脚名、引脚编号、引脚类型,选中该引脚,右击选择Edit Properties,或者双击该引脚,如下图:画直线的时候,这里默认是按照栅格点为最小单位的,可以改变这种限制,画出任意长度任意角度的线,在工具栏Options Grid Display中,不要勾选Pointer snap to grid就可以了,记得画完想要的任意直线后,再将这里勾选,这是一个好习惯,可以让画出的线更规则整齐。
学习笔记-candence16.6-原理图部分
学习笔记目录一、原理图设计部分1.针对原理图界面的操作2.对原理图进行编辑3.对制作原件的编辑4.生成网表5.生成清单和打印设置针对原理图界面的操作Design entry CIS:进行板级设计时用来画原理图的。
PCB Editor:cadence进行布局布线的软件。
Cadence product choices-----OrCAD capture CIS进行原理图页面个性化设置(整体设置)Options-->design template..(即原理图页面模板). 进行原理图页面个性化设置(单页设置)Options-->schematic page propertise..5. .drn文件是建立的工程的数据库文件,包括电路原理图(schematic)、元件库(design cache)、输出文件(outputs)。
6.工具栏的显示、隐藏和自定义View-->toolbar7.更改原理图背景颜色Option-->Preferences..8.原理图的放大、缩小快捷键i、o。
View-->zoom-->in/out按住ctrl,滚动鼠标。
对原理图进行编辑旋转元器件:快捷键R画线:places -->wire快捷键W任意角度画线:画线时按住shift网络节点:junction删除网络节点:按住“s”键,鼠标左键单击节点,此时出现一个方框,这时按“delete”键,即可删除。
浏览命令browse整体浏览:选中.drn文件Edit-->browse-->parts/nets......点击原件标号可以直接定位到该原件。
对制作原件的编辑1.批量放置管脚:place--pin array2.批量修改管教:选中需要修改的管脚---右键---editproperties..3.查看元件的属性:options-->part propertise..Options-->edit part propertise..(可以改写footprint)相同的不同的4.查看一个package里的几个部分:View--packageView--package propertisesCtrl+B:package的上一级Ctrl+N:package的下一级5.画线时任意起点和终点画线:options--->prefences..-->grid display---取消pointer snap to grid6.按组编号:Tool-->annotate..四、生成网表Netlist---PCB Editor生成清单和打印设置TOOLS---Bill OF materials针对allegro原理图界面的操作allegro的5种应用模式(application mode)general edit 普通模式Placement edit 排零件模式。
Cadence、Allegro学习心得分享
PCB学习心得一、写在前面的话本文将着重介绍一个PCB菜鸟的学习心得,详细的记录每个要点的操作方法和原因,着重将这个过程中学习到的一些东西与大家分享。
同时如发现有任何问题或者是好的方法和建议,请大家指出,共同学习、共同进步!——PCB路漫漫其修远兮,吾将上下而求索接下来将从PCB设计的怎个流程和大家分享二、PCB设计前的准备1.PCB设计之前,请确保原理图的正确性,DRC检测能正常通过,这是必须的a.点击:Tool-->Design Rules Check,如下图所示或者直接点击快捷方式:2具体的每个操作的说明:○1元器件快速排序○2DRC检查(作用同上)○3网表生成○4元器件清单注:元器件生成清单,点击上图中的4,需要在下图位置添加PCB封装属性即可得到元器件清单BOM具体操作为在Header添加tPCB Footprint,在Combined property string添加t{PCB Footprint}2.DRC检测规则按如下规则即可如图的检测规则为默认,如有特殊需求可自行修改!出现最多的“WARNING(ORCAP-1829): Possible pin type conflict ICXX”这个是指CPLD 或者FPGA的IO口方向设置,可以忽略!由于后期可能需求调整IO口的位置,现在操作无意义。
注:1、所选的原理图封装一定要正确,PCB封装同时也应该制作好。
2、原理图的封装应该选择合理,避免在实际的PCB绘制过程中存在问题。
三、DXF文件的导入1.新建一个.brd文件注意:选择Mechanical symbol2.按如下操作File-->Import-->DXF点击Edit后,出现如下的画面,并且按数字的标记操作即可。
3.完成如上两步,点击OK,再点击Import,出现了Dxf文件。
找到板框外形后,点击Edit-->Change,在Options中选择Board Geometry,在子项中选择Outline然后选择一个封闭的外框作为Outline,如下图,然后保存。
Cadence学习笔记
.LOG17:34 2016/10/18pcb editor制作热风焊盘,Flash symbol,f内径-外径-开口inner diameter与regular pad 相同,outer diameter与anti pad 相同Thermal Relief 与Regular Pad 尺寸相同Anti Pad 比begin layer大40milpastemask = begin layer;soldermask = antipadspoke width(开口)=rugular pad的一半add->flash10:43 2016/10/19焊盘按其作用分为正规焊盘(Regular Pad)在正片中看到的焊盘,也是通孔焊盘的基本焊盘;隔热焊盘(Thermal Relief)应该把它译为防散热结构片,其作用就是为防止内电层覆铜与镀锡的钻孔完全接通。
因为这样将造成焊接时热量散失过快,焊接温度不够影响焊接;隔离焊盘(Anti Pad),也是在负片中有效,用于在负片中焊盘与敷铜的隔离。
一般用在电源层和地层内孔直径(mm):0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0焊盘直径(mm): 1.5 1.5 2.0 2.0 2.5 3.0 3.5 4.0对于超出上表范围的焊盘直径可用下列公式选取:直径小于0.4mm的孔:D/d=0.5~3直径大于2mm的孔:D/d=1.5~2式中:(D-焊盘直径,d-内孔直径)ENDLAYER层焊盘尺寸:同上。
DEFAULTINTERNAL层焊盘尺寸:DRILL_SIZE (钻孔尺寸)>= 实际管脚尺寸+ 10MIL(0.25mm)RegularPad >= DRILL_SIZE + 16MIL(0.4mm)(DRILL_SIZE<50MIL(1.27mm)) Regular Pad >= DRILL_SIZE + 30MIL(0.76mm)(DRILL_SIZE>=50MIL(1.27mm)) Regular Pad >= DRILL_SIZE + 40MIL(1mm)(钻孔为矩形或椭圆形时) Thermal Pad = TRaXbXc-d (其中TRaXbXc-d 为Flash 的名称(后面有介绍))Anti Pad = DRILL_SIZE + 30MIL(0.76mm)Flash Name: TRaXbXc-d其中:a. Inner Diameter(内径): Drill Size + 16MIL(0.4mm)b. Outer Diameter(外径): Drill Size + 30MIL(0.76mm)c. Spoke width:12 ( 当DRILL_SIZE = 10MIL 以下)15 (当DRILL_SIZE = 11~40MIL)20 (当DRILL_SIZE = 41~70MIL)30 (当DRILL_SIZE = 71~170 MIL)40 (当DRILL_SIZE = 171 MIL 以上)保证连接处的宽度不小于10mil 。
Cadence Allegro学习应用笔记
1第三章 Cadence软件基础 (2)3.1 Cadence软件安装 (2)3.2 OrCAD原理图设计 (2)3.2.1 OrCAD原理图开发环境的启动 (2)3.2.2创建OrCAD原理图库 (3)3.2.3 创建原理图 (4)3.2.4 原理图绘制常用快捷键 (6)3.2.5原理图库中的原件修改后更新到原理图中的方法 (6)3.2.6 标题栏 (7)3.2.7 元件自动编号 (9)3.2.8 多个元件整体属性的修改 (10)3.2.9规则检查及修正 (12)3.2.9网络表的生成 (15)3.3 Allegro PCB设计 (15)3.3.1 PCB封装的制作(以S3C6410的424-FBGA封装为例) (15)3.3.2 0603电阻电容封装的制作 (38)3.3.3 电路板的建立 (43)3.3.4 输入网络表 (51)3.3.5 设置设计规则 (52)3.3.6 手工摆放元件 (52)3.3.7 绘制/修改板框 (55)3.3.8 绘制/修改允许布线区域 (56)3.3.9 绘制/修改允许元件摆放区域 (57)3.3.10 快速摆放剩余元件 (58)3.3.11 多个元件一起移动或旋转 (59)3.3.12 原理图修改更新到PCB图 (60)3.3.13 设置约束 (61)3.3.14 布线 (65)3.3.15显示设置 (68)3.3.16 板上过孔、焊盘的修改 (73)第三章 Cadence软件基础国内Cadence软件的书籍还是很少,而且都是帮助文档的形式,没有具体的实例和逻辑顺序,因此阿南在此尽量详细的记录了当时初学时的笔记,希望有用。
3.1 Cadence软件安装Cadence软件的安装和其它软件安装基本差不多,主要考虑的是License,朋友们可以网上搜索,或者一些PCB论坛都有相关的说明教程。
Cadence软件安装之后,会包括OrCAD原理图设计和Allegro PCB设计等众多工具。
candence笔记
焊盘设计:1 drill/slot symbol-----设置在钻孔的可视符号,在NC legend-1-4层中显示的钻孔的表示符号,取决与这里的设置。
2 drill/slot hole中plating的设置要注意。
3 allow suppression of unconnected internal pads?4 regular pad-->当焊盘用走线连接时所使用的焊盘图形;Thermal relief-->当焊盘用dynamic shape连接时所使用的焊盘挖空图形(当该层不定义时,则不挖空,可从下拉列表中选择图形形状和大小,也可使用flash);当焊盘不连接时内电层的镂空图形。
5 如果是用于在不同的层之间电气连接的过孔,则thermal relief可以不设置(即为null),若是通孔焊盘,则需要做Flash焊盘,以增加热阻,利于焊接6 如果是用于BGA的过孔,则solder和paste层可设置为null7 按照IPC标准,soldermask比正常焊盘大0.1mm(直径还是半径?)即4mil,pastmask和焊盘一样大8 焊盘的命名,表明焊盘的形状,尺寸。
antipad-->用于经过plane层(即负片)的过孔与非相同网络的dynamic shape的隔离,在布线层(即正片)中不起作用,布线层(即正片)中其功能由rule代替,设计时以钻孔大小为参考标准而非FLASHtermal relief->用于经过plane层(即负片)的过孔与相同网络的dynamic shape的连接(有图形的地方被挖空),在布线层(即正片)中不起作用,布线层中其功能由rule代替regular pad-->过孔在走线层中的焊盘形状对于不同网络的铺铜和过孔(作为焊盘时)的间距在spacing中设置,对于相同网络的铺铜和过孔(作为焊盘时)的间距(thermal releif)在same net spacing中设置,连接方式在setup->shapes->edit global dynamic shape parameters中设置.所以,在设计一般的过孔(不用于焊盘)时,布线层,可仅设置regular pad,参考平面层可仅设置regular pad和antipad注:焊盘和shape连接方式都可以在setup->shapes->edit global dynamic shape parameters中设置9 如何创建自定义图形的焊盘:创建焊盘图形(file->new->shape symbol;shape;merge;creat symbol);创建soldermask 图形;创建焊盘封装设计:1 在allegro中新建package symbol2 设置图纸大小,单位制,精度,网格3 放置引脚4 在package geometry->assembly top中添加图形(line)5 在package geometry->silkscreen中添加图形(line)6 在package geometry->place_bound_top中添加图形(区域)7 添加参考编号ref_des->assembly_top & ref_des->silkscreen_top8 file->creat symbol 生成相应的psm文件通孔封装(25)1 创建FLASH:add->flash命令。
Cadence学习笔记
Cadence学习笔记1__焊盘一、焊盘前期准备在Allegro系统中,建立一个零件(Symbol)之前,必须先建立零件的管脚(Pin)。
元件封装大体上分两种,表贴和直插。
针对不同的封装,需要制作不同的Padstack。
名词解释不同层的名词解释:Begin Layer:最上面的铜Default Internal:中间层End Layer:最下面的铜Solder Mask:阻焊层、绿油层。
是反显,有就是没有。
等于是开了个小孔不涂绿油,是为了把焊盘或是过孔露出来,不涂绿油就是亮晶晶的铜,也就是在板子上看到的焊盘,或者是一个个的孔,其它的部分都上阻焊剂,也就是绿油,其实不光是绿色的,还有红色的、黑色的、蓝色的等等。
Paste Mask:助焊层、钢网层、锡膏防护层、锡膏层,也叫胶贴、钢网、钢板。
是正显,有就是有。
等于是钢网开了个窗,过波峰焊时机器就在此窗口内喷上焊锡了。
这一层是针对表面贴装(SMD)元件的,其实不光是表贴,通孔也要用到,因为通孔的表面上也有个焊盘,该层用来制作钢板﹐而钢板上的孔就对应着电路板上的SMD器件的焊点。
在表面贴装(SMD)器件焊接时﹐先将钢板盖在电路板上(与实际焊盘对应)﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢板﹐这样SMD器件的焊盘就加上了锡膏,之后将SMD器件贴附到锡膏上面去(手工或贴片机)﹐最后通过回流焊机完成SMD器件的焊接。
通常钢板上孔径的大小会比电路板上实际的焊盘小一些。
Film Mask:预留层,用于添加用户自定义信息,根据需要使用。
不同焊盘的名词解释:Regular Pad:实际焊盘、规则焊盘,正片中使用,也是通孔焊盘的基本焊盘。
可以是:Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状(可以是任意形状)。
Thermal Relief:热焊盘、热风焊盘、花焊盘、防散热焊盘。
Candence Allegro自学笔记
1、元件库更新,点中更新的元件右键Update2、创建网络表:选择原理图库Tools-Create Netlist3、导入网络表:File-Inport- Netlist4、替换(原理图):Edit-Globle Replace5、PAD编辑增SHAP路径设置:Setup-User PreferenceeEditor-Paths-library-padpath/psmpath6、全部顺序排元件tools >> annotate……1,reset part references to “?”2,incremental reference update7、导座标文件Tools-Report-双击Component Report,再点Report再把座标文件复制到EXC里面8、复制SHIFT+F5CAD原点设置,UCS空格,再M确定原点9、隐藏铺铜Setup-User Preferences-Shape_fill,里面两项打钩10、量元件间的间距SHIFT+F411、泪滴的添加route-〉gloss-〉add fillet,然后用鼠标框选整个电路板,然后在空白处点一下鼠标,最后点右12、泪滴的删除route-〉gloss-〉delete fillet,然后用鼠标框选整个电路板,然后在空白处点一下鼠标,最后点右13、倒角:Manufature-Drafting-fillet14、设置禁止区域:Setup-Areas里面有很多keepout层15、边框Z-COPY设置:Edit-Z-copy,选中框,右边OPTIONS填入要偏移的距离16、设置层叠结构:Setup-Cross Section17、加过孔Setup-Constraints-Phycical,在VIAS里面双击,添加过孔18、光标的设置,cross是小光标14、铺铜Shape-polygon,然后右边的options选择要铺铜的网络这里是铺铜的全局设置五、铺铜完后的检查铺铜完后的检查网络TOOL\REPORT没联接的为零,正确。
cadence学习笔记
关键字:1.快捷键2.注意基本了解了一下界面最左面的原理图管理器的基本设置;学会两个快捷键:放大I 缩小O;上下滚动pageup、pagedown;鼠标滚动左右滚动ctrl+ pageup、pagedown;ctrl+鼠标滚动刷新F5今天了解了cadence原理图页面的基本设置:页面大小、title是否显示,网格大小显示的基本设置!这都是在options选项中设置!今天学会了自己画简单元件(只需要一部分就能画出的元器件),了解其常见设置;画一个AT90S8535为例!1、练习了显示隐藏引脚(pin)的设置(Options-part propreties选项中设置,ture表示显示,falth表示隐藏);2、练习对引脚的批量属性改变!选中十字光标右键,eide proprepries…出现下图,一一修改;画原件应注意,body部分应该放在虚线框中;注意:liberiy中用到的快捷键:H,V,RAT90S8535:今天了解了分立元件的画法和理念,例如74系列的一类芯片!芯片中分几路功能相同(这种采用homogeneous(同址形式),另外一形式为heterogeneous);在new part 对话框中;设置项parts per Pkg表示元件需要分几部分画!注意:heterogeneous与homogeneous的区别:1.homogeneous是元件的每部分电气属性、结果相同;画一部分,自动生成下一部分!只需自己改下pin的number!heterogeneous不然,表示每一部分的电气属性、结果都不一样,每部分都需自己画!快捷键:ctrl+N 自动切换到下部分!Ctrl+B 自动切换到上面部分!哎!令人蛋腾+乳酸的大学,好不容易休息了一个双休,一切的一切都是拜自考占用学校所赐!何得何能啊?今天初涉原理图设计,也就是添加库文件,放置元器件(快捷键P),元器件连接方式:连接导线(w)、总线连接(b)、网络标号连接(n)等形式,自动命名(tools-annotate)注意:1. 连接导线时改变走线方向时按键shift;2.当某元器件的端口悬空时,需放置place no connect(快捷键X),表示引脚悬空电气检查时不报错!3.尽量不要使两元器件的端口直接连接,这样后期布板,电气检查,容易出错,而是用线直接连上;4.常用的库文件,也就是电阻电容之内的在discrete库中;5.放过的器件都在Design Cache中记录。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第16讲第17讲 功能介绍第18讲切换界面工具栏定制命令参数控制窗口的停靠位置设置命令参数控制窗口动态显示当前命令的设置未激活命令时,命令参数控制窗口options控制图层显示关闭未激活命令时,visibility控制线路板按类显示。
激活move命令,命令控制窗口find控制可操作的对象第19讲class subclass 类子类,PCB板信息分类,(EAGLE以层分类,机械层,丝印层,线路层,元件坐标层,阻焊层,焊锡层。
)查看线路板的类元素。
IPC7351标准软件PCB Matrix IPC LP Viewer焊盘制作工具焊盘尺寸设置焊盘建好后FILE-CHECK 两次后提示没问题后进行file save as 进行文件存档焊盘建好后,下一步可以创建元件封装了:在allegro PCB Design XL中file new创建一个封装文件封装符号第一步,因为元件比较小,先把图纸尺寸改小。
要先把单位改正并且应用后才能改其它尺寸(尺寸改不动,尺寸改正不过来)栅格大小修改Layout pins 放置引脚通过命令参数窗口选取焊盘设置焊盘个数和距离命令方式定位x0 y0坐标命令方式画线,iy ix,,i表示增量。
画元件几何尺寸标示线框。
画元件外框丝印线标示框放置禁止布局框防止其它元件重叠,放置元件索引别号在assembly top也加上元件索引编号。
用于出位号图在丝印层上也加上元件索引编号,用于线路板显示元件编号。
在丝印层上放置元件参数。
至此元件可以存盘了。
.psm为元件封装文件。
.dra为图形编辑文件(画元件封装和花焊盘都是存为这个格式)。
.ssm为自定义图形保存格式。
.pad 为paddesigner生成的焊盘元件。
.fsm为花焊盘文件。
第21讲建立一个BGA封装。
第22讲建立特殊焊盘元件。
第一步:建立特殊焊盘建立非规则焊盘在allegro平台下建立shape symbol特殊形状的符号并存档,然后用pad designer利用这个符号建立焊盘第二步:同上设定图纸和栅格尺寸第三步top层上画多个图形。
图层层叠有DRC错误,选择融合命令merge shapes 把多个图形进行或运输,合成一个图形。
多体合成一体接下来创建阻焊层,先把这个特殊的图形保存同上,创建一个大0.1mm的阻焊层.ssm为自定义图形保存格式shape symbol工作路径要设置正确后,pad designer才能调出符号作为阻焊层和加锡层。
Padpath和psmpath都添加路径添加符号存储的路径第四步:利用pad designer调出先前画好的符号。
几何图形选择符号,然后调出先前画好的符号。
路径设置好后,插入图形时就可以看到先前的符号了。
第23讲创建isoic类型的封装第24讲创建PQFP焊盘旋转:第一步,设置旋转角度第二步,鼠标右击旋转命令第25讲通孔元件的制作第一步,制作flash焊盘,及花焊盘在allegro中新建一个flash symbol第二步,同样设置图纸大小和栅格第三步,第四步:保存文件第五步,用pad designer创建焊盘顶层底层参数(方形孔标注第一脚):内层参数设置,散热选用先前画好的花焊盘焊盘制作完成。
后check 在存档。
正常的圆形的焊盘参数:顶层底层都是圆形。
自动向导创建元件,焊盘制作完后可以用向导创建封装。
在allegro中file new轻触开关,引脚宽距4.5,引脚长距6.5 外形宽长6mm焊盘选用先前制作好的花焊盘,第一脚为方形,其它为圆形。
regular pad正常的焊盘thermal relief散热焊盘anti pad 非连接焊盘第26讲包含无电气连接的元件封装制作。
手动制作花焊盘,只画扣掉的部分图形。
及阴片图形。
创建焊盘,内层应用先前的花盘不上锡的焊盘非电气连接的焊盘,勾选mechanical。
引脚标号取消。
第27讲建立电路板File—> new 手动建立电路板用board类型绘图区域大小设置创建电路板板宽PCB板面积用线直接画边框,class 和subclass设置:在这个层上画的框表示为边框。
倒角命令布线区域设置keepin:允许区域元件允许摆放区域可以用线手动画,也可以用Z-COPY相当于CAD中的偏移命令。
Z-COPY设置好偏移参数后就可以偏移拷贝了放置安装孔第28讲设置层叠结构,电路层数Edit可以添加删除层数,铺铜铺铜连接那个网络??接地吗?第29讲,导入网络表不像protel导入网络表后就立刻显示导入的元件,allegro导入元件后还要放置后元件才可见。
布局布线常用选项:当前布局布线完成情况:导线断续时,是应为cline endcaps没设置好。
第30讲PCB板的布局。
网络表导入后,放置元件手工放置元件先勾选options中的mirror再放置元件时就会放置在底层。
放置元件时右击mirror也可以把元件放置在底层对于已经摆放好的元件顶层底层更换元件旋转:激活move命令,设置旋转角度,选中元件,右击rotate 。
第31讲原理图PCB图交互式摆放。
原理图PCB图交互通信设置第一步,选中工程:第二步,第三步使能内部通信工具Shift+s 可将原理图选中的元件放置到PCB图中手动放置器的自动隐藏勾选autohide第32讲按照原理图页为单位,同时放置改原理图上的所有元件。
第一步,将该原理图上的所有元件创建一个属性。
选中原理图,然后浏览元件选中所有元件编辑属性新增一个属性,只是用来区分元件。
从新创建网络表进入网络表设置修改网络表配置文件,让网络表附带新增的属性编辑文本,添加属性PAGE=YES在allegro PCB edit 中重新导入网表快速放置元件按照原理图元件属性批量放置元件第33讲编辑元件room属性,按照room属性把元件自动放置于PCB上的限定区域。
编辑属性命令按照原理图功能模块选取相应的元件集,apply后编辑room参数至此在PCB编辑器中元件的room属性修改完毕,然后设置room线,按属性快速放置元件。
第34讲,在原理图中设置元件room属性,通过网络表传递到allegro PCB edit 中,然后自动按区域布局。
选中多个元件,右击编辑属性回到当前属性apply后关闭重新生成网标重新导入网表放置room区域,直接画矩形按照room快速放置第35讲快速摆放元件一次把全部元件导入PCB编辑器中鼠线(电气连线)打开和关闭按照以往习惯照着原理图布局元件所有元件都放置到PCB编辑器上后,激活move命令,然后在find属性上输入元件索引号即可快速找到元件和放置元件。
第36讲布局基本操作移动命令move旋转,在move命令下设置旋转角度后,右击rotate去耦电容最小的靠近管脚第37讲约束规则设置线宽线距等等Standard ruler为简易设置,extended design ruler为扩宽设置,两者部分参数有重复,设置其中一个,另外一个跟随改变。
第38讲设置指定的网络规格参数。
第一步:添加新的规则参数,并设置线宽过孔等参数第二步:把一个或多个网络命一个名字,同时编辑多条网络的net physical type ,给多条网络命一个统一的规格参数名称。
第三步:给这个公共的名称(OSC_REF)赋予一个实际的规格参数(LW_20MIL)第39讲设置网络线宽线距设置电源线宽第40讲个别区域不适应以前所设置的规则。
该区域需要进行特殊的处理添加shape后,再为这个shape添加一个属性然后点击相应的shape像添加网络公共属性一样,为该shape添加一个用于赋予电气规格参数名称设置该区域相关网络的电气规格设置该区域相关网络的物理规格设置后的效果第41讲总线之间的约束设置等长设置第42讲网络拓扑约束规则T型连接点第43讲网络拓扑约束规则T型连接点方法二第44讲导线设置等长或延时第45讲约束传播延时第46讲差分对第47讲布线前的设置第48讲开始布线find out 操作,BGA引脚自动过孔导线引出第49讲手动布线第50讲手工拉线双击就添加过孔右击via也可以加过孔第51讲群组走线第52讲等长显示第53讲差分对布线第54讲带T型连接点的布线蛇形走线第55讲铺铜的操作正片:简单,该连的连接,不该连的不连接负片:需要flash花焊盘连接过孔或引脚,不熟悉时会容易出错,整块板子就废掉了。
第56讲铜皮内电层的分割。
第57讲布线铺铜完成后的检查。
元件按照PCB布局重新编号第58讲丝印层的编辑电气相关全部完成了,这讲讲解调整丝印。
第59讲,钻孔文件生成钻孔文件参数设置路径中的文件也要给厂家的。
产生钻孔文件命令产生drill文件方孔,椭圆孔等PCB过孔产生 .Rou文件这个长形孔文件也要给厂家生成钻孔表钻孔图设置显示,只显示PCB外形。
生成钻孔表命令钻孔表,钻孔图就在一个界面里做好了,这个文件要给厂家。
第60讲出光绘文件钻孔图钻孔表所在的层出光绘文件的负片设置给厂家的文件Allgro PCB 孔显示setup--->design parameters--->有两个display xx holes 勾选就可以啦。