以太网PHY接口1概要

合集下载

以太网MAC和PHY之间的接口总结

以太网MAC和PHY之间的接口总结1、100M 接口（Fast Ethernet 快速以太网，也称百兆以太网）FE速率模式下各种MII（MediaIndependent Interface）接口对比：MII接口兼容10/100M以太网，由于占用管脚数太多，主要应用早期的设备接口中，在一般的高密度（8口）端口PHY以及MAC/switch芯片中已经很少使用。

RMII(reduced MII)接口收发的数据位宽为2bit，因此管脚数目大为减少，在高密端口PHY中应用较多，但是由于其是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；SMII(serial MII)接口收发数据位宽为1bit，另外还有参考时钟和同步信号，相对于RMII管脚更少，但依然是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；SSMII(serial sync MII)与SMII类似，只是收发采用单独的时钟和同步信号，虽然又多了两个管脚，但是由于其收发具有独立的随路时钟和同步信号，接口之间的传输距离可以更远；MII接口:TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(TransmitError)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。

对于10Mbps速率下，TX_ER不起作用；RX_ER(ReceiveError)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。

对于10Mbps速率下，RX_ER不起作用；TX_EN(TransmitEnable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(ReveiveData Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

PHY的基本知识

注：ＰＨＹ　＝ＰＨＹＳＩＣＡＬ　ＬＡＹＥＲ　ＤＥＶＩＣＥ即物理层器件。

此规范中提到的１０／１００　ＰＨＹ是指专用于以太网，支持ＩＥＥＥ　８０２．３１０　Ｍｂｐｓ　和　１００　Ｍｂｐｓ物理层应用的收发器。

即通过双绞线可使用在１０　Ｍｂｐｓ　和　１００　Ｍｂｐｓ　（１０ＢＡＳＥ－Ｔ　和１００ＢＡＳＥ－ＴＸ）以太网的物理层器件。

有些ＰＨＹ可通过光纤收发器支持１００　Ｍｂｐｓ　（１００ＢＡＳＥ－ＦＸ）以太网，和此相关部分的设计见１００ＦＸ设计规范，本规范不涉及。

以下将１０／１００ＰＨＹ简称为ＰＨＹ。

　１目的：将成熟设计标准化，便于重复利用。

通过对该规范的学习，能够掌握　ＰＨＹ原理并能做相关的设计。

　２内容简介　２．１　设计目标　２．２　设计方法　２．３　ＰＨＹ的基本概念　２．４　原理描述　２．５　典型ＰＨＹ分析　２．６　典型原理图参考　２．７　典型ＰＣＢ参考　２．８　常见ＰＨＹ简单介绍　２．９　引用的资料和标准　２．１０　ＰＨＹ调试方法和注意事项　３设计目标：　３．１正确、快速设计ＰＨＹ的原理图　３．２正确、快速设计ＰＨＹ　的ＰＣＢ　３．３快速调试出ＰＨＹ的实际电路　４设计方法：　４．１阅读ＰＨＹ设计规范，对其有一个全面的了解　４．２仔细阅读要使用的ＰＨＹ的相关资料　４．３找出使用的ＰＨＹ和规范中典型ＰＨＹ的不同之处，加以分析　４．４在典型ＰＨＹ设计基础上进行修改　５ＰＨＹ的基本概念：　５．１在ＯＳＩ基准模型中，ＰＨＹ属于哪一层？　在ＯＳＩ的７层基准模型中我们使用的ＰＨＹ属于第一层－－物理层（　ＰＨＹ）。

物理层协议可定义电气信号、线的状态、时钟要求、数据编码和数据传输用的连接器。

数据链路层可以通过定义好的接口而与物理层通话。

例如ＭＡＣ　可以利用介质无关性接口（　ＭＩＩ）与ＰＨＹ进行数据交换。

　５．２ＰＨＹ的基本作用：　５．３．１　对端口ＬＩＮＫ状态的判断；　５．３．２　自动协商，当然ＭＡＣ可以修改ＰＨＹ的寄存器间接控制自动协商；　５．３．３　完成ＭＩＩ（ＲＭＩＩ）数据和串行数据流之间的转化：包括４Ｂ／５Ｂ的编码的转化（不包括１０ＢＡＳＥＴ）；串并转换；最后转换成低压信号，根据端口不同的工作模式，转换方式也有所不同。

完整版以太网接口分析

MII 接口MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。

MII接口可分为MAC模式和PHY模式，一般说来MAC和PHY对接，但是MAC和MAC 也是可以对接的。

以前的10M的MAC层芯片和物理层芯片之间传送数据是通过一根数据线来进行的，其时钟是10M，在100M中，如果也用一根数据线来传送的话，时钟需要100M，这会带来一些问题，所以定义了Mil接口，它是用4根数据线来传送数据的，这样在传送100M数据时，时钟就会由100M降低为25M，而在传送10M数据时，时钟会降低到 2.5M，这样就实现了10M和100M 的兼容。

MII接口主要包括四个部分。

一是从MAC层到物理层的发送数据接口，二是从物理层到MAC 层的接收数据接口，三是从物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。

MII接口的MAC模式定义：MII接口PHY模式定义:表上MDIO接口包括两根信号线：MDC和MDIO，通过它，MAC层芯片（或其它控制芯片）可以访问物理层芯片的寄存器（前面100M物理层芯片中介绍的寄存器组，但不仅限于100M 物理层芯片，10M物理层芯片也可以拥有这些寄存器），并通过这些寄存器来对物理层芯片进行控制和管理。

MDIO管理接口如下：MDC：管理接口的时钟，它是一个非周期信号，信号的最小周期（实际是正电平时间和负电平时间之和）为400ns,最小正电平时间和负电平时间为160 ns,最大的正负电平时间无限制。

它与TX_CLK和RX_CLK无任何关系。

MDIO是一根双向的数据线。

用来传送MAC层的控制信息和物理层的状态信息。

RMII 接口MII接口也有一些不足之处，主要是其接口信号线很多，发送和接收和指示接口有14根数据线（不包括MDIO接口的信号线，因为其被所有Mil接口所共享），当交换芯片的端口数据较多时，会造成芯片的管脚数目很多的问题，这给芯片的设计和单板的设计都带来了一定的问题。

STM32以太网硬件设计——PHY

STM32以太网硬件设计——PHYOSI 的7 层基准模型中PHY 属于第一层——物理层。

PHY是数据链路层的媒体访问控制部分和媒体的接口。

PHY 对所有传输的数据只是进行编码转化，没有对有效数据信号进行任何分析或改变，但是MAC 所有的数据传输都必须经过PHY 发送和接收才能传输到目标MAC。

PHY 还可以完成连接判断，自动协商以及冲突检测。

MAC 可以通过修改PHY 的寄存器完成对自动协商的监控，当然也可以读取PHY 的寄存器来判断PHY 的状态。

一. PHY寄存器IEEE802.3标准中定义了PHY的基本寄存器，寄存器偏移 00h ~ 0fh。

其中最重要的就是 BCR（BasicControl Register, offset: 00h），BSR（Basic Status Register, offset: 01h）。

MAC通过SMI接口访问BCR来控制PHY的工作模式，也可以通过访问BSR来得知PHY的工作状态。

需要注意的是，有时PHY的工作速率和工作模式不一定是通过访问BSR来得到的，因此在使用STM32 MAC外设与不同的PHY通讯时，可能需要修改寄存器定义。

以下是ST所提供的驱动中关于PHY寄存器的定义（节选自stm32f4xx_hal_conf.h）。

/* Section 3: Common PHY Registers *//*!< Transceiver Basic Control Register *//*!< Transceiver Basic Status Register *//*!< PHY Reset *//*!< Select loop-back mode *//*!< Restart auto-negotiation function *//*!< Select the power down mode *//*!< Auto-Negotiation processcompleted *//*!< PHY status register Offset *//*!< PHY Link mask *//*!< PHY Speed mask *//*!< PHY Duplex mask */二．PHY AutoStrapping现在的多数PHY都具有AutoStrapping功能，即可以在硬件设计时，通过上下拉电阻设定某些引脚的电平，PHY复位后自动将引脚电平读入指定的寄存器标志位，以相应的方式工作。

PHY芯片介绍1

问:如何实现单片以太网微控制器?答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下.问:以太网MAC是什么?答:MAC即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半局部,主要负责控制与连接物理层的物理介质.在发送数据的时候,MAC协议可以事先判断是否可以发送数据,如果可以发送将给数据加上一些控制信息,最终将数据以及控制信息以规定的格式发送到物理层;在接收数据的时候,MAC协议首先判断输入的信息并是否发生传输错误,如果没有错误,那么去掉控制信息发送至LLC层.该层协议是以太网MAC由IEEE-802.3以太网标准定义.最新的MAC同时支持10Mbps和100Mbps两种速率.以太网数据链路层其实包含MAC(介质访问控制)子层和LLC(逻辑链路控制)子层.一块以太网卡MAC芯片的作用不但要实现MAC子层和LLC子层的功能,还要提供符合标准的PCI界面以实现和主机的数据交换.MAC从PCI总线收到IP数据包(或者其他网络层协议的数据包)后,将之拆分并重新打包成最大1518Byte,最小64Byte的帧.这个帧里面包括了目标MAC地址、自己的源MAC地址和数据包里面的协议类型(比方IP数据包的类型用80表示).最后还有一个DWORD(4Byte)的CRC 码.可是目标的MAC地址是哪里来的呢?这牵扯到一个ARP协议(介乎于网络层和数据链路层的一个协议).第一次传送某个目的IP地址的数据的时候,先会发出一个ARP包,其MAC的目标地址是播送地址,里面说到：〞谁是xxx.xxx.xxx.xxx这个IP地址的主人？〞因为是播送包,所有这个局域网的主机都收到了这个ARP请求.收到请求的主机将这个IP地址和自己的相比拟,如果不一样就不予理会,如果一样就发出ARP响应包.这个IP地址的主机收到这个ARP请求包后回复的ARP响应里说到:〞我是这个IP地址的主人〞.这个包里面就包括了他的MAC地址.以后的给这个IP地址的帧的目标MAC地址就被确定了.(其它的协议如IPX/SPX也有相应的协议完成这些操作.)IP地址和MAC地址之间的关联关系保存在主机系统里面,叫做ARP表,由驱动程序和操作系统完成.在Microsoft的系统里面可以用arp-a 的命令查看ARP表.收到数据帧的时候也是一样,做完CRC以后,如果没有CRC效验错误,就把帧头去掉,把数据包拿出来通过标准的借口传递给驱动和上层的协议客栈,最终正确的到达我们的应用程序.还有一些控制帧,例如流控帧也需要MAC直接识别并执行相应的行为.以太网MAC芯片的一端接计算机PCI总线,另外一端就接到PHY芯片上,它们之间是通过MII接口链接的.问:什么是MII?答:MII即媒体独立接口,它是IEEE-802.3定义的以太网行业标准."媒体独立"说明在不对MAC硬件重新设计或替换的情况下,任何类型的PHY设备都可以正常工作.它包括一个数据接口,以及一个MAC和PHY之间的管理接口.•数据接口包括分别用于发送器和接收器的两条独立信道.每条信道都有自己的数据,时钟和控制信号.MII数据接口总共需要16个信号,包括TX_ER,TXD<3:0>,TX_EN,TX_CLK,COL,RXD<3:0>,RX_EX,RX_CLK,CRS,RX_DV等.MII以4位半字节方式传送数据双向传输,时钟速率25MHz.其工作速率可达100Mb/s;•MII管理接口是个双信号接口,一个是时钟信号,另一个是数据信号.通过管理接口,上层能监视和控制PHY.其管理是使用SMI(Serial Management Interface)总线通过读写PHY的存放器来完成的.PHY里面的局部存放器是IEEE定义的,这样PHY把自己的目前的状态反映到存放器里面,MAC通过SMI总线不断的读取PHY的状态存放器以得知目前PHY的状态,例如连接速度,双工的能力等.当然也可以通过SMI设置PHY的存放器到达控制的目的,例如流控的翻开关闭,自协商模式还是强制模式等.不管是物理连接的MII总线和SMI总线还是PHY的状态存放器和控制存放器都是有IEEE的标准的,因此不同公司的MAC和PHY一样可以协调工作.当然为了配合不同公司的PHY的自己特有的一些功能,驱动需要做相应的修改.MII支持10Mbps和100Mbps的操作,一个接口由14根线组成,它的支持还是比拟灵活的,但是有一个缺点是因为它一个端口用的信号线太多,如果一个8端口的交换机要用到112根线,16端口就要用到224根线,到32端口的话就要用到448根线,一般按照这个接口做交换机,是不太现实的,所以现代的交换机的制作都会用到其它的一些从MII 简化出来的标准,比方RMII,SMII,GMII等.RMII是简化的MII接口,在数据的收发上它比MII接口少了一倍的信号线,所以它一般要求是50MHz的总线时钟.RMII一般用在多端口的交换机,它不是每个端口安排收,发两个时钟,而是所有的数据端口公用一个时钟用于所有端口的收发,这里就节省了不少的端口数目.RMII的一个端口要求7个数据线,比MII少了一倍,所以交换机能够接入多一倍数据的端口.和MII一样,RMII支持10Mbps和100Mbps 的总线接口速度.SMII是由思科提出的一种媒体接口,它有比RMII更少的信号线数目,S表示串行的意思.因为它只用一根信号线传送发送数据,一根信号线传输承受数据,所以为了满足100Mbps的总线接口速度的需求,它的时钟频率就到达了125MHz,为什么用125MHz,是因为数据线里面会传送一些控制信息.SMII一个端口仅用4根信号线完成100Mbps的传输,比起RMII差不多又少了一倍的信号线.SMII在工业界的支持力度是很高的.同理,所有端口的数据收发都公用同一个外部的125MHz 时钟.GMII是千兆网的MII接口,这个也有相应的RGMII接口,表示简化了的GMII接口.MII总线在IEEE802.3中规定的MII总线是一种用于将不同类型的PHY与一样网络控制器(MAC)相连接的通用总线.网络控制器可以用同样的硬件接口与任何PHY .GMII(Gigabit MII)GMII采用8位接口数据,工作时钟125MHz,因此传输速率可达1000Mbps.同时兼容MII所规定的10/100 Mbps工作方式.GMII接口数据构造符合IEEE以太网标准.该接口定义见IEEE 802.3-2000.发送器:•GTXCLK——吉比特TX..信号的时钟信号(125MHz)•TXCLK——10/100Mbps信号时钟•TXD[7..0]——被发送数据•TXEN——发送器使能信号•TXER——发送器错误(用于破坏一个数据包)注:在千兆速率下,向PHY提供GTXCLK信号,TXD,TXEN,TXER信号与此时钟信号同步.否那么,在10/100Mbps速率下,PHY提供TXCLK时钟信号,其它信号与此信号同步.其工作频率为25MHz(100M网络)或2.5MHz(10M网络).接收器:•RXCLK——接收时钟信号(从收到的数据中提取,因此与GTXCLK 无关联)•RXD[7..0]——接收数据•RXDV——接收数据有效指示•RXER——接收数据出错指示•COL——冲突检测(仅用于半双工状态)管理配置•MDC——配置接口时钟•MDIO——配置接口I/O管理配置接口控制PHY的特性.该接口有32个存放器地址,每个地址16位.其中前16个已经在"IEEE 802.3,2000-22.2.4 Management Functions"中规定了用途,其余的那么由各器件自己指定.RMII(Reduced Media Independant Interface)简化媒体独立接口是标准的以太网接口之一,比MII有更少的I/O传输.RMII口是用两根线来传输数据的,MII口是用4根线来传输数据的,GMII是用8根线来传输数据的.MII/RMII只是一种接口,对于10Mbps线速,MII的时钟速率是2.5MHz就可以了,RMII那么需要5MHz;对于100Mbps线速,MII需要的时钟速率是25MHz,RMII那么是50MHz.MII/RMII用于传输以太网包,在MII/RMII接口是4/2bit的,在以太网的PHY里需要做串并转换,编解码等才能在双绞线和光纤上进展传输,其帧格式遵循IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN).以太网帧的格式为:前导符+开场位+目的mac地址+源mac地址+类型/长度+数据+padding(optional)+32bitCRC如果有vlan,那么要在类型/长度后面加上2个字节的vlan tag,其中12bit来表示vlan id,另外4bit表示数据的优先级!问:以太网PHY是什么?答:PHY是物理接口收发器,它实现物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层,MDI子层.它符合IEEE-802.3k中用于10BaseT(第14条)和100BaseTX(第24条和第25条)的标准.PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据而不管什么地址,数据还是CRC.对于100BaseTX因为使用4B/5B编码,每4bit就增加1bit的检错码),然后把并行数据转化为串行流数据,再按照物理层的编码规那么把数据编码,再变为模拟信号把数据送出去.收数据时的流程反之.PHY还有个重要的功能就是实现CSMA/CD的局部功能.它可以检测到网络上是否有数据在传送,如果有数据在传送中就等待,一旦检测到网络空闲,再等待一个随机时间后将送数据出去.如果两个碰巧同时送出了数据,那样必将造成冲突,这时候,冲突检测机构可以检测到冲突,然后各等待一个随机的时间重新发送数据.这个随机时间很有讲究的,并不是一个常数,在不同的时刻计算出来的随机时间都是不同的,而且有多重算法来应付出现概率很低的同两台主机之间的第二次冲突.许多网友在接入Internt宽带时,喜欢使用〞抢线〞强的网卡,就是因为不同的PHY碰撞后计算随机时间的方法设计上不同,使得有些网卡比拟〞占廉价〞.不过,抢线只对播送域的网络而言的,对于交换网络和ADSL这样点到点连接到局端设备的接入方式没什么意义.而且〞抢线〞也只是相对而言的,不会有质的变化.现在交换机的普及使得交换网络的普及,使得冲突域网络少了很多,极大地提高了网络的带宽.但是如果用HUB,或者共享带宽接入Internet的时候还是属于冲突域网络,有冲突碰撞的.交换机和HUB最大的区别就是:一个是构建点到点网络的局域网交换设备,一个是构建冲突域网络的局域网互连设备.除此之外PHY还提供了和对端设备连接的重要功能并通过LED灯显示出自己目前的连接的状态和工作状态让我们知道.当我们给网卡接入网线的时候,PHY不断发出的脉冲信号检测到对端有设备,它们通过标准的〞语言〞交流,互相协商并却定连接速度、双工模式、是否采用流控等.通常情况下,协商的结果是两个设备中能同时支持的最大速度和最好的双工模式.这个技术被称为AutoNegotiation或者NWAY,它们是一个意思–自动协商.具体传输过程为,发送数据时,网卡首先侦听介质上是否有载波(载波由电压指示),如果有,那么认为其他站点正在传送信息,继续侦听介质.一旦通信介质在一定时间段内(称为帧间缝隙IFG=9.6微秒)是安静的,即没有被其他站点占用,那么开场进展帧数据发送,同时继续侦听通信介质,以检测冲突.在发送数据期间,如果检测到冲突,那么立即停顿该次发送,并向介质发送一个“阻塞〞信号,告知其他站点已经发生冲突,从而丢弃那些可能一直在接收的受到损坏的帧数据,并等待一段随机时间(CSMA/CD确定等待时间的算法是二进制指数退避算法).在等待一段随机时间后,再进展新的发送.如果重传屡次后(大于16次)仍发生冲突,就放弃发送.接收时,网卡浏览介质上传输的每个帧,如果其长度小于64字节,那么认为是冲突碎片.如果接收到的帧不是冲突碎片且目的地址是本地地址,那么对帧进展完整性校验,如果帧长度大于1518字节(称为超长帧,可能由错误的LAN驱动程序或干扰造成)或未能通过CRC校验,那么认为该帧发生了畸变.通过校验的帧被认为是有效的,网卡将它接收下来进展本地处理.问:造成以太网MAC和PHY单片整合难度高的原因是什么?答:PHY整合了大量模拟硬件,而MAC是典型的全数字器件.芯片面积及模拟/数字混合架构是为什么先将MAC集成进微控制器而将PHY留在片外的原因.更灵活、密度更高的芯片技术已经可以实现MAC和PHY 的单芯片整合.问: 网卡上除RJ-45接口外,还需要其它元件吗?答:PHY和MAC是网卡的主要组成局部,网卡一般用RJ-45插口,10M网卡的RJ-45插口也只用了1,2,3,6四根针,而100M或1000M网卡的那么是八根针都是全的.除此以外,还需要其它元件,因为虽然PHY提供绝大多数模拟支持,但在一个典型实现中,仍需外接6,7只分立元件及一个局域网绝缘模块.绝缘模块一般采用一个1：1的变压器.这些部件的主要功能是为了保护PHY免遭由于电气失误而引起的损坏.另外,一颗CMOS制程的芯片工作的时候产生的信号电平总是大于0V 的(这取决于芯片的制程和设计需求),但是这样的信号送到100米甚至更长的地方会有很大的直流分量的损失.而且如果外部网线直接和芯片相连的话,电磁感应(打雷)和静电,很容易造成芯片的损坏.再就是设备接地方法不同,电网环境不同会导致双方的0V电平不一致,这样信号从A传到B,由于A设备的0V电平和B点的0V电平不一样,这样会导致很大的电流从电势高的设备流向电势低的设备.为了解决以上问题Transformer(隔离变压器)这个器件就应运而生.它把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号,并且通过电磁场的转换耦合到连接网线的另外一端.这样不但使网线和PHY之间没有物理上的连接而换传递了信号,隔断了信号中的直流分量,还可以在不同0V电平的设备中传送数据.隔离变压器本身就是设计为耐2KV~3KV的电压的.也起到了防雷感应(我个人认为这里用防雷击不适宜)保护的作用.有些朋友的网络设备在雷雨天气时容易被烧坏,大都是PCB设计不合理造成的,而且大都烧毁了设备的接口,很少有芯片被烧毁的,就是隔离变压器起到了保护作用.隔离变压器本身是个被动元件,只是把PHY的信号耦合了到网线上,并没有起到功率放大的作用.那么一张网卡信号的传输的最长距离是谁决定的呢?一张网卡的传输最大距离和与对端设备连接的兼容性主要是PHY决定的.但是可以将信号送的超过100米的PHY其输出的功率也比拟大,更容易产生EMI的问题.这时候就需要适宜的Transformer与之配合.作PHY的老大公司Marvell的PHY,常常可以传送180~200米的距离,远远超过IEEE的100米的标准.RJ-45的接头实现了网卡和网线的连接.它里面有8个铜片可以和网线中的4对双绞(8根)线对应连接.其中100M的网络中1,2是传送数据的,3,6是接收数据的.1,2之间是一对差分信号,也就是说它们的波形一样,但是相位相差180度,同一时刻的电压幅度互为正负.这样的信号可以传递的更远,抗干扰能力强.同样的,3,6也一样是差分信号.网线中的8根线,每两根扭在一起成为一对.我们制作网线的时候,一定要注意要让1,2在其中的一对,3,6在一对.否那么长距离情况下使用这根网线的时候会导致无法连接或连接很不稳定.现在新的PHY支持AUTO MDI-X功能(也需要Transformer支持).它可以实现RJ-45接口的1,2上的传送信号线和3,6上的接收信号线的功能自动互相交换.有的PHY甚至支持一对线中的正信号和负信号的功能自动交换.这样我们就不必为了到底连接某个设备需要使用直通网线还是穿插网线而费心了.这项技术已经被广泛的应用在交换机和SOHO路由器上.在1000Basd-T网络中,其中最普遍的一种传输方式是使用网线中所有的4对双绞线,其中增加了4,5和7,8来共同传送接收数据.由于1000Based-T网络的标准包含了AUTOMDI-X功能,因此不能严格确定它们的传出或接收的关系,要看双方的具体的协商结果.一片网卡主要功能的实现就根本上是上面这些器件了.其他的,还有一颗EEPROM芯片,通常是一颗93C46.里面记录了网卡芯片的供给商ID,子系统供给商ID,网卡的MAC地址,网卡的一些配置,如SMI总线上PHY的地址,BOOTROM的容量,是否启用BOOTROM引导系统等东西.很多网卡上还有BOOTROM这个东西.它是用于无盘工作站引导操作系统的.既然无盘,一些引导用必需用到的程序和协议栈就放到里面了,例如RPL,PXE等.实际上它就是一个标准的PCI ROM.所以才会有一些硬盘写保护卡可以通过烧写网卡的BootRom来实现.其实PCI设备的ROM是可以放到主板BIOS里面的.启动电脑的时候一样可以检测到这个ROM并且正确识别它是什么设备的.AGP在配置上和PCI很多地方一样,所以很多显卡的BIOS也可以放到主板BIOS里面.这就是为什么板载的网卡我们从来没有看到过BOOTROM的原因.最后就是电源局部了.大多数网卡现在都使用3.3V或更低的电压.有的是双电压的.因此需要电源转换电路.而且网卡为了实现Wake on line功能,必须保证全部的PHY和MAC的极少一局部始终处于有电的状态,这需要把主板上的5V Standby电压转换为PHY工作电压的电路.在主机开机后,PHY的工作电压应该被从5V转出来的电压替代以节省5V Standby的消耗.(许多劣质网卡没有这么做).有Wake on line功能的网卡一般还有一个WOL的接口.那是因为PCI2.1以前没有PCI设备唤醒主机的功能,所以需要着一根线通过主板上的WOL的接口连到南桥里面以实现WOL的功能.新的主板合网卡一般支持PCI2.2/2.3,扩展了PME#信号功能,不需要那个接口而通过PCI总线就可以实现唤醒功能.我们现在来看两个图MAC和PHY分开的以太网卡MAC和PHY集成在一颗芯片的以太网卡上图中各部件为:①RJ-45接口②Transformer(隔离变压器)③PHY芯片④MAC芯片⑤EEPROM⑥BOOTROM插槽⑦WOL接头⑧晶振⑨电压转换芯片⑩LED指示灯网卡的功能主要有两个:一是将电脑的数据封装为帧,并通过网线(对无线网络来说就是电磁波)将数据发送到网络上去;二是接收网络上其它设备传过来的帧,并将帧重新组合成数据,发送到所在的电脑中.网卡能接收所有在网络上传输的信号,但正常情况下只承受发送到该电脑的帧和播送帧,将其余的帧丢弃.然后,传送到系统CPU做进一步处理.当电脑发送数据时,网卡等待适宜的时间将分组插入到数据流中.接收系统通知电脑消息是否完整地到达,如果出现问题,将要求对方重新发送.问:10BaseT和100BaseTX PHY实现方式不同的原因何在?答:两种实现的分组描述本质上是一样的,但两者的信令机制完全不同.其目的是阻止一种硬件实现容易地处理两种速度.10BaseT采用曼彻斯特编码,100BaseTX采用4B/5B编码.问:什么是曼彻斯特编码?答:曼彻斯特编码又称曼彻斯特相位编码,它通过相位变化来实现每个位(图2).通常,用一个时钟周期中部的上升沿表示“1〞,下降沿表示“0〞.周期末端的相位变化可忽略不计,但有时又可能需要将这种相位变化计算在内,这取决于前一位的值.问:什么是4B/5B编码?答:4B/5B编码是一种块编码方式.它将一个4位的块编码成一个5位的块.这就使5位块内永远至少包含2个“1〞转换,所以在一个5位块内总能进展时钟同步.该方法需要25%的额外开销.问:网卡的MAC和PHY间的关系?答:网卡工作在osi的最后两层,物理层和数据链路层,物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口.物理层的芯片称之为PHY.数据链路层那么提供寻址机构、数据帧的构建、数据过失检查、传送控制、向网络层提供标准的数据接口等功能.以太网卡中数据链路层的芯片称之为MAC控制器.很多网卡的这两个局部是做到一起的.他们之间的关系是pci总线接mac总线,mac接phy,phy接网线(当然也不是直接接上的,还有一个变压装置).PHY和MAC之间是如何传送数据和相互沟通的.通过IEEE定义的标准的MII/GigaMII(Media Independed Interfade,介质独立界面)界面连接MAC和PHY.这个界面是IEEE定义的.MII界面传递了网络的所有数据和数据的控制.ETHERNET的接口实质是MAC通过MII总线控制PHY的过程.问:网线上传输的是模拟信号还是数字信号?答:是模拟信号.因为它传出和接收是采用的模拟的技术.虽然它传送的信息是数字的(并不是传送的信息是数字的信号就可以叫做数字信号).简单的例子:我们知道是模拟信号,但是当我们拨号上网的时候, 线里传送的是数字信息,但信号本身依旧是模拟的.然而ADSL同样是通过线传送的,却是数字信号.这取决于它传出和承受采用的技术.问:假设操作系统没有加载网卡驱动,网卡虽然在系统设备树上,但网卡接口创立不了,那网卡实际能不能接收到数据?答:这里面有很多细节, 我根据Intel网卡的Spec大概写了写, 想尽量写的通俗一些,所以没有刻意用Spec里的术语,另外本文虽然讲的是MAC/PHY,但光口卡的(SERDES)也是类似的.1.PCI设备做reset以后进入D0uninitialized(非初始化的D0状态, 参考PCI电源管理标准),此时网卡的MAC和DMA都不工作,PHY是工作在一个特殊的低电源状态的;2.操作系统创立设备树时,初始化这个设备,PCI命令存放器的Memory Access Enable or the I/O Access Enable bit会被enable, 这就是D0active.此时PHY/MAC就使能了;3.PHY被使能应该就可以接收物理链路上的数据了,否那么不能收到FLP/NLP, PHY就不能建立物理连接.但这类包一般是流量间歇发送的;4.驱动程序一般要通过存放器来控制PHY, 比方自动协商speed/duplex, 查询物理链路的状态Link up/down;5.MAC被使能后, 如果没有驱动设置控制存放器的一个位(CTRL.SLU )的话, MAC和PHY是不能通讯的, 就是说MAC不知道PHY的link已经ready, 所以收不到任何数据的.这位设置以后, PHY完成自协商, 网卡才会有个Link change的中断,知道物理连接已经Link UP了;6.即使Link已经UP, MAC还需要enable接收器的一个位(RCTL.RXEN ),包才可以被接收进来,如果网卡被reset,这位是0,意味着所有的包都会被直接drop掉,不会存入网卡的FIFO.老网卡在驱动退出前利用这位关掉接收.Intel的最新千兆网卡发送接收队列的动态配置就是依靠这个位的,重新配置的过程一定要关掉流量;7.无论驱动加载与否, 发生reset后,网卡EEPOM里的mac地址会写入网卡的MAC地址过滤存放器, 驱动可以去修改这个存放器,现代网卡通常支持很多MAC地址,也就是说,MAC地址是可以被软件设置的.例如,Intel的千兆网卡就支持16个单播 MAC地址,但只有1个是存在EEPROM里的,其它是软件声称和设置的;8.但如果驱动没有加载,网卡已经在设备树上,操作系统完成了步骤1-2的初始化,此时网卡的PHY应该是工作的,但因为没有人设置控制位(CTRL.SLU)来让MAC和PHY建立联系,所以MAC是不收包的.这个控制位在reset时会再设置成0;9.PHY可以被软件设置加电和断电, 断电状态除了接收管理命令以外,不会接收数据.另外,PHY还能工作在Smart Power Down 模式下,link down就进入省电状态;10.有些多口网卡,多个网口共享一个PHY, 所以BIOS里设置disbale了某个网口, 也未必会把PHY的电源关掉,反过来,也要小心地关掉PHY的电源;11.要详细了解PHY,最终还是要熟悉IEEE以太网的相关协议.。

以太网MAC和PHY

以太网PHY和MAC对应OSI模型的两个层——物理层和数据链路层物理层定义了数据传输和接受所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并想数据链路层设备提供标准接口（RGMII/GMII/MII）。

数据链路层提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能问：以太网PHY是什么？答：PHY是物理接口收发器，它实现物理层。

IEEE 802.3标准定义了以太网PHY。

他符合IEEE 802.3k中用于10BaseT（第14条）和100BaseTX（第24条和第25条）的规范。

问：以太网MAC是什么答：MAC就是媒体接口控制器。

以太网MAC由IEEE 802.3以太网标准定义，他事先了一个数据链路层。

最新的MAC同时支持10/100/1000Mbps速率。

通常情况下，他实现MII/GMII/RGMII。

问：什么是MII？答：MII（Medium Independent Interface）即媒体独立接口。

它是IEEE-802.3定义的以太网行业标准。

它包括一个数据接口，以及一个MAC和PHY之间的管理接口。

数据接口包括分别用于发送器和接收器的两条独立信道。

每条信道都有自己的数据、时钟和控制信号。

MII数据接口总共需要16个信号。

管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。

通过管理接口，上层能监视和控制PHY。

MII标准接口用于连快Fast Ethernet MAC-block与PHY。

“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。

在其他速率下工作的与 MII等效的接口有：AUI（10M 以太网）、GMII （Gigabit 以太网）和XAUI（10-Gigabit 以太网）。

此外还有RMII(Reduced MII)、GMII(Gigabit MII)、RGMII（Reduced GMII）SMII等。

以太网原理MAC和PHY

以太网原理MAC和PHY以太网（Ethernet）是一种计算机网络技术，用于在局域网（LAN）中进行数据传输。

它是一种广泛应用的网络协议，其主要优势是简单、可靠和成本低廉。

以太网协议包含两个关键组成部分：媒体访问控制（MAC）子层和物理层（PHY）。

物理层（PHY）负责将以太网帧从数据链路层传输到实际的物理媒体上。

它的主要任务是将数字数据转换为电气信号，然后通过传输媒介传送。

物理层使用一些特定的编码和调制技术来解决数据在物理媒体上的传输问题。

这些技术包括编码、调制解调和时钟恢复等。

物理层还负责定义信道的特性和接口标准，包括电压电平、数据传输速率、传输介质类型和连接器类型等。

这种标准确保了不同厂商的网络设备能够相互兼容工作。

例如，10BASE-T以太网使用了双绞线作为传输介质，传输速率为10Mbps。

而1000BASE-T以太网使用了Cat 5e或Cat 6双绞线作为传输介质，传输速率为1Gbps。

物理层还处理一些错误检测和纠正机制，以确保数据的可靠传输。

例如，以太网使用了冗余检验码（CRC）来检测帧中的传输错误。

如果接收端检测到错误，它会向发送端发送一个特殊的信号，要求重新发送数据。

这种机制确保了数据在传输过程中的完整性和准确性。

与物理层相对应的是媒体访问控制（MAC）子层。

MAC子层的主要任务是实现数据帧的分组、发送和接收。

它根据接收到的数据帧的目的地址进行过滤，并将所接收到的数据传递给上层的网络协议栈。

同时，MAC子层还负责将数据帧分组，并在物理层上以合适的方式发送出去。

MAC子层使用了一种称为CSMA/CD的访问控制协议，即载波监听多点接入/冲突检测。

CSMA/CD协议要求发送端在发送数据之前先监听信道，以确保没有其他设备正在传输数据。

如果检测到信道中有其他设备正在传输数据，发送端会等待一段时间后重新发送。

这种机制可以解决多个设备同时访问网络时的冲突问题。

MAC子层还负责对数据帧进行封装和解封装。

以太网phy芯片

以太网phy芯片以太网PHY芯片是一种广泛应用于以太网接口的集成电路芯片，用于在计算机和网络设备之间传输数据。

以太网PHY芯片通常由物理层接口、传输媒介接口、时钟管理和自适应均衡和等化器等模块组成。

以太网PHY芯片可以支持不同速度的以太网接口，如10 Mbps、100 Mbps和1000 Mbps（即千兆以太网）。

它通过采用不同的调制解调器和编码技术来实现不同的速度，以满足不同类型的网络需求。

以太网PHY芯片的物理层接口负责将数据从高层协议传输到物理媒介上。

它通过生成和解析电压和电流信号，实现数据的传输和接收。

物理层接口还负责检测和纠正传输中的错误，以保证数据的准确性和完整性。

传输媒介接口是以太网PHY芯片连接到物理媒介（如双绞线、光纤等）的接口。

它根据不同的媒介类型提供不同的连接方式和电气特性，以适应不同环境下的网络需求。

时钟管理模块是以太网PHY芯片中的一个重要组成部分，用于生成和同步数据传输的时钟信号。

时钟信号是保证数据传输的同步和准确性的关键因素。

时钟管理模块可以提供内部时钟源或接收外部时钟源，并通过锁相环（PLL）技术调整时钟频率和相位来保证数据传输的稳定性。

自适应均衡和等化器模块是以太网PHY芯片中的另一个重要组成部分，用于对传输中的信号进行均衡和补偿，以减小信号损失和抖动，提高数据传输的可靠性。

自适应均衡和等化器模块根据接收到的信号特性自动调整均衡和补偿参数，以适应不同长度和质量的传输线路。

除了上述基本模块，以太网PHY芯片还可以包含一些其他功能，如电源管理、噪声抑制、故障检测和诊断等。

这些功能可以提供更高级的性能和功能，以满足不同网络设备的需求。

总的来说，以太网PHY芯片是一种集成电路芯片，用于实现不同速度和不同介质的以太网接口。

它通过物理层接口、传输媒介接口、时钟管理和自适应均衡和等化器等模块实现数据的传输和接收，以及网络的连接和管理。

随着以太网技术的发展和应用范围的扩大，以太网PHY芯片的功能和性能将会进一步提升，以满足不断变化的网络需求。

以太网学习（三）——FPGA的MAC与PHY芯片之间的接口，以及RGMII接口时序

以太⽹学习（三）——FPGA的MAC与PHY芯⽚之间的接⼝，以及RGMII接⼝时序主要有SMII, MII, RMII, GMII, RGMII这⼏种接⼝，其中SMII是串⾏的接⼝，引脚最少。

MII接⼝通信速率10M/100M（百兆以太⽹的通信接⼝）ETH_RXC：PHY侧输出给MAC的以太⽹的接受时钟ETH_RXDV：PHY侧输出给MAC的接收有效信号ETH_RXER：PHY侧输出给MAC的接收错误信号ETH_RXD：PHY侧输出给MAC的4位接收数据只有当ETH_RXDV为⾼电平，ETH_RXER为低电平时，这时传输的数据才是有效数据ETH_TXC：发射时钟同样是有PHY芯⽚提供给MAC的ETH_TXEN：MAC提供给PHY芯⽚的发送使能信号ETH_TXER：MAC提供给PHY芯⽚的发送错误指⽰信号ETH_TXD：MAC提供给PHY芯⽚的待发送的4位数据只有当ETH_TXEN为⾼电平，ETH_TXER为低电平时，这时传输的数据才是有效数据10M：时钟为2.5MHz，单沿采样；100M：时钟为25MHz，单沿采样RMII接⼝（Reduced MII）通信速率为10M/100M发送数据核接收数据都是两位的；参考时钟通常是由外部晶振提供给MAC侧或PHY芯⽚的；CRS和DV信号复⽤⼀个端⼝；10M：时钟为5M，单沿采样；100M：时钟为50M，单沿采样GMII接⼝（Gigabit MII）通信速率1G/100M/10M与MII接⼝相⽐，TXC由MAC侧产⽣（原图中画错了），并且将数据位宽从4位提⾼到了8位；10M：时钟为2.5M，单沿采样，只⽤到了4位；100M：时钟为25M，单沿采样，只⽤到了4位；1G：时钟为125M，单沿采样RGMII（Reduced GMII）通信速率为1G/100M/10MTXC由MAC侧产⽣；将RXDV和RXER信号集成到了RXCTL上，时钟上升沿采到的是RXDV，下降沿采到的是RXDV^RXER（异或）；将TXEN和TXER信号集成到了TXCTL上，时钟上升沿采到的是TXEN，下降沿采到的是TXEN^TXER（异或）；数据位宽由8位减少到了4位；1G：时钟为125M，双沿采样；100M：时钟为25M，单沿采样；10M：时钟为2.5M，单沿采样RGMII接⼝时序RGMII接收时序（1G）（PHY芯⽚产⽣的信号时序）注：由于下降沿传输的是异或结果，所以正常情况下，RXCTL信号⼀直为⾼电平时传输的才是有效数据。

以太网PHY芯片之MIIMDIO接口详解

以太⽹PHY芯⽚之MIIMDIO接⼝详解本⽂主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接⼝的信号定义，及相关知识，同时本⽂也对RJ-45接⼝进⾏了总结，分析了在10/100模式下和1000M模式下的设计⽅法。

MII接⼝提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接⼝⽀持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。

提到MII，就有可能涉及到RS，PLS，STA等名词术语，下⾯讲⼀下他们之间对应的关系。

所谓RS即Reconciliation sublayer，它的主要功能主要是提供⼀种MII和MAC/PLS之间的信号映射机制。

它们(RS与MII)之间的关系如下图：MII接⼝的Management Interface可同时控制多个PHY，802.3协议最多⽀持32个PHY，但有⼀定的限制：要符合协议要求的connector特性。

所谓Management Interface，即MDC信号和MDIO信号。

前⾯已经讲过RS与PLS的关系，以及MII接⼝连接的对象。

它们是通过MII接⼝进⾏连接的，⽰意图如下图。

由图可知，MII的Management Interface是与STA（Station Management）相连的。

接⼝⽀持10Mb/s以及100Mb/s，且在两种⼯作模式下所有的功能以及时序关系都是⼀致的，唯⼀不同的是时钟的频率问题。

802.3要求PHY 不⼀定⼀定要⽀持这两种速率，但⼀定要描述，通过Management Interface反馈给MAC。

下⾯将详细介绍MII接⼝的信号定义，时序特性等。

由于MII接⼝有MAC和PHY模式，因此，将会根据这两种不同的模式进⾏分析，同时还会对RMII/SMII进⾏介绍。

MII接⼝可分为MAC模式和PHY模式，⼀般说来MAC和PHY对接，但是MAC和MAC也是可以对接的。

phy基本介绍

PHY基本介绍1、PHY基本概念在OSI 的7 层基准模型中我们使用的PHY 属于第一层--物理层( PHY)，PHY是数据链路层的媒体访问控制部分和媒体的接口。

PHY 对所有传输的数据，只是进行编码转化，没有对有效数据信号进行任何分析或改变。

但是MAC 所有的数据传输都必须经过PHY 发送和接收才会传输到目标MAC。

PHY 还可以完成连接判断，自动协商以及冲突检测。

MAC 可以通过修改PHY 的寄存器完成对自动协商的监控，当然也可以读取PHY 的寄存器来判断PHY 的状态。

1.1 以太网接口类型以太网接口常用有双绞线接口（俗称电口）和光纤接口（俗称光口）2种。

另外还有早期的同轴电缆接口。

下面是常用以太网接口的代号：1.1.1 电口电口传输距离标准为100m，电口采用RJ-45接口。

图 1-1 RJ-45插座与RJ-45 插座相对应的是RJ-45 插头，如图4所示，一般为8PIN。

在10/100M以太网时，其中2根表示1对发送数据，另2根表示1对接收数据，剩下4根保留（100BASE-T4使用4对线，是为3类线设计的）；在1000M以太网时，1000BASE-T使用的是4对双绞线，每一对线都作双向数据传输。

图 1-2 RJ－45插头我们常用的网线有两种：不带交叉网线(MDI)和带交叉网线(MDIX), 现在有些物理层芯片支持MDI和MDIX自动识别功能，具有此功能的PHY能够根据对方的发送和接收信号，决定使用MDI 或者是MDIX。

连接的双方，只要有一方具有Crossover，就可实现功能。

此时双方无论使用正线还是反线都能连接上。

1.1.2 光口目前以太网光模块封装有GBIC、SFF、SFP。

下图为GBIC（Gigabit Interface Converter）封装的光模块，其收发分开，采用SC光纤接头，多模的波长为850nm，单模有1310nm和1550nm，支持热插拔。

图 1-3 GBIC封装光模块下图为SFP（Small Form－factor Pluggable）封装的光模块，其收发分开，采用LC光纤，支持热插拔。

网口PHY工作原理

网口PHY工作原理网口PHY（Physical Layer，物理层）是指计算机网络中负责传输实际数据的硬件层，它将数据转换为一系列电信号，并在网络中传送和接收这些信号。

网口PHY工作原理包括信号的编码和解码、时钟恢复和数据的传输。

首先，网口PHY通过电信号的编码和解码实现数据传输。

在数据传输之前，数据需要转换为与电信号一致的形式。

编码是指将数据转换为电信号的过程，常见的编码方式有非归零码NRZ（Non-Return-to-Zero）、曼彻斯特编码和4B/5B编码等。

解码是指将接收到的电信号转换为原始数据的过程。

编码和解码过程需要遵循一定的规则，以确保数据能在传输过程中正确无误地被接收和解码。

其次，网口PHY通过时钟恢复实现数据的同步。

在数据传输过程中，发送端和接收端的时钟可能存在一定的差异，造成数据传输时的时钟抖动。

为了保证数据的正确性，接收端需要通过时钟恢复技术将接收到的信号与本地时钟同步。

时钟恢复可以通过信号的边沿检测和频率锁定两个步骤实现。

边沿检测是指通过检测信号中的上升沿和下降沿来确定时钟频率和相位。

频率锁定是指通过调整本地时钟的频率，使其与接收到的信号频率保持一致，从而实现时钟同步。

最后，网口PHY通过数据的传输实现数据的收发。

在数据传输过程中，发送端将数据进行分组，并将每一组数据转换成一系列电信号进行传输。

接收端接收到电信号后，通过解码和时钟恢复得到原始数据。

数据传输通常采用全双工模式，即发送和接收可以同时进行。

为了保证数据的可靠性，网口PHY通常还会使用一些错误检测和纠错技术，如循环冗余检验（CRC）和前向纠错码（Forward Error Correction，FEC）。

这些技术可以检测和纠正在数据传输过程中可能出现的错误，提高数据传输的可靠性。

总结起来，网口PHY工作原理主要包括信号的编码和解码、时钟恢复和数据的传输。

通过编码和解码，将数据转换为电信号进行传输；通过时钟恢复，实现接收到的信号与本地时钟同步；通过数据的传输，实现数据的收发。

PHY概念网络基本应用概念

PHY指物理层，OSI的最底层。

一般指与外部信号接口的芯片。

物理层是OSI的第一层，它虽然处于最底层，却是整个开放系统的基础。

物理层为设备之间的数据通信提供传输媒体及互连设备，为数据传输提供可靠的环境。

媒体和互连设备物理层的媒体包括架空明线、平衡电缆、光纤、无线信道等。

通信用的互连设备指DTE和DCE间的互连设备。

DTE既数据终端设备，又称物理设备，如计算机、终端等都包括在内。

而DCE则是数据通信设备或电路连接设备，如调制解调器等。

数据传输通常是经过DTE──DCE，再经过DCE──DTE的路径。

互连设备指将DTE、DCE连接起来的装置，如各种插头、插座。

LAN中的各种粗、细同轴电缆、T型接、插头，接收器，发送器,中继器等都属物理层的媒体和连接器。

物理层的一些重要标准物理层的一些标准和协议早在OSI/TC97/C16 分技术委员会成立之前就已制定并在应用了，OSI也制定了一些标准并采用了一些已有的成果。

ISO2110:称为“数据通信----25芯DTE/DCE 接口连接器和插针分配”。

它与EIA(美国电子工业协会)的“RS-232-C”基本兼容。

ISO2593：称为“数据通信----34芯DTE/DCE----接口连接器和插针分配”。

ISO4092：称为“数据通信----37芯DTE/DEC----接口连接器和插针分配”。

与EIARS-449兼容。

CCITT V.24：称为“数据终端设备(DTE)和数据电路终接设备之间的接口电路定义表”。

其功能与EIARS-232-C 及RS-449兼容于100序列线上。

PHYPHY指物理层，OSI的最底层。

一般指与外部信号接口的芯片。

以太网PHY芯片。

小小的不起眼但又无处不在的网卡。

如果在5年前，或许网卡与您无关，但在如今这网络的时代，无论是上网冲浪还是联网玩游戏，都离不开网卡，更何况，就算您不食人间烟火，多数主板上也会为您集成一块板载网卡。

所以，对于想迈入网络之门的读者而言，先认识网卡，会让您在进行各种网络应用时更得心应手。

ethernett1针脚定义

ethernett1针脚定义摘要：1.引言2.Ethernet T1 针脚的概述3.Ethernet T1 针脚的详细定义4.针脚的连接方式5.应用领域6.结论正文：【引言】以太网（Ethernet）是一种广泛应用的局域网技术，它的标准由IEEE 802.3 委员会制定。

Ethernet T1 针脚是该技术的一个重要组成部分，本文将详细介绍Ethernet T1 针脚的定义及其相关知识。

【Ethernet T1 针脚的概述】Ethernet T1 针脚，也称为RJ-45 插头，是Ethernet 网络中用于连接设备和传输信号的接口。

它具有8 个针脚，其中4 个用于发送数据，4 个用于接收数据。

Ethernet T1 针脚支持多种数据传输速率，如10Mbps、100Mbps 和1Gbps 等。

【Ethernet T1 针脚的详细定义】Ethernet T1 针脚的详细定义如下：1.针脚1（发送数据，+）和针脚2（发送数据，-）：用于发送数据的正负极。

2.针脚3（接收数据，+）和针脚6（接收数据，-）：用于接收数据的正负极。

3.针脚4（未使用）和针脚5（未使用）：保留针脚，未被使用。

4.针脚7（地线，GND）和针脚8（电源，VCC）：分别为信号地线和电源线。

【针脚的连接方式】Ethernet T1 针脚通常采用RJ-45 插头和插座进行连接。

RJ-45 插头是一种8P8C（8 针8 孔）的插头，其外部有8 个触点，内部有8 个导线。

RJ-45 插座则有8 个插孔，将插头插入插座后，两者的导线将连接在一起，实现设备间的通信。

【应用领域】Ethernet T1 针脚广泛应用于各种以太网设备，如计算机、路由器、交换机等。

它为这些设备提供了高速、稳定的网络连接，使得数据在局域网中得以快速传输。

【结论】Ethernet T1 针脚作为以太网技术的关键组成部分，对于实现设备间的数据通信起着重要作用。

以太网接口mac+phy(收发器)

mac 与phy通过mii连接,phy有phy通过网线连接2．RMII接口分析2.1 RMII接口信号定义RMII接口（Reduced MII接口）是简化的MII接口。

它也分为MAC 模式和PHY模式。

RMII接口接收、发送和控制的同步参考时钟REF_CLK是由外部时钟源提供的50MHz信号。

这与原来的MII接口不同，MII接口中发送和接收的时钟是分开的，且都是由物理层芯片提供给MAC层芯片。

这里需要注意的是由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在物理层芯片内的数据接收部分要设计一个FIFO，用来协调两个不同的时钟，在发送接收的数据时提供缓冲。

物理层芯片的发送部分则不需要一个FIFO，它直接将接收到的数据发送出去就可以了。

CRS_DV是MII中的RXDV和CRS(Carrier_Sense)两个信号合并而成，当介质不空闲时CRS_DV以和REF_CLK相异步的方式给出。

当CRS比RX_DV早结束时(即载波消失而队列中还有数据要传输时)，就会出现CRS_ DV在半位元组的边界以25MHz(在100MHz模式下)或2.5MHz(在10MHz模式下)的频率在0、1之间来回切换。

因此，MAC能够从CRS_ DV中精确的恢复出RX_DV和CRS，见图14。

RMII接口的MAC模式定义：RMII接口PHY模式定义：2.2 RMII接口时序特性RMII接口的发送部分包括TX_EN(发送使能)和TXD[1:0](发送数据)两类信号线，它们与时钟CLK_REF同步。

当MAC层有数据要发送时，TX_EN变为有效，数据便出现在TXD[1:0]上。

对于100M速率时，物理层芯片在每个时钟周期都要采样TXD[1:0]上的数据，而在10M速率时，物理层芯片要每隔10个时钟周期采样TXD[1:0]上的数据，而MAC层发送的每个数据会在TXD[1:0]上保留10个周期。

发送部分的波形图如下图13 RMII发送部分的时序关系图RMII接口的接收部分包括CRS_DV(载波和数据有效)、RXD[1:0](接收数据)、RX_ER(接收出错)三类信号线，其中RXD[1:0]和RX_ER与时钟CLK_REF同步，而CRS_DV信号与时钟是异步的。

(完整版)以太网Phy的驱动概念

我想很多人都考虑过，当同一块板卡上的两块网口PHY芯片对连的时候，能不能省略两个网络变压器而直接对连呢，答案当然是肯定的。

不过我实际操作过后，发现里面还是有很多陷阱，现在给大家一一道来。

首先我们必须知道一件事情，网口PHY芯片对于TX与RX的驱动方式有电压驱动和电流驱动之分。

最简单的一个识别方式就是看其推荐原理图，如果网络变压器的中心抽头需要提供一个VCC（3.3V、2.5V等等，下同）电源的就是电压驱动，如果是直接加一个对地电容就可以的就是电流驱动。

现在我们来精简电路。

（由于两块PHY芯片靠的很近，故在此不考虑阻抗匹配的问题，如果情况不同，请自行考虑，下同）最原始的情形就是使用两个网络变压器，然后TX与TX交叉连接，也就是正常的连接方式。

再精简成最实用的情况，如上图所示，使用电容隔离，加入偏置电流。

其中连接千兆PHY时，电容取值0.01uF，百兆PHY时，电容取值0.1uF，网上有一个图使用的是10uF的电容，我觉得太大了。

其中电阻我实测时使用的是49.9ohm，取值的原则应该是考虑其驱动能力以及阻抗匹配的要求。

（我认为此处应该使用电感更为合理，但是我没有合适的，所以没有测过，我实测了一个60ohm 500mA的磁珠，不通，示波器观察波形发现信号幅度过小，网上有一个图使用的是30ohm的电阻，我觉得还是49.9ohm更为合理，有兴趣的朋友可以试试不同的方案）有人可能会问，能再精简一下么？我的答案是看情况。

1、如果你使用的PHY芯片的中心抽头电压VCC一致的话（对于电压驱动型PHY），可以省略电容，TX与RX直连即可，电阻也可以节省一半。

特别注意：万一VCC电压不一致的话，连接失败事小，烧芯片事大，所以注意确认。

2、如果你使用的是电流驱动型PHY的话，连接到中心抽头的电阻也可省略，因为本来就不需要嘛，呵呵。

最后总结一下：如果你使用的是电流驱动型PHY，TX与RX交叉连接即可，如果你使用的是电压驱动型PHY，必须给TX与RX提供一个偏置电压，如果两块PHY芯片的偏置电压不一致，中间需用电容隔开。

phy基本介绍

PHY基本介绍1、PHY基本概念在OSI 的7 层基准模型中我们使用的PHY 属于第一层--物理层( PHY)，PHY是数据链路层的媒体访问控制部分和媒体的接口。

PHY 对所有传输的数据，只是进行编码转化，没有对有效数据信号进行任何分析或改变。

但是MAC 所有的数据传输都必须经过PHY 发送和接收才会传输到目标MAC。

PHY 还可以完成连接判断，自动协商以及冲突检测。

MAC 可以通过修改PHY 的寄存器完成对自动协商的监控，当然也可以读取PHY 的寄存器来判断PHY 的状态。

1.1 以太网接口类型以太网接口常用有双绞线接口（俗称电口）和光纤接口（俗称光口）2种。

另外还有早期的同轴电缆接口。

1.1.1 电口电口传输距离标准为100m，电口采用RJ-45接口。

图 1-1 RJ-45插座与RJ-45 插座相对应的是RJ-45 插头，如图4所示，一般为8PIN。

连接的双方，只要有一方具有Crossover，就可实现功能。

此时双方无论使用正线还是反线都能连接上。

1.1.2 光口目前以太网光模块封装有GBIC、SFF、SFP。

下图为GBIC（Gigabit Interface Converter）封装的光模块，其收发分开，采用SC 光纤接头，多模的波长为850nm，单模有1310nm和1550nm，支持热插拔。

图 1-3 GBIC封装光模块下图为SFP（Small Form－factor Pluggable）封装的光模块，其收发分开，采用LC光纤，支持热插拔。

以太网PHY寄存器分析

以太⽹PHY寄存器分析以太⽹PHY寄存器分析1、以太⽹PHY标准寄存器分析PHY是IEEE802.3中定义的⼀个标准模块，STA（station management entity，管理实体，⼀般为MAC或CPU）通过SMI（Serial Manage Interface）对PHY的⾏为、状态进⾏管理和控制，⽽具体管理和控制动作是通过读写PHY 内部的寄存器实现的。

PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器（随着芯⽚功能不断增加，很多PHY芯⽚采⽤分页技术来扩展地址空间以定义更多的寄存器，在此不作讨论），IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯⽚制造商⾃由定义，如表1所⽰。

以下结合实际应⽤，对IEEE802.3定义的寄存器各项功能进⾏分析。

表1 PHY 管理寄存器集Register address Register nameBasic/Extended MII GMII0 Control B B1 Status B B 2,3 PHY Identifier E E 4 Auto-Negotiation E EAdvertisement5 Auto-Negotiation LinkPartner Base Page AbilityE E6 Auto-NegotiationExpansionE E7 Auto-Negotiation NextPage TransmitE E8 Auto-Negotiation LinkPartner Received NextPageE E9 MASTER-SLAVE ControlRegisterE E10 MASTER-SLAVE StatusRegisterE E11 through 14 Reserved E E15 Extended Status Reserved B16 through 31 Vendor Specific E E1.1 Control Register寄存器0是PHY控制寄存器，通过Control Register可以对PHY的主要⼯作状态进⾏设置。

以太网PHY接口1概要

以太网MAC和PHY之间的接口总结

PHY的基本知识

完整版以太网接口分析

STM32以太网硬件设计——PHY

PHY芯片介绍1

以太网MAC和PHY

以太网原理MAC和PHY

以太网phy芯片

以太网学习（三）——FPGA的MAC与PHY芯片之间的接口，以及RGMII接口时序

以太网PHY芯片之MIIMDIO接口详解

phy基本介绍

网口PHY工作原理

PHY概念 网络基本应用概念

ethernett1针脚定义

以太网接口mac+phy(收发器)

(完整版)以太网Phy的驱动概念

phy基本介绍

以太网PHY寄存器分析

PHY概念网络基本应用概念