微型计算机系统的微处理器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常与主处理器8086／8088CPU配合的协处理器：一个 是专用于数值运算的协处理器8087；另一个是专用于输入／ 输出操作的协处理器8089。
最大模式是一个多处理器系统，需要解决主处理器和协处 理器之间的协调工作问题和对系统总线的共享控制问题（增加 总线控制器8288）。
2.2 8086／8088CPU的引脚信号和工作模式
8086／8088 CPU的总线周期概念
总线周期：BIU通过系统总线对存储器或I／O端口进行 一次读／写操作的过程称为一个总线周期。
8086／8088CPU的一个基本总线周期由4个时钟周期 （T1~T4）组成，也称4个T状态。
CPU在每个时钟周期内完成若干个基本操作，具体是：
T1状态：CPU向多路复用总线上发送地址信息指出要寻 址的存储单元或外设端口地址。
对于8088CPU，该信号定义为IO/M，功能相同。
（2）WR（Write）写信号，三态、输出、低电平有效。 有效时，表示CPU当前正在进行写操作，是写存储器还是写I/O端口。 由IO/M 来区分。DMA方式时，IO/M 被置成高阻态。
（3）INTA（Interrupt Acknowledge）中断响应信号，输出、 三态、低电平有效
8086／8088处理器的启动和程序执行过程
所以，程序的执行过程就是CPU取指 令、分析指令、执行指令，再取指令这样 一个循环重复过程。
在指令执行过程中，利用EU分析指令 操作码和执行指令时不占用总线操作时间 的特点，BIU自动地通过总线读取存储器 中的指令码存入BIU指令队列，从而使 BIU与EU并行工作，提高CPU执行指令 的速度。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能（续）
6、TEST（Test）测试信号，输入、低电平有效。 用于协调8086／8088CPU与协处理器的工作。 7、 INTR（Interrupt Request）可屏蔽中断请求信号,输入、高电平 有效。在每条指令周期的最后一个时钟周期检测。 8、 NMI（NO－Maskable Interrupt）不可屏蔽中断请求信号，输 入、高电平有效，边沿触发，正跳变有效。 9、RESET（Reset）复位信号，输入、高电平有效,至少保持4个时钟周 期。 10、CLK（Clock）主时钟输入端 11、MN/ MX（Maximum Mode Control）最小／最大模式控制信 号。当此引脚接高电平时，CPU工作于最小模式；接低电平时，CPU工作于最 大模式。 12、GND、VCC和电源
指系统中只有8086／8088一个微处理器，最小模式也称 单处理器模式。在最小模式系统中，所有的总线控制信号都直 接由8086／8088PCU产生。当CPU的引脚MN／MX接高电 平（＋5 V）时，构成最小模式。
最大工作模式：指系统中包含有两个或两个以上的微处理。 一个为主处理器（8086／8088CPU），其他的称为协处理 器，协助主处理器工作。MN／MX接低电平（地）时，构成最 大模式。
T2状态：CPU从总线上撤消地址，使总线的低16位置为 高阻抗状态，为传输数据作准备。总线的高4位输出本总线 周期状态信息。这些状态信息用来表示中断允许状态、当前 正在使用的段寄存器等。
T3状态：CPU在总线的高4位继续输出总线周期状态信 号。在总线的低16位出现由CPU写出的数据，或者从存储 器或I／O端口读入的数据。
T1空闲状态：如果在一个总线周期之后，不立 即执行下一个总线周期，或者当指令队列是满的， 执行部件EU又没有访问总线的要求，这时BIU 就处于空闲状态。空闲状态，可以包含一个或几 个时钟周期。
8086/8088 CPU的典型总线周期时序
2.2 8086／8088CPU的引脚信号和工作模式
2.2.1 最大和最小工作模式 最小工作模式：
4、RD（Read）读信号。输出、三态、低电平有效。 有效时，表示CPU正在对存储器或I／O端口进行读操作，具体是 对存储器读，还是对I／O端口读，由 IO/M（8088为IO/M）决定。
5、READY准备就绪,输入。 用来使CPU和慢速存储器或I／O设备之间实现速度匹配的信号。 在每个总线周期的第3个T状态对READY引脚进行检测。
8086／8088处理器的启动和程序执行过程
2、程序执行过程 设程序指令已在存贮器中，CPU按时钟节拍产生一系列 控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用总线 空闲时间，从内存取第二条指令或取第三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写存储 器的要求，则通知BIU把前条指令结果写到存贮器中，然后 再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行。
ARM CPU
32位 RISC处理器，ARM7TDMI属于ARM v4体系结构， 采用冯诺伊曼结构，3级流水处理，平均0.9DMIPs/Mhz性 能。ARM7TDMI没有MMU和Cache，仅支持不需要MMU 和Cahce的小型实时操作系统，如VxWorks、uC/OS-II 和uLinux等RTOS。其他的ARM7系列内核有ARM720T和 ARM7E-S等。
2) 指令执行顺序 顺序指令执行：
指令队列存放紧接在执行指令后面的那一条指令。 执行转移指令：
BIU 清除指令队列中的内容，从新的地址取入指令， 立即送往执行单元，然后再从新单元开始重新填满队列。
8086/8088的功能结构: BIU和EU
2、执行部件EU （Execution Unit）
功能：负责指令执行。 组成：
第2章 微型计算机系统的微处理器
本章主要内容：8086／8088的编程结构及其CPU的 引脚信号和工作模式
8086/8088微处理器的基本结构、各部件功能 8086／8088 CPU两种工作模式的特点 8086／8088 CPU主要引脚信号及其使用 8086／8088 CPU内部寄存器结构及其使用 存储器组织的分体结构及分段管理机制 8086的I／O组织 ，两种编址方式的特点 时序的基本概念，以最小模式来分析典型时序 ARM处理器特点、工作状态、工作模式、支持的数据类型 ARM处理器的寄存器、I/O组织、功能结构
传送地址时三态输出，传送数据时三态双向输入／输出。 T1状态：用来输出访问存储器或I／O端口的地址。 T2状态：如果是读周期，则处于浮空（高阻）状态，如果是 写周期，则为传送数据。在中断响应及系统总线处于“保持响应” 周期时，AD15~AD0被置成高阻状态。 在8086系统中，常将AD0为低8位数据的选通信号。 2、A19／S6~A16／S3（Address／Status）地址／状态复 用线 作地址线时，高4位（A19~A16）地址，与AD15~AD0构 成20位访问存储器的物理地址。 作状态线时，输出状态信息S6~S3。 S6总是为0，表示8086／8088CPU当前与总线相连。 S5状态指示当前中断允许标志IF的状态。IF＝1时，S5置1； IF＝0时，S5置0。 S4和S3状态的组合指出当前正使用哪个段寄存器。
8086／8088处理器的启动和程序执行过程
1、CPU的启动
8086／8088系统中，CPU被启动后，处理器内部的 各寄存器和标志寄存器的内容自动设置为：
CS FFFFH DS 0000H
SS 0000H ES 0000H
Biblioteka Baidu
IP 0000H
指令队列空
FR 0000H （禁止中断）
因CS＝FFFFH，IP＝0000，所以8086／8088将 从地址FFFF0H开始执行指令。故8086／8088引导程序 的入口地址在FFFF0H。
• 4个通用寄存器：AX、BX、CX、DX • 4个专用寄存器：BP、SP、SI、DI， • 标志寄存器（FR）：为16位，存放指令执行结果的特 征和处理器状态，如结果为0，为负，单步执行等。 • 算术逻辑单元ALU：16 位加法器。完成8位／16位二 进制数的算术逻辑运算。 • EU 控制系统：接受从总线接口单元的指令队列中取 来的指令代码，对其译码和向 EU 内各有关部分发出时序命 令信号，协调执行指令规定的操作。
2.2.3 最小模式 1、引脚信号 （4）ALE（Address Latch Enable）地址锁存允许信号，输出、
高电平有效。 在任何一个总线周期的T1状态，ALE输出有效电平，表示当前在地址
组成
段地址寄存器（CS、DS、ES、SS）。 16位指令指针寄存器IP。 地址加法器(形成20位物理地址), 6字节（8086）或4字节（8088）的指令队列, 总线控制电路（输入输出控制逻辑）
8086/8088的功能结构: BIU和EU
注:
1）指令队列 8086 的指令队列为6个字节, 8088 的指令队列为4个字节。
T4状态：总线周期结束。
8086／8088 CPU的总线周期概念
TW等待状态：如果存储器或I／O设备不能及时 配合CPU传送数据，这时外设或存储器会通过 “READY”信号线在T3状态启动之前向CPU发 数据“未准备好”信号，迫使CPU在T3状态后 插入等待状态TW。TW状态的总线情况与T3周 期的情况相同。当被选中的存储器或I／O端口 有足够的时间来完成读写操作时，就发出“准备 好”Ready）信号，使CPU脱离TW状态继续 工作。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能（续）
3、 BHE/ S7 （Bus High Enable/Status）高8位数据总线 允许／状 态复用信号
高8位数据有效信号，低电平有效。BHE和AD0结合起来，指出当 前传送的数据在总线上将以何种格式出现。
以上信号是8086／8088CPU工作在最小模式和最大模式时都要用到的。 8086／8088的第24~31脚信号在不同模式下有不同的名称和定义。
两种模式下的主要区别体现在第24~31号引脚的功能定义不同。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.3 最小模式 1、引脚信号
（1）IO/M（Memory/Input and Output）存储器／输入输出 控制信号。用来区分CPU当前是访问存储器还是访问I／O端口。
8086／8088的功能结构
8086/8088的功能结构: BIU和EU
EU和BIU间的并行流水线方式，取指和执行可以重迭， 大大提高了CPU执行程序的速度。
总线接口单元 BIU（Bus Interface Unit），负责与 存储器、I/O 端口进行数据传送。
取指令：总线接口部件从内存中取出指令后送到指令队列。 预取指令。 配合EU执行指令，存取操作数和运算结果。
第2章 微型计算机系统的微处理器
Intel 8088/8086CPU
HMOS工艺制造，双列直插，40引脚 5 V电源，主时钟频率5 MHz (8086),4.77(8088) 内部16位数据总线,外部16位（8086）8位（8088） 地址线20位，寻址220=210×210=1K×1K=1M空间 8086 16位 CISC 8088为准16位计算机
是对中断请求信号INTR的响应。CPU在整个中断响应周期内发出两 个连续的INTA负脉冲，第一个负脉冲是通知请求中断的外设，其发出的 中断请求已得到响应，外设接口收到第二个负脉冲后，向数据总线上送中 断类型码， 信号通常用来作为读取中断类码的选通信号。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能
8086／8088 CPU采用了引脚复用技术。8086／8088的 数据线和地址线是复用的,有些引脚在最大模式和最小模式 有不同的意义。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能 1、AD15~AD0（Address/Data Bus）地址／数据复用总线
最大模式是一个多处理器系统，需要解决主处理器和协处 理器之间的协调工作问题和对系统总线的共享控制问题（增加 总线控制器8288）。
2.2 8086／8088CPU的引脚信号和工作模式
8086／8088 CPU的总线周期概念
总线周期：BIU通过系统总线对存储器或I／O端口进行 一次读／写操作的过程称为一个总线周期。
8086／8088CPU的一个基本总线周期由4个时钟周期 （T1~T4）组成，也称4个T状态。
CPU在每个时钟周期内完成若干个基本操作，具体是：
T1状态：CPU向多路复用总线上发送地址信息指出要寻 址的存储单元或外设端口地址。
对于8088CPU，该信号定义为IO/M，功能相同。
（2）WR（Write）写信号，三态、输出、低电平有效。 有效时，表示CPU当前正在进行写操作，是写存储器还是写I/O端口。 由IO/M 来区分。DMA方式时，IO/M 被置成高阻态。
（3）INTA（Interrupt Acknowledge）中断响应信号，输出、 三态、低电平有效
8086／8088处理器的启动和程序执行过程
所以，程序的执行过程就是CPU取指 令、分析指令、执行指令，再取指令这样 一个循环重复过程。
在指令执行过程中，利用EU分析指令 操作码和执行指令时不占用总线操作时间 的特点，BIU自动地通过总线读取存储器 中的指令码存入BIU指令队列，从而使 BIU与EU并行工作，提高CPU执行指令 的速度。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能（续）
6、TEST（Test）测试信号，输入、低电平有效。 用于协调8086／8088CPU与协处理器的工作。 7、 INTR（Interrupt Request）可屏蔽中断请求信号,输入、高电平 有效。在每条指令周期的最后一个时钟周期检测。 8、 NMI（NO－Maskable Interrupt）不可屏蔽中断请求信号，输 入、高电平有效，边沿触发，正跳变有效。 9、RESET（Reset）复位信号，输入、高电平有效,至少保持4个时钟周 期。 10、CLK（Clock）主时钟输入端 11、MN/ MX（Maximum Mode Control）最小／最大模式控制信 号。当此引脚接高电平时，CPU工作于最小模式；接低电平时，CPU工作于最 大模式。 12、GND、VCC和电源
指系统中只有8086／8088一个微处理器，最小模式也称 单处理器模式。在最小模式系统中，所有的总线控制信号都直 接由8086／8088PCU产生。当CPU的引脚MN／MX接高电 平（＋5 V）时，构成最小模式。
最大工作模式：指系统中包含有两个或两个以上的微处理。 一个为主处理器（8086／8088CPU），其他的称为协处理 器，协助主处理器工作。MN／MX接低电平（地）时，构成最 大模式。
T2状态：CPU从总线上撤消地址，使总线的低16位置为 高阻抗状态，为传输数据作准备。总线的高4位输出本总线 周期状态信息。这些状态信息用来表示中断允许状态、当前 正在使用的段寄存器等。
T3状态：CPU在总线的高4位继续输出总线周期状态信 号。在总线的低16位出现由CPU写出的数据，或者从存储 器或I／O端口读入的数据。
T1空闲状态：如果在一个总线周期之后，不立 即执行下一个总线周期，或者当指令队列是满的， 执行部件EU又没有访问总线的要求，这时BIU 就处于空闲状态。空闲状态，可以包含一个或几 个时钟周期。
8086/8088 CPU的典型总线周期时序
2.2 8086／8088CPU的引脚信号和工作模式
2.2.1 最大和最小工作模式 最小工作模式：
4、RD（Read）读信号。输出、三态、低电平有效。 有效时，表示CPU正在对存储器或I／O端口进行读操作，具体是 对存储器读，还是对I／O端口读，由 IO/M（8088为IO/M）决定。
5、READY准备就绪,输入。 用来使CPU和慢速存储器或I／O设备之间实现速度匹配的信号。 在每个总线周期的第3个T状态对READY引脚进行检测。
8086／8088处理器的启动和程序执行过程
2、程序执行过程 设程序指令已在存贮器中，CPU按时钟节拍产生一系列 控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用总线 空闲时间，从内存取第二条指令或取第三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写存储 器的要求，则通知BIU把前条指令结果写到存贮器中，然后 再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行。
ARM CPU
32位 RISC处理器，ARM7TDMI属于ARM v4体系结构， 采用冯诺伊曼结构，3级流水处理，平均0.9DMIPs/Mhz性 能。ARM7TDMI没有MMU和Cache，仅支持不需要MMU 和Cahce的小型实时操作系统，如VxWorks、uC/OS-II 和uLinux等RTOS。其他的ARM7系列内核有ARM720T和 ARM7E-S等。
2) 指令执行顺序 顺序指令执行：
指令队列存放紧接在执行指令后面的那一条指令。 执行转移指令：
BIU 清除指令队列中的内容，从新的地址取入指令， 立即送往执行单元，然后再从新单元开始重新填满队列。
8086/8088的功能结构: BIU和EU
2、执行部件EU （Execution Unit）
功能：负责指令执行。 组成：
第2章 微型计算机系统的微处理器
本章主要内容：8086／8088的编程结构及其CPU的 引脚信号和工作模式
8086/8088微处理器的基本结构、各部件功能 8086／8088 CPU两种工作模式的特点 8086／8088 CPU主要引脚信号及其使用 8086／8088 CPU内部寄存器结构及其使用 存储器组织的分体结构及分段管理机制 8086的I／O组织 ，两种编址方式的特点 时序的基本概念，以最小模式来分析典型时序 ARM处理器特点、工作状态、工作模式、支持的数据类型 ARM处理器的寄存器、I/O组织、功能结构
传送地址时三态输出，传送数据时三态双向输入／输出。 T1状态：用来输出访问存储器或I／O端口的地址。 T2状态：如果是读周期，则处于浮空（高阻）状态，如果是 写周期，则为传送数据。在中断响应及系统总线处于“保持响应” 周期时，AD15~AD0被置成高阻状态。 在8086系统中，常将AD0为低8位数据的选通信号。 2、A19／S6~A16／S3（Address／Status）地址／状态复 用线 作地址线时，高4位（A19~A16）地址，与AD15~AD0构 成20位访问存储器的物理地址。 作状态线时，输出状态信息S6~S3。 S6总是为0，表示8086／8088CPU当前与总线相连。 S5状态指示当前中断允许标志IF的状态。IF＝1时，S5置1； IF＝0时，S5置0。 S4和S3状态的组合指出当前正使用哪个段寄存器。
8086／8088处理器的启动和程序执行过程
1、CPU的启动
8086／8088系统中，CPU被启动后，处理器内部的 各寄存器和标志寄存器的内容自动设置为：
CS FFFFH DS 0000H
SS 0000H ES 0000H
Biblioteka Baidu
IP 0000H
指令队列空
FR 0000H （禁止中断）
因CS＝FFFFH，IP＝0000，所以8086／8088将 从地址FFFF0H开始执行指令。故8086／8088引导程序 的入口地址在FFFF0H。
• 4个通用寄存器：AX、BX、CX、DX • 4个专用寄存器：BP、SP、SI、DI， • 标志寄存器（FR）：为16位，存放指令执行结果的特 征和处理器状态，如结果为0，为负，单步执行等。 • 算术逻辑单元ALU：16 位加法器。完成8位／16位二 进制数的算术逻辑运算。 • EU 控制系统：接受从总线接口单元的指令队列中取 来的指令代码，对其译码和向 EU 内各有关部分发出时序命 令信号，协调执行指令规定的操作。
2.2.3 最小模式 1、引脚信号 （4）ALE（Address Latch Enable）地址锁存允许信号，输出、
高电平有效。 在任何一个总线周期的T1状态，ALE输出有效电平，表示当前在地址
组成
段地址寄存器（CS、DS、ES、SS）。 16位指令指针寄存器IP。 地址加法器(形成20位物理地址), 6字节（8086）或4字节（8088）的指令队列, 总线控制电路（输入输出控制逻辑）
8086/8088的功能结构: BIU和EU
注:
1）指令队列 8086 的指令队列为6个字节, 8088 的指令队列为4个字节。
T4状态：总线周期结束。
8086／8088 CPU的总线周期概念
TW等待状态：如果存储器或I／O设备不能及时 配合CPU传送数据，这时外设或存储器会通过 “READY”信号线在T3状态启动之前向CPU发 数据“未准备好”信号，迫使CPU在T3状态后 插入等待状态TW。TW状态的总线情况与T3周 期的情况相同。当被选中的存储器或I／O端口 有足够的时间来完成读写操作时，就发出“准备 好”Ready）信号，使CPU脱离TW状态继续 工作。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能（续）
3、 BHE/ S7 （Bus High Enable/Status）高8位数据总线 允许／状 态复用信号
高8位数据有效信号，低电平有效。BHE和AD0结合起来，指出当 前传送的数据在总线上将以何种格式出现。
以上信号是8086／8088CPU工作在最小模式和最大模式时都要用到的。 8086／8088的第24~31脚信号在不同模式下有不同的名称和定义。
两种模式下的主要区别体现在第24~31号引脚的功能定义不同。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.3 最小模式 1、引脚信号
（1）IO/M（Memory/Input and Output）存储器／输入输出 控制信号。用来区分CPU当前是访问存储器还是访问I／O端口。
8086／8088的功能结构
8086/8088的功能结构: BIU和EU
EU和BIU间的并行流水线方式，取指和执行可以重迭， 大大提高了CPU执行程序的速度。
总线接口单元 BIU（Bus Interface Unit），负责与 存储器、I/O 端口进行数据传送。
取指令：总线接口部件从内存中取出指令后送到指令队列。 预取指令。 配合EU执行指令，存取操作数和运算结果。
第2章 微型计算机系统的微处理器
Intel 8088/8086CPU
HMOS工艺制造，双列直插，40引脚 5 V电源，主时钟频率5 MHz (8086),4.77(8088) 内部16位数据总线,外部16位（8086）8位（8088） 地址线20位，寻址220=210×210=1K×1K=1M空间 8086 16位 CISC 8088为准16位计算机
是对中断请求信号INTR的响应。CPU在整个中断响应周期内发出两 个连续的INTA负脉冲，第一个负脉冲是通知请求中断的外设，其发出的 中断请求已得到响应，外设接口收到第二个负脉冲后，向数据总线上送中 断类型码， 信号通常用来作为读取中断类码的选通信号。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能
8086／8088 CPU采用了引脚复用技术。8086／8088的 数据线和地址线是复用的,有些引脚在最大模式和最小模式 有不同的意义。
2.2 8086／8088CPU的引脚信号和工作模式
2.2.2 8086／8088CPU的引脚信号和功能 1、AD15~AD0（Address/Data Bus）地址／数据复用总线