74LS373应用介绍
74LS373中文资料_数据手册_参数
4Q
GND
C†
† C for ’LS373 and ’S373; CLK for ’LS374 and ’S374.
5Q
5D
Schmitt-trigger buffered inputs at the enable/clock lines of the ’S373 and ’S374 devices simplify system design as ac and dc noise rejection is improved by typically 400 mV due to the input hysteresis. A buffered output-control (OC) input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines significantly.
DM74LS373中文资料
© 2000 Fairchild Semiconductor Corporation DS006431April 1986Revised March 2000DM74LS373 • DM74LS374 3-STATE Octal D-Type Transparent Latches and Edge-Triggered Flip-FlopsDM74LS373 • DM74LS3743-STATE Octal D-Type Transparent Latches and Edge-Triggered Flip-FlopsGeneral DescriptionThese 8-bit registers feature totem-pole 3-STATE outputs designed specifically for driving highly-capacitive or rela-tively low-impedance loads. The high-impedance state and increased high-logic level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for inter-face or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.The eight latches of the DM74LS373 are transparent D-type latches meaning that while the enable (G) is HIGH the Q outputs will follow the data (D) inputs. When the enable is taken LOW the output will be latched at the level of the data that was set up.The eight flip-flops of the DM74LS374 are edge-triggered D-type flip flops. On the positive transition of the clock, the Q outputs will be set to the logic states that were set up at the D inputs.A buffered output control input can be used to place the eight outputs in either a normal logic state (HIGH or LOW logic levels) or a high-impedance state. In the high-imped-ance state the outputs neither load nor drive the bus lines significantly.The output control does not affect the internal operation of the latches or flip-flops. That is, the old data can be retained or new data can be entered even while the outputs are OFF.Featuress Choice of 8 latches or 8 D-type flip-flops in a single package s 3-STATE bus-driving outputs s Full parallel-access for loading s Buffered control inputss P-N-P inputs reduce D-C loading on data linesOrdering Code:Devices also available in T ape and Reel. Specify by appending the suffix letter “X” to the ordering code.Order Number Package NumberPackage DescriptionDM74LS373WM M20B 20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide DM74LS373SJ M20D 20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide DM74LS373N N20A 20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide DM74LS374WM M20B 20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide DM74LS374SJ M20D 20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide IDM29901NCN20A20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide 2D M 74L S 373 • D M 74L S 374Connection DiagramsDM74LS373DM74LS374Function TablesDM74LS373DM74LS374H = HIGH Level (Steady State)L = LOW Level (Steady State)X = Don’t CareZ = High Impedance State↑ = Transition from LOW-to-HIGH levelQ 0 = The level of the output before steady-state input conditions were established.Logic DiagramsDM74LS373Transparent LatchesDM74LS374Positive-Edge-Triggered Flip-FlopsOutput Enable D Output ControlG L H H H L H L L L L X Q 0HXXZOutput Clock D Output ControlL ↑H H L ↑L L L L X Q 0HXXZDM74LS373 • DM74LS374Absolute Maximum Ratings (Note 1)Note 1: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditions for actual device operation.DM74LS373 Recommended Operating ConditionsNote 2: The symbol (↓) indicates the falling edge of the clock pulse is used for reference.Note 3: T A = 25°C and V CC = 5V.DM74LS373 Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)Note 4: All typicals are at V CC = 5V, T A = 25°C.Note 5: Not more than one output should be shorted at a time, and the duration should not exceed one second.Supply Voltage 7V Input Voltage7VStorage Temperature Range−65°C to +150°COperating Free Air Temperature Range0°C to +70°CSymbol ParameterMin Nom Max Units V CC Supply Voltage4.7555.25V V IH HIGH Level Input Voltage 2V V IL LOW Level Input Voltage 0.8V I OH HIGH Level Output Current −2.6mA I OL LOW Level Output Current 24mA t W Pulse Width Enable HIGH 15ns (Note 3)Enable LOW15t SU Data Setup Time (Note 2) (Note 3)5↓ns t H Data Hold Time (Note 2) (Note 3)20↓ns T AFree Air Operating Temperature70°CSymbol ParameterConditionsMinTyp Max Units (Note 4)V I Input Clamp Voltage V CC = Min, I I = −18 mA −1.5V V OH HIGH Level V CC = Min, I OH = Max 2.4 3.1VOutput Voltage V IL = Max, V IH = Min V OLLOW Level V CC = Min, I OL = MaxOutput VoltageV IL = Max, V IH = Min 0.350.5VI OL = 12 mA, V CC = Min 0.4I I Input Current @ Max Input Voltage V CC = Max, V I = 7V 0.1mA I IH HIGH Level Input Current V CC = Max, V I = 2.7V 20µA I IL LOW Level Input Current V CC = Max, V I = 0.4V −0.4mA I OZH Off-State Output Current with V CC = Max, V O = 2.7V 20µA HIGH Level Output Voltage Applied V IH = Min, V IL = Max I OZL Off-State Output Current with V CC = Max, V O = 0.4V −20µA LOW Level Output Voltage Applied V IH = Min, V IL = Max I OS Short Circuit Output Current V CC = Max (Note 5)−50−225mA I CCSupply CurrentV CC = Max, OC = 4.5V,2440mA D n , Enable = GND 4D M 74L S 373 • D M 74L S 374DM74LS373 Switching Characteristicsat V CC = 5V and T A = 25°CNote 6: C L = 5 pF.DM74LS374 Recommended Operating ConditionsNote 7: The symbol (↑) indicates the rising edge of the clock pulse is used for reference.Note 8: T A = 25°C and V CC = 5V.R L = 667ΩSymbol ParameterFrom (Input)C L = 45 pF C L = 150 pF UnitsTo (Output)MinMax MinMax t PLH Propagation Delay Time Data to Q 1826ns LOW-to-HIGH Level Output t PHL Propagation Delay Time Data to Q 1827ns HIGH-to-LOW Level Output t PLH Propagation Delay Time Enable to Q 3038ns LOW-to-HIGH Level Output t PHL Propagation Delay Time Enable to Q 3036ns HIGH-to-LOW Level Output t PZH Output Enable Time Output Control to Any Q 2836ns to HIGH Level Output t PZL Output Enable Time Output Control to Any Q 3650ns to LOW Level Output t PHZ Output Disable TimeOutput Control to Any Q 20ns from HIGH Level Output (Note 6)t PLZOutput Disable TimeOutput Control to Any Q25nsfrom LOW Level Output (Note 6)Symbol ParameterMin Nom Max Units V CC Supply Voltage4.7555.25V V IH HIGH Level Input Voltage 2V V IL LOW Level Input Voltage 0.8V I OH HIGH Level Output Current −2.6mA I OL LOW Level Output Current 24mA t W Pulse Width Clock HIGH 15ns (Note 8)Clock LOW15t SU Data Setup Time (Note 7) (Note 8)20↑ns t H Data Hold Time (Note 7) (Note 8)1↑ns T AFree Air Operating Temperature70°CDM74LS373 • DM74LS374DM74LS374 Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)Note 9: All typicals are at V CC = 5V, T A = 25°C.Note 10: Not more than one output should be shorted at a time, and the duration should not exceed one second.DM74LS374 Switching Characteristicsat V CC = 5V and T A = 25°CNote 11: C L = 5 pF.Symbol ParameterConditionsMinTyp Max Units (Note 9)V I Input Clamp Voltage V CC = Min, I I = −18 mA −1.5V V OH HIGH Level V CC = Min, I OH = Max 2.43.1VOutput Voltage V IL = Max, V IH = Min V OLLOW Level V CC = Min, I OL = Max0.350.5VOutput VoltageV IL = Max, V IH = Min I OL = 12 mA, V CC = Min 0.250.4I I Input Current @ Max Input Voltage V CC = Max, V I = 7V 0.1mA I IH HIGH Level Input Current V CC = Max, V I = 2.7V 20µA I IL LOW Level Input Current V CC = Max, V I = 0.4V −0.4mA I OZH Off-State Output Current with V CC = Max, V O = 2.7V 20µA HIGH Level Output Voltage Applied V IH = Min, V IL = Max I OZL Off-State Output Current with V CC = Max, V O = 0.4V −20µA LOW Level Output Voltage Applied V IH = Min, V IL = Max I OS Short Circuit Output Current V CC = Max (Note 10)−50−225mA I CCSupply CurrentV CC = Max, D n = GND, OC = 4.5V2745mAR L = 667ΩSymbol Parameter C L = 45 pF C L = 150 pF Units Min MaxMin Maxf MAX Maximum Clock Frequency 3520MHz t PLH Propagation Delay Time 2832ns LOW-to-HIGH Level Output t PHL Propagation Delay Time 2838ns HIGH-to-LOW Level Output t PZH Output Enable Time 2844ns to HIGH Level Output t PZL Output Enable Time 2844ns to LOW Level Output t PHZ Output Disable Time20ns from HIGH Level Output (Note 11)t PLZOutput Disable Time25nsfrom LOW Level Output (Note 11) 6D M 74L S 373 • D M 74L S 374Physical Dimensionsinches (millimeters) unless otherwise noted20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 WidePackage Number M20B DM74LS373 • DM74LS374Physical Dimensions inches (millimeters) unless otherwise noted (Continued)20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm WidePackage Number M20D8D M 74L S 373 • D M 74L S 374 3-S T A TE O c t a l D -T y p e T r a n s p a r e n t L a t c h e s a n d E d g e -T r i g g e r e dF l i p -F l o p sPhysical Dimensions inches (millimeters) unless otherwise noted (Continued)20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 WidePackage Number N20AFairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.LIFE SUPPORT POLICYFAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:1.Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be rea-sonably expected to result in a significant injury to the user. 2. A critical component in any component of a life support device or system whose failure to perform can be rea-sonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.。
74AC573介绍
74HC573和74LS373原理一样，8数据锁存器。
主要用于数码管、按键等等的控制1. 真值表参见74LS373的PDF的第2页：Dn LE OE OnH H L HL H L LX L L QoX X H Z这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。
每个芯片的数据手册（datasheet）中都有真值表。
布尔逻辑比较简单,在此不赘述;2. 高阻态就是输出既不是高电平,也不是低电平,而是高阻抗的状态;在这种状态下,可以多个芯片并联输出;但是,这些芯片中只能有一个处于非高阻态状态,否则会将芯片烧毁;高阻态的概念在RS232和RS422通讯中还可以用到。
3. 数据锁存当输入的数据消失时,在芯片的输出端,数据仍然保持;这个概念在并行数据扩展中经常使用到。
4. 数据缓冲加强驱动能力。
74LS244/74LS245/74LS373/74LS573都具备数据缓冲的能力。
OE：output_enable,输出使能;LE：latch_enable,数据锁存使能,latch是锁存的意思;Dn：第n路输入数据;On：第n路输出数据;再看这个真值表,意思如下：第四行：当OE＝1是,无论Dn、LE为何,输出端为高阻态;第三行：当OE＝0、LE＝0时,输出端保持不变;第二行第一行：当OE＝0、LE＝1时,输出端数据等于输入端数据;结合下面的波形图,在实际应用的时候是这样做的：a． OE＝0;b．先将数据从单片机的口线上输出到Dn;c．再将LE从0->1->0d．这时,你所需要输出的数据就锁存在On上了,输入的数据在变化也影响不到输出的数据了;实际上,单片机现在在忙着干别的事情,串行通信、扫描键盘……单片机的资源有限啊。
在单片机按照RAM方式进行并行数据的扩展时,使用movx @dptr, A这条指令时,这些时序是由单片机来实现的。
后面的表格中还有需要时间的参数,你不需要去管它,因为这些参数都是几十ns级别的,对于单片机在12M下的每个指令周期最小是1us的情况下,完全可以实现;如果是你自己来实现这个逻辑,类似的指令如下：mov P0,A ;将数据输出到并行数据端口clr LEsetb LEclr LE ;上面三条指令完成LE的波形从0->1->0的变化74ls573跟74LS373逻辑上完全一样,只不过是管脚定义不一样,数据输入和输出端。
EDA74LS3738位三态锁存器设计
74LS3738位三态锁存器设计1.设计背景和设计方案利用元件例化语句和FOR_GENERATE语句完成一个8位三态锁存器。
图(1) 74LS373引脚图定义的端口信号D为数据输入端；Q为数据输出端；OE为输出能端，若OE=1，则Q8~Q1的输出为高阻态，若OE=0，则输出保存在锁存器中；G为数据锁存控制端，若G=1，D8~D1输入端的信号进入74LS373中的8位锁存器中，若G=0,74LS373中的8位锁存器将保持原先锁入的信号值不变。
2.方案实施2.1 VHDEL程序如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SN74373 ISPORT (D : IN STD_LOGIC_VECTOR( 8 DOWNTO 1 );OEN ,G : IN STD_LOGIC;Q : OUT STD_LOGIC_VECTOR(8 DOWNTO 1));END ENTITY SN74373;ARCHITECTURE two OF SN74373 ISSIGNAL sigvec_save : STD_LOGIC_VECTOR(8 DOWNTO 1);BEGINProCESS(D, OEN, G, sigvec_save) BEGINIF OEN = '0' THEN Q <= sigvec_save;ELSE Q <= "ZZZZZZZZ"; END IF;IF G = '1' THEN sigvec_save <=D; END IF;END PROCESS;END ARCHITECTURE two;ARCHITECTURE one OF SN74373 ISCOMPONENT LatchPORT ( D, ENA : IN STD_LOGIC;Q : OUT STD_LOGIC );END COMPONENT;SIGNAL sig_mid : STD_LOGIC_VECTOR( 8 DOWNTO 1);BEGINGeLatch : FOR iNum IN 1 TO 8 GENERATELatchx : Latch PORT MAP(D(iNum), G , sig_mid(iNum) );END GENERATE;Q <= sig_mid WHEN OEN = '0' ELSE"ZZZZZZZZ";END ARCHITECTURE one ;2.2程序分析（1）程序中有两个结构体，以不同的电路来实现相同的逻辑，即一个实体可以对应多个结构体，每个结构体对应一种实现方案。
74HC373中文资料
74HC373和74LS373原理一样，8数据锁存器。
主要用于数码管、按键等等的控制1. 真值表Dn LE OE OnH H L HL H L LX L L QoX X H Z这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。
每个芯片的数据手册（datasheet）中都有真值表。
布尔逻辑比较简单,在此不赘述;2. 高阻态就是输出既不是高电平,也不是低电平,而是高阻抗的状态;在这种状态下,可以多个芯片并联输出;但是,这些芯片中只能有一个处于非高阻态状态,否则会将芯片烧毁; 高阻态的概念在RS232和RS422通讯中还可以用到。
3. 数据锁存当输入的数据消失时,在芯片的输出端,数据仍然保持;这个概念在并行数据扩展中经常使用到。
4. 数据缓冲加强驱动能力。
74LS244/74LS245/74LS373/74LS573都具备数据缓冲的能力。
OE：output_enable,输出使能;LE：latch_enable,数据锁存使能,latch是锁存的意思;Dn：第n路输入数据;On：第n路输出数据;再看这个真值表,意思如下：第四行：当OE＝1是,无论Dn、LE为何,输出端为高阻态;第三行：当OE＝0、LE＝0时,输出端保持不变;第二行第一行：当OE＝0、LE＝1时,输出端数据等于输入端数据;结合下面的波形图,在实际应用的时候是这样做的：a．OE＝0;b．先将数据从单片机的口线上输出到Dn;c．再将LE从0->1->0d．这时,你所需要输出的数据就锁存在On上了,输入的数据在变化也影响不到输出的数据了;实际上,单片机现在在忙着干别的事情,串行通信、扫描键盘……单片机的资源有限啊。
在单片机按照RAM方式进行并行数据的扩展时,使用movx @dptr, A这条指令时,这些时序是由单片机来实现的。
后面的表格中还有需要时间的参数,你不需要去管它,因为这些参数都是几十ns级别的,对于单片机在12M下的每个指令周期最小是1us的情况下,完全可以实现;如果是你自己来实现这个逻辑,类似的指令如下：mov P0,A ;将数据输出到并行数据端口clr LEsetb LEclr LE ;上面三条指令完成LE的波形从0->1->0的变化74ls573跟74LS373逻辑上完全一样,只不过是管脚定义不一样,数据输入和输出端。
74hc373锁存器作用
74HC373锁存器作用什么是74HC373锁存器？74HC373是一种集成电路芯片，属于高速CMOS逻辑系列，由意法半导体公司生产。
它是一种8位锁存器，可用于在数字电路中存储8位数据。
锁存器是数电中常见的一个功能模块，用于存储和保持信号。
74HC373锁存器的作用74HC373锁存器在数字电路中起到重要的作用，以下是几个典型的应用场景：1. 数据缓存在某些情况下，需要将某个电平的信号保持一段时间，并在需要时输出。
74HC373锁存器可以用作数据缓存，将输入信号锁存，并在需要时输出。
这在通信系统、计算机存储和控制电路中经常使用。
通过将数据输入到锁存器中，可以防止数据丢失，确保在更合适的时机进行处理。
2. 数据传输74HC373锁存器通常被用作数据传输的工具。
当需要将数据从一个电路传输到另一个电路时，可以使用锁存器来暂存待传输的数据。
通过将数据输入到锁存器中，并在需要传输时将数据输出，可以确保数据传输的可靠性和稳定性。
3. 地址寄存器在微处理器系统中，锁存器经常被用作地址寄存器。
地址寄存器用于存储指令的地址，以便微处理器能够从存储器中读取指令。
通过使用74HC373锁存器作为地址寄存器，可以实现高效的地址存储和解码。
4. 控制信号在数字电路中，锁存器也可以用于存储和控制信号的生成。
通过将控制信号输入到锁存器中，并根据需要输出，可以实现复杂的控制逻辑。
锁存器可以存储不同的控制状态，并在需要时将相应的控制信号输出到其他电路中，从而实现对数字系统的控制。
5. 边沿检测锁存器还可以用于边沿检测。
在数字信号处理中，有时需要检测信号的上升沿或下降沿。
通过将信号输入到锁存器中，并与之前的状态进行比较，可以检测到信号的边沿。
这对于时序控制和触发器电路非常有用。
总结74HC373锁存器是一种常见的集成电路芯片，用于存储和保持信号。
它的作用多种多样，可以用于数据缓存、数据传输、地址寄存器、控制信号和边沿检测等场景。
锁存器在数字电路中起到重要的作用，对于数字系统的设计和控制至关重要。
74LS373在单片机接口中的应用
!
般用 与
的
万 弃 的 端不再
了
” 泛 二二二 甲 一 公、
二二
月
飞
八
以〕
从
相连 而 由
,
和
决定
。
在
里
图
了
一
厂
!
在 作为扩 展
!
,
时 的地 址 锁 存器 都利 用 其锁存 功
,
使 用 时和 作 为扩展
以 实现
口
,
口 使 用时
,
能 但工 作方式完全 不同 前者 用于锁存低剐立地址
。
月
口
的 分 时复 用 后 者 用 于 作 为输入 输 出
,
、
撰然翼群 蒸
,
,
。
资格 考 试 是 针 对那些 具 备 了晋升 职 称条件
不 受 资历 限 制
。
为那些 有志 青年提供 了一
,
、
的 原 因 是 多方 面 的 最 主要 的是 一
,
。
各级 领
、
二
、
计算 机 软 件人 员数量 增 加 素质 普遍 提 高
, ,
,
三
考前
,
培 训 工 作抓得好 省考 办 及 各市 地 考 试 办 积极 举 办 各个 级 别 的考前辅 导 班 提 高 了 考 试 的 合格率 四 各个 大 学 大 中专院 校学 生 走 出了 象 牙 塔 为培养 自己 的 实践 能力 赶 上 社 会 的最 新发 展 积 极 报名 参加考 试 为将 来走 向社会奠 定 了 良好 的基础 供万年报 名工 作即 将 开 始 相 应的考 前培 训工 作 已 在全 省名 市 地 全面展 开 张玲
74ls373中文资料
LS373 最小 最大
单位
VIK输入嵌位电压
Vcc=最小，Iik=-18mA
－1.5
-1.5 V
VOH输出高电平电压
Vcc＝最小，VIL＝最大， VIH=2V，IOH＝最大
2.4
2.4
V
VOL输出低电平电压
Vcc=最小，VIL＝最大， VIH=2V,IOL=最大
54 74
0.5 0.5
0.4 0.5
OE 到 O0~O7
(LS373 为 667 Ω)
45pF)
15
28
ns
18
36
tPHZ
OE 到
tPLZ
O0~O7
9
20
CL=5pF
12
ns 25
[2] tPLH输出由低到高传输延迟时间 tPHL输出由高到低传输延迟时间
17ic电子渠道网可为您提供免费的中文资料、电路图 等资料并可提供在线采购电子元器件等
本站最新动态
·3.1号起本站将实行新的会员收费标准 ·会员管理中心推出重复库存清除功能 ·教您如何选择一个好的IC交易平台! ·你的论坛你做主，赶快来体验吧 ·好消息：本站所有广告按点击次数…
MCP1316中文资料MCP1317应用MCP1318 MCP1319封装 图MCP1320管脚
·MCP111 中文资料 MCP112 应用 pdf … ·MCP102中文资料MCP103应用MCP1… ·MCP41010 中文资料 MCP41050 应用… ·MCP40D17中文资料 MCP40D18应用… ·DS12R885 中文资料 DS12CR887 应… ·MAX6972ATJ 中文资料 MAX6973AT… ·MCP14E3中文资料MCP14E4 应用 pd… ·MCP6V06中文资料 MCP6V07应用 p… ·MCP6V01中文资料MCP6V02应用 pd… ·MCP6S91中文资料 MCP6S92应用 pd…
74ls337和373的区别
74ls377和74LS373的区别74ls377和74LS373的区别 1、输出：373输出是三态输出（OE控制），377输出只有两态，要么0要么1。
这个。
这个区别结果就是373可以应用于某些多个驱动源共同控制的场合（比如数据总线）。
而377不行。
2、输入：373的输入是用LE（高有效）控制的，。
377的输入除了受LE控制（低有效）外，还受到CP（上升沿）控制。
373适合用电平锁存数据，而377适合应用于时钟锁存数据。
373更适合于异步应用，377适合于同步应用。
74ls377和74LS373都是八D触发器，其实本没有什么区别，但是373是三态门的。
当不片选它他的数据输出口是高阻状态，而377是只保持原先的状态不变/74LS377是一种8D触发器，它可以实现数据的保持或锁存，当它片选信号E为低电平且时钟CLK端输入正跳变时，D0～D7端的数据北锁存到8D触发器中。
其引脚说明如下：D0～D7：锁存器8位数据输入线Q0～Q7：锁存器8位数据输出线GND：接地引脚Vcc：电源引脚，＋5V有效E ：片选信号引脚CLK：锁存控制信号输入引脚。
74LS373是带有三态门的八D锁存器，当使能信号线OE为低电平时，三态门处于导通状态，允许1Q-8Q输出到OUT1-OUT8，当OE端为高电平时，输出三态门断开，输出线OUT1-OUT8处于浮空状态。
G称为数据打入线，当74LS373用作地址锁存器时，首先应使三态门的使能信号OE为低电平，这时，当G端输入端为高电平时，锁存器输出（1Q-8Q）状态和输入端（1D-8D）状态相同；当G端从高电平返回到低电平（下降沿）时，输入端（1D-8D）的数据锁入1Q-8Q的八位锁存器中。
当用74LS373作为地址锁存器时，它们的G端可直接与单片机的锁存控制信号端ALE相连，在ALE下降沿进行地址锁存。
引脚说明如下：D0～D7：锁存器8位数据输入线Q0～Q7：锁存器8位数据输出线 GND：接地引脚Vcc：电源引脚，＋5V有效OE ：片选信号引脚 G：锁存控制信号输入引脚。
SN74LS373中文资料
PACKAGING INFORMATIONOrderable Device Status(1)PackageType PackageDrawingPins PackageQtyEco Plan(2)Lead/Ball Finish MSL Peak Temp(3)5962-7801102VRA ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC 5962-7801102VSA ACTIVE CFP W201TBD Call TI Level-NC-NC-NC 78011022A ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC 7801102RA ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC 7801102SA ACTIVE CFP W201TBD Call TI Level-NC-NC-NCJM38510/32502B2A ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NCJM38510/32502BRA ACTIVE CDIP J201TBD Call TI Level-NC-NC-NCJM38510/32502BSA ACTIVE CFP W201TBD Call TI Level-NC-NC-NCJM38510/32502SRA ACTIVE CDIP J201TBD Call TI Level-NC-NC-NCJM38510/32502SSA ACTIVE CFP W201TBD Call TI Level-NC-NC-NCJM38510/32503B2A ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NCJM38510/32503BRA ACTIVE CDIP J201TBD Call TI Level-NC-NC-NCJM38510/32503BSA ACTIVE CFP W201TBD Call TI Level-NC-NC-NC SN54LS373J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SN54LS374J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SN54S373J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SN54S374J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SN74LS373DW ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS373DWE4ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS373DWR ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS373DWRE4ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS373N ACTIVE PDIP N2020Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NC SN74LS373N3OBSOLETE PDIP N20TBD Call TI Call TISN74LS373NSR ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS373NSRE4ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DBR ACTIVE SSOP DB202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DBRE4ACTIVE SSOP DB202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DW ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DWG4ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DWR ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374DWRG4ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SN74LS374J OBSOLETE CDIP J20TBD Call TI Call TISN74LS374N ACTIVE PDIP N2020Pb-Free CU NIPDAU Level-NC-NC-NCOrderable Device Status(1)PackageType PackageDrawingPins PackageQtyEco Plan(2)Lead/Ball Finish MSL Peak Temp(3)(RoHS)SN74LS374N3OBSOLETE PDIP N20TBD Call TI Call TISN74LS374NE4ACTIVE PDIP N2020Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NCSN74LS374NSR ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS374NSRE4ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S373DW ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S373DWE4ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S373DWR ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S373DWRE4ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SN74S373J OBSOLETE CDIP J20TBD Call TI Call TISN74S373N ACTIVE PDIP N2020Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NC SN74S373N3OBSOLETE PDIP N20TBD Call TI Call TISN74S374DW ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S374DWE4ACTIVE SOIC DW2025Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S374DWR ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S374DWRE4ACTIVE SOIC DW202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SN74S374J OBSOLETE CDIP J20TBD Call TI Call TISN74S374N ACTIVE PDIP N2020Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NC SN74S374N3OBSOLETE PDIP N20TBD Call TI Call TISN74S374NE4ACTIVE PDIP N2020Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NCSN74S374NSR ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74S374NSRE4ACTIVE SO NS202000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SNJ54LS373FK ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC SNJ54LS373J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SNJ54LS373W ACTIVE CFP W201TBD Call TI Level-NC-NC-NC SNJ54LS374FK ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC SNJ54LS374J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SNJ54LS374W ACTIVE CFP W201TBD Call TI Level-NC-NC-NC SNJ54S373FK ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC SNJ54S373J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NC SNJ54S374FK ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC SNJ54S374J ACTIVE CDIP J201TBD Call TI Level-NC-NC-NCOrderable Device Status(1)PackageType PackageDrawingPins PackageQtyEco Plan(2)Lead/Ball Finish MSL Peak Temp(3)SNJ54S374W ACTIVE CFP W201TBD Call TI Level-NC-NC-NC(1)The marketing status values are defined as follows:ACTIVE:Product device recommended for new designs.LIFEBUY:TI has announced that the device will be discontinued,and a lifetime-buy period is in effect.NRND:Not recommended for new designs.Device is in production to support existing customers,but TI does not recommend using this part in a new design.PREVIEW:Device has been announced but is not in production.Samples may or may not be available.OBSOLETE:TI has discontinued the production of the device.(2)Eco Plan-The planned eco-friendly classification:Pb-Free(RoHS)or Green(RoHS&no Sb/Br)-please check /productcontent for the latest availability information and additional product content details.TBD:The Pb-Free/Green conversion plan has not been defined.Pb-Free(RoHS):TI's terms"Lead-Free"or"Pb-Free"mean semiconductor products that are compatible with the current RoHS requirements for all6substances,including the requirement that lead not exceed0.1%by weight in homogeneous materials.Where designed to be soldered at high temperatures,TI Pb-Free products are suitable for use in specified lead-free processes.Green(RoHS&no Sb/Br):TI defines"Green"to mean Pb-Free(RoHS compatible),and free of Bromine(Br)and Antimony(Sb)based flame retardants(Br or Sb do not exceed0.1%by weight in homogeneous material)(3)MSL,Peak Temp.--The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications,and peak solder temperature.Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided.TI bases its knowledge and belief on information provided by third parties,and makes no representation or warranty as to the accuracy of such information.Efforts are underway to better integrate information from third parties.TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.TI and TI suppliers consider certain information to be proprietary,and thus CAS numbers and other limited information may not be available for release.In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s)at issue in this document sold by TI to Customer on an annual basis.元器件交易网元器件交易网IMPORTANT NOTICETexas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications,enhancements, improvements, and other changes to its products and services at any time and to discontinueany product or service without notice. Customers should obtain the latest relevant information before placingorders and should verify that such information is current and complete. All products are sold subject to TI’s termsand conditions of sale supplied at the time of order acknowledgment.TI warrants performance of its hardware products to the specifications applicable at the time of sale inaccordance with TI’s standard warranty. T esting and other quality control techniques are used to the extent TIdeems necessary to support this warranty. Except where mandated by government requirements, testing of allparameters of each product is not necessarily performed.TI assumes no liability for applications assistance or customer product design. Customers are responsible fortheir products and applications using TI components. T o minimize the risks associated with customer productsand applications, customers should provide adequate design and operating safeguards.TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right,copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or processin which TI products or services are used. Information published by TI regarding third-party products or servicesdoes not constitute a license from TI to use such products or services or a warranty or endorsement thereof.Use of such information may require a license from a third party under the patents or other intellectual propertyof the third party, or a license from TI under the patents or other intellectual property of TI.Reproduction of information in TI data books or data sheets is permissible only if reproduction is withoutalteration and is accompanied by all associated warranties, conditions, limitations, and notices. Reproductionof this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable forsuch altered documentation.Resale of TI products or services with statements different from or beyond the parameters stated by TI for thatproduct or service voids all express and any implied warranties for the associated TI product or service andis an unfair and deceptive business practice. TI is not responsible or liable for any such statements.Following are URLs where you can obtain information on other Texas Instruments products and applicationsolutions:Products ApplicationsAmplifiers Audio /audioData Converters Automotive /automotiveDSP Broadband /broadbandInterface Digital Control /digitalcontrolLogic Military /militaryPower Mgmt Optical Networking /opticalnetworkMicrocontrollers Security /securityTelephony /telephonyVideo & Imaging /videoWireless /wirelessMailing Address:Texas InstrumentsPost Office Box 655303 Dallas, Texas 75265Copyright 2005, Texas Instruments Incorporated。
54ls373_74ls373
注：Icc 在输出控制端加 4.5V 时测量。
74Ⅱ 参数值 最小 典型 最大
-1.5
2.4 3.1
54 参数值 最小 典型 最大
-1.5
2.4 3.4
单位
V V
0.35 0.5
0.25 0.4 V
0.1
20 -0.4
20
0.1 mA
20 μA -0.4 mA
20 μA
-20
-20 μA
-30
-130 -30
电 性 能：（除特别说明外，均为全温度范围）
符号 参数名称
测试条件
VIK 输入钳位电压 Vcc=最小 II=-18mA
VOH
输出高电平电压
Vcc=最小 VIH=2V
VIL=最大 IOH=最大
VOL
输出低电平电压
Vcc=最小 VIH=2V
VIL=最大 IOL=最大
II
输入电流 (最大输入电压时)
Vcc=最大
VI=7V
IIH 输入高电平电流 Vcc=最大 VI=2.7V
IIL 输入低电平电流 Vcc=最大 VI=0.4V
IOZH
高关态输出电流 Vcc=最大 Vo=2.7V
VI=2.0V
IOZL
低关态输出电流 Vcc=最大 Vo=0.4V
VI=2.0V
IOS 输出短路电流 Vcc=最大 VO=0V
ICC
电源电流 Vcc=最大 (注)
-130 mA
24 40
24 40 mA
所有典型值均在 Vcc=5.0V, TA=25℃下测量得出。
交流（开关）参数：Vcc=5.0V, TA=25℃
符号 参数名称 从（输入） 到（输出）
74LS273与74LS373的区别
74LS273与74LS373的区别74LS273与74LS373的区别发表于2006-12-28 23:47:08一位网友在中华工控网上问的问题,我看没什么人回答,就整理了一下,给他回答了,并发到我的blog上74LS273 是带公共时钟复位八D触发器74LS373 是三态同相八D锁存器273与373的引脚排列是相同的,唯一的差别是两者1、11脚的功能不同.对273(1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;(2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.对373:(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.所以,如果分别用273和373来作为单片机的地址锁存器的话,对273来说,1(CLR)脚必须接高电平,ALE信号经过反相后接11脚(因为单片机的ALE信号是以下降沿方式出现) 对373来说,1脚接低电平,保证使能,11脚直接接单片机的ALE信号.。
74ls373中文资料
Vcc＝最大，OE 接 4.5V
160
40
c IOZH输出高阻态时高 i 电平电流
Vcc＝最大，VIH=2V
V0＝2.4V V0＝2.7V
50
20
7 IOZL输出高阻态时低 1 电平电流
Vcc＝最大，VIH=2V
V0＝0.5V V0＝0.4V
-50
-20
[1]: 测试条件中的“最小”和“最大”用推荐工作条件中的相应值。
17ic电子渠道网: 为您提供更多更全的技术资料包括中文资料，电路图，单片机，电源等方面
脉冲宽度tw
LE(H)
6
LE(L)
7.3
保持时间tH
D
10↓
建立时间tset
D
0↓
静态特性（TA 为工作环境温度范围）
参数
测 试 条 件【1】
15 15
ns
10↓
ns
0↓
ns
S373 最小 最大
OE 到 O0~O7
(LS373 为 667 Ω)
45pF)
15
28
ns
18
36
tPHZ
OE 到
tPLZ
O0~O7
9
20
CL=5pF
12
ns 25
[2] tPLH输出由低到高传输延迟时间 tPHL输出由高到低传输延迟时间
17ic电子渠道网可为您提供免费的中文资料、电路图 等资料并可提供在线采购电子元器件等
m 锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在
o 已建立的数据电平。
c 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。
74hc373原理
74hc373原理
74HC373是一个八路D型锁存器，具有独立的D型输入和适用于面向总线的应用的三态输出。
以下是其工作原理：
1. 当锁存使能输入端口（LE）为高电平时，数据输入端口（D0-D7）的数据将被锁存。
2. 锁存的数据可以通过数据输出端口（Q0-Q7）进行读取。
3. 当锁存使能输入端口（LE）为低电平时，数据输入端口的数据将直接透明传输到数据输出端口。
4. 输出使能输入端口（OE）为高电平时，数据输出端口为高阻态。
5. 输出使能输入端口（OE）为低电平时，锁存数据将通过数据输出端口正常输出。
以上信息仅供参考，如需获取更多详细信息，建议查阅74HC373芯片的规格书或咨询专业技术人员。
74LS373与74HC573对比 驱动共阴极数码管哪个更好？
74LS373与74HC573对比驱动共阴极数码管哪个更好？虽说74LS573和74HC573都是八D锁存器（三态），并且在逻辑上完全一样，但是它俩管脚定义不一样。
74LS373是TTL电路，电源电压是5V。
上拉弱而下拉强。
输入内部有上拉，输入开路时为高电平。
74HC573是CMOS电路，电源电压工作范围是2V ~ 6V。
上拉下拉能力相同。
输入电阻很高，输入开路时电平不定。
74LS573和74HC573的不同点还是有很多的，不管是从它俩的引脚图还是参数或者是应用上，不过虽说不同点很多，但在某种层面上它俩是一样的。
本文主要比较74LS573和74HC573的异同点，详解它俩的工作特性及性能参数，比较在驱动共阴数码管上它俩谁更合适。
74ls37374LS373是一款常用的地址锁存器芯片，由八个并行的、带三态缓冲输出的D触发器构成。
在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。
本文将介绍74LS373的工作原理，内容涵盖引脚图、内部结构、主要参数以及在单片机扩展系统中的典型应用电路。
74HC57374HC573包含八路3态输出的非反转透明锁存器，是一种高性能硅栅CMOS器件。
SL74HC573跟LS/AL573的管脚一样。
器件的输入是和标准CMOS输出兼容的，加上拉电阻他们能和LS/ALSTTL输出兼容。
74LS573和74HC573在工作原理上的不同74ls373工作原理（1）.1脚是输出使能（OE），是低电平有效，当1脚是高电平时，不管输入3、4、7、8、13、14、17、18如何，也不管11脚（锁存控制端，G）如何，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部呈现高阻状态（或者叫浮空状态）;（2）。
当1脚是低电平时，只要11脚（锁存控制端，G）上出现一个下降沿，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）立即呈现输入脚3、。
74ls373中文资料
动态特性(TA=25℃)
ｗ
参
ｗ数【2】
测试条件
S373 最大
LS373 最大
单位
tPLH tPHL
D到O
12 12
18 18
ns
tPLH tPHL
LE 到
Vcc =5V CL=50pF(L 14
O0~O7 RL=280Ω
S373 为
18
30 30
ns
tPZH tPZL
OE 到 O0~O7
．ｃ
ｍ
ｒ
ａ
－
ａ
ｇ
ｐ
ｆ
．
ｗ
ｗ
ｗ
锁存器内部的逻辑操作不受影响。
ａ 当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在
已建立的数据电平。
ｇ 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。
引出端符号：
ｐ D0～D7
数据输入端
OE LE
ｆ 三态允许控制端（低电平有效）
单位
VIK输入嵌位电压
VOH输出高电平电压
VOL输出低电平电压 II最大输入电压时输入
电流 IIL输入低电平电流 IIH输入高电平电流
Vcc=最小，Iik=-18mA
Vcc＝最小，VIL＝最大， VIH=2V，IOH＝最大
Vcc=最小，VIL＝最大， 54
VIH=2V,IOL=最大
74
Vcc＝最大
VI=5.5V VI=7V
54 74
20 20
12 24
mA
海纳电子资讯网 ｗｗｗ．ｆｐｇａ－ａｒｍ．ｃｏｍ
脉冲宽度tw
74ls373中文资料
型号
tPd
54S373/74S373
7ns
54LS373/74LS373
17ns
PD 525mW 120mW
373 的输出端 O0~O7 可直接与总线相连。
当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总
线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但
ic中文-17IC中文资料网 - IC中文资料-IC渠道网 IC中文资料 - 电源 - 嵌入式 - 电路图 - 单片机 - 应用方案 - 技术文章
首 页 IC库存 电子资讯 技术资料
IC
非IC
求购信息
PDF 资料
IC库存搜索： 请输入IC型号
搜索
最新搜索： VN2406LZL1 MAX881REUB+T IC42S16400-6TG LTC2230IUP MSR320 HLMP-2700 GS-R405S EPF10K10LI84 …
IC中文资料
型号A开头
型号B 开头
型号C开头
·MCP1316中文资料MCP1317应用MCP1318 MCP1319封装图MC... ·MCP111 中文资料 MCP112 应用 pdf 封装图 管脚说明... ·MCP102中文资料MCP103应用MCP111 MCP121封装图MCP131... ·MCP41010 中文资料 MCP41050 应用 pdf MCP41100 封... ·MCP40D17中文资料 MCP40D18应用 pdf MCP40D19 封装图... ·DS12R885 中文资料 DS12CR887 应用 pdf DS12R887封... ·MAX6972ATJ 中文资料 MAX6973ATJ 应用 pdf 封装图 管脚... ·MCP14E3中文资料MCP14E4 应用 pdf 封装图 MCP14E5管脚说... ·MCP6V06中文资料 MCP6V07应用 pdf 封装图 MCP6V08管脚说... ·MCP6V01中文资料MCP6V02应用 pdf 封装图MCP6V03 管脚说明...
8086和825574LS373控制LED流水灯课设.
专 业
自动化
班 级
**
姓 名
**
设 计 起 止 日 期
2013.12.16~2013.12.20
设计题目：多路流水灯控制程序的设计
设计任务（主要技术参数）：
按要求设计出模拟多路流水灯控制系统。通过8086系统总线单元和输入输出并行接口8255单元、74LS373以及LED显示单元进行连接，并应用所设计的程序使连接好的线路工作正常。
沈 阳 大 学
课程设计说明书NO.4
(1)8086的主要特性
Intel8086/8088CPU是Intel公司推出的高性能的微处理器，具体如下主要特性：
(a)8086CPU数据总线为16位，8088CUP数据总线为8位。
(b)地址总线都是20位，低16位用于数据总线复用，可直接寻址为1MB的存储空间。
LOOP $
DEC AH
CMP AH,02H
JZ START
ROR AL,1
JMP OBA2
沈 阳 大 学
课程设计说明书NO.11
OBA4:
MOV DX,00H
MOV AL,00FFH
OUT DX,AL
MOV CX,9FF0H
LOOP $
MOV CX,9FF0H
LOOP $
MOV DX,02H
OUT DX,AL
表2方式0下8255的16种输入输出组合a组b组a口pa0pa7c口pc4pc7b口pb0pb7c口pc0pc3入入入入入入入出入入出入入入出出入出入入入出入出入出出入入出出出出入入入出入入出出入出入出入出出出出入入出出入出出出出入出出出出74ls373主要功能74ls373是常用的地址锁存器芯片它实质是一个是带三态缓冲输出的8d触发器在单片机系统中为了扩展外部存储器通常需要一块74ls373芯片沈阳大学课程设计说明书图4内部结构和引脚介绍制造led的材料不同可以产生具有不同能量的光子借此可以控制led所发出光的波长也就是光谱或颜色
74hc373锁存器作用
74hc373锁存器作用74HC373锁存器作用1. 引言74HC373是一种常用的锁存器芯片，广泛应用于数字电路中。
它是一种透明锁存器，具有多种功能和用途。
本文将介绍74HC373锁存器的作用及其在数字电路中的应用。
2. 74HC373锁存器的基本概念74HC373锁存器是一种8位锁存器，可以存储8位数据，并且在控制信号的作用下将数据保持在输出端。
它由8个D触发器和一个控制逻辑电路组成。
每个D触发器具有一个数据输入(D)、一个时钟输入(C)、一个使能输入(En)和一个输出(Q)。
锁存器可以通过使能输入信号来控制数据的读取和存储。
3. 74HC373锁存器的工作原理当使能输入信号(En)为高电平时，锁存器处于工作状态。
此时，锁存器会将输入端的数据通过时钟输入信号(C)锁存到内部存储器中，并将数据输出到输出端(Q)。
当使能输入信号(En)为低电平时，锁存器被禁用，输入信号不再被锁存，输出信号保持不变。
4. 74HC373锁存器的主要特点4.1 透明锁存器：可以在使能信号为高电平时对输入信号进行锁存，使得输入信号能够通过锁存器到达输出端。
4.2 高速操作：具有较快的数据读写速度，适用于需要高速响应的应用场合。
4.3 高稳定性：锁存器具有较高的抗干扰能力和稳定性，能够有效地保持数据的准确性。
4.4 低功耗：锁存器采用CMOS技术设计，具有低功耗的特点，有利于节省能源。
4.5 大电流驱动能力：锁存器具有较高的输出驱动能力，可以直接驱动其他逻辑门电路。
5. 74HC373锁存器的应用5.1 数据存储器件：锁存器作为一种存储器件，广泛应用于数字电路中。
通过合理地配置使能输入信号和时钟输入信号，可以实现对数据的读写操作，并且能够保持数据的稳定性。
5.2 数据缓冲器：锁存器可以作为数据缓冲器或数据缓存器使用。
当输入信号的速度与输出信号的速度不匹配时，锁存器可以起到数据缓冲的作用，提供合适的数据传输速率。
5.3 数据分配器：锁存器可以将输入的数据分配到多个输出端口，实现数据在多个电路之间的传输和共享。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片.本文将介绍74ls373的工作原理,引脚图(管脚图),内结构图、主要参数及在单片机系统中的典型应用电路.
74ls373工作原理简述:
(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);
(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.
锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。
当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
74ls373内部逻辑结构图
74LS373的真值表(功能表)，表中：
L——低电平；
H——高电平；
X——不定态；
Q0——建立稳态前Q的电平；
G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。
图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。
74ls373引脚(管脚)排列图:
74ls373电气特性
74ls373推荐工作条件
74ls373在单片机系统中的应用电路图:
当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。
51单片机的ALE信号可以直接与74LS373的C连接。
在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。
其中输入端
1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。
输出允许端OE接地，表示输出三态门一直打开。
1D~8D为8个输入端。
1Q~8Q为8个输出端。
G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。
OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。
７４ＬＳ３７３在单片机接口中的应用李步峰７４ＬＳ３７３作为三态８Ｄ锁存器，结构和引脚分别如图１、图２
所示。
其中：ａ．１Ｄ～８Ｄ为数据输入端ｂ．１Ｑ～８Ｑ为数据输出端ｃ．Ｅ为输出控制端，当Ｅ为低电平，允许１Ｑ～８Ｑ输出到ＯＵＴ１～８上，当Ｅ为高电平时，输出线ＯＵＴ１～８为浮空状态。
ｄ．Ｇ为数据输入控制线，当Ｇ为高电平时，输出端１Ｑ～８Ｑ的状态和输入端１Ｄ～８Ｄ的状态相同，当Ｇ为低电平时（下降沿），输入端１Ｄ～８Ｄ的数据锁入到１Ｑ～８Ｑ的８位锁存器中。
从以上的结构分析我们可以看出，７４ＬＳ３７３最基本的功能是锁存数据，但在不同的接口电路中，不同的接线方式，使它有其他一些不同的功能，７４ＬＳ３７３在单片机接口中的应用大体分为两大类。
１分离Ｐ＿ｏ口的低８位地址和数据总线由于ＭＣＳ－５１单片机的Ｐ＿ｏ口是分时复用的地址／数据总线。
因此在进行Ｉ／Ｏ接口扩展和存贮器扩展时，可以利用地址锁存器将地址信号从地址／数据总线中分离出来，以实现总线的分时复用，７４ＬＳ３７３是最常用的锁存器之一。