组成原理期末复习题!!!!!!!!!!!!!!!

(2)请画出4体交叉方式的存储器组织方式示意图并标明每个模块的地址分配(6分)。
5．设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：
阶符（1位）
阶码（3位）
数符（1位）
尾数（4位）
则按上述浮点数的格式：
（1）若（X）10= 22/64，则求X的规格化浮点数表示形式。
6．． 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A.原码运算的二进制减法器B.补码运算的二进制减法器
C.原码运算的十进制加法器D.补码运算的二进制加法器
7． 相联存储器采用按（）访问方式，因而速度比普通存储器快。
A．地址B.内容C.实地址D.虚地址
8．十进制数－15的8位机器数的补码表示是（ ）。
0DH
05H
04H
00H
09H
05H
0EH
1CH
若（PC）＝00H，变址寄存器（SI）＝08H，则此时启动程序执行，问执行了几条指令后程序停止？写出每条指令的助记符、寻址方式、操作数和执行结果。
（1）若（X）10=－12.5，则求X的规格化浮点数表示形式。
（2）已知Y的规格化浮点表示为19AH，求Y的十进制真值。
（3）浮点表示最大十进制负数是多少？
2.已知X=0.10011，Y=－0.10111
（1）用变形补码计算X-Y，并指出运算结果是否溢出。
（2）求X×Y（用原码一位乘或BOOTH算法实现，）
Cache/主存系统的平均访问时间ta;
4.设有存储器一个模块容量为32字，字长64位，模块数M=4，采用交叉方式组织。存储周期T=200ns，数据总线宽度为64位，总线传输周期t＝50ns。试比较当连续读出20个字时，
(1)考虑总线传输延时，存储器采用4体交叉方式进行组织时访存速度是单体时的多少倍？(4分)
B.80 B.85 C. 84 D.86
34．某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，
即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段11
位。问：控存的容量为多少？
A.8K B.8KB C.2K D.2KB
35．某计算机字长32位，其存储容量为4 MB，若按字编址，它的寻址范围是______。
A.0—1M-1 B.0—4M-1 C.0—1MB-1 D.0—4MB-1
36．18．设某机平均指令执行速度为1MIPS，主频32MHZ，每个机器周期包含4个时钟周期，则平均每个指令周期含（）个机器周期。
A．4B．2C．6D．8
37．主存与Cache的地址映射有、和三种方式，其中最后一种方式，适度地兼顾了前二者的优点又尽量避免其缺点。
16．计算机中表示地址时使用（）
A．无符号数B．原码C．反码D．补码
17．设某机平均指令执行速度为1MIPS，主频32MHZ，每个机器周期包含4个时钟周期，则
平均每个指令周期含（）个机器周期。
A．4B．2C．6D．8
18．某计算机字长32位，其存储容量是1MB，若按字编址，它的寻址范围是___。
A.0—1M-1 B.0—512KB C.0—256K-1 D.0—256KB
一．选择题
1． 多体交叉存贮器实质上是一种______存贮器，它能_____执行______
独立的读写操作。
A．模块式，并行，多个B.模块式，串行，多个
C．整体式，并行，一个D.整体式，串行，多个
2． 已知控制信号16个，下址8位，采用水平型微指令格式，则该微程序控制器的控存容量为（）
A．8×16位B．28×12位C．28×24位D．8×24位
JCDISP
结果有进位（PC）＋DISP→PC，否则，顺序执行程序
1100
……
……
……
HALT
停机
1111
内存地址的部分单元内容如下：
单元地址
内容
单元地址
内容
单元地址
内容
00H
10H
05H
0BH
0AH
80H
01H
07H
06H
C0H
0BH
0EH
02H
80H
07H
04H
0CH
F0H
03H
05H
08H
80H
41．指令系统是指。
42．存储周期是指。
7．微指令格式可分为____型和______型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。型微指令执行速度快。
二．问答题
1．简述控制器的组成及各部分的功能。
2．简述SRAM和DRAM的区别
3．运算器主要有那些部件组成？
4.在RR(寄存器－寄存器)型，RS（寄存器－存储器）型，SS（存储器－存储器）型指令中，哪类指令执行时间最长？哪类指令执行时间最短？为什么？
四、综合设计题
1．某机字长16位，CPU地址总线18位，数据总线16位，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。若用4K×8位的SRAM芯片形成16K×16位的RAM存储区域，起始地址为2000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）需要多少芯片？
（2）分析芯片的地址线、数据线位数。
（3）分析芯片的地址范围
（4）画出SRAM与CPU的连接图，请标明译码器的输入输出线、地址线、数据线、控制线及其连接。
2．设某8位计算机指令格式如下：
OP（4位）
SR（2位）
DR（2位）
A DDR/ DATA / DISP
注意：除了HALT指令为单字指令外，其他指令均为双字指令；其中，SR为源寄存器号，DR为目的寄存器号，指令第二字为地址、数据或偏移量。
24． 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A.原码运算的二进制减法器B.补码运算的二进制减法器
C.原码运算的十进制加法器D.补码运算的二进制加法器
25． 相联存储器采用按（）访问方式，因而查找数据的速度比普通存储器快。
A．地址B.内容C.实地址D.虚地址
26．假定下列字符码中采用奇校验位，出错的字符码是（ ）。
A.主存-辅存B.快存-主存C.快存-辅存D.通用寄存器-主存
29．74LS181运算器可以完成功能。
A．16种逻辑运算B．16种算术运算
C．16种逻辑运算与16种算术运算
D．16种初等函数的运算
30．下面哪一种不是冯•诺依曼体系结构的基本特点：（ ）。
A．采用二进制表示数据B．采用存储程序的方式
C．硬件系统由五大部件组成D．机器以存储器为中心交换数据
1．5．简述冯·诺伊曼体系结构的特点，并说明存储程序和程序控制的原理。
6、简述控制器的组成及各部分的功能。
三．计算题
1．设浮点数的格式为：阶码4位，包含一位符号位，尾数6位，包含一位符号位，阶码用移码表示，尾数用补码表示，排列顺序为：
阶符（1位）
阶码（3位）
数符（1位）
尾数（5位）
则按上述浮点数的格式：
A.32 B.69 C. 70 D.67
14．74LS181运算器可以完成功能。
A．16种逻辑运算B．16种算术运算
C．16种逻辑运算与16种算术运算
D．16种初等函数的运算
15．只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为
A．目标程序B．编译程序C．解释程序D．汇编程序
（1）下面是该模型机的指令系统的一部分：
指令助记符
功能
OP
MOV1DR,#DATA
DATA→DR
0001
MOV2[ADDR],SR
SR→ADDR
1001
ADD DR,[SI+ DISP]
（DR）＋（（SI）+ DISP）→DR
1000
SUBDR, [ADDR]]
（DR）－（（ADDR））→DR
0000
C.扩大CPU中寄存器的数量D.提高CPU的速度
12.常用的虚拟存贮系统由（ ）两级存贮器组成，其中辅存是大容量的磁表面存贮器。
A.主存-辅存B.快存-主存C.快存-辅存D.通用寄存器-主存
13．知一个指令系统32条指令，一条指令分取指令2ms,计算地址2ms,取操作数2ms,执行指令1ms,问采用流水线方式执行指令，32条指令执行一遍需要（）ms.。
3.设主存容量1MB，存储器按字节编址；Cache容量64KB，每块16个字节，Cache按照4路组相联方式组织，
(1)求主存块数Cache组数，写出主存地址分布及各个字段的位数;
(2)主存地址86234H可映射到Cache那些行?
(3)假设CPU总是从Cache取得数据，在一段时间内，Cache完成存取的次数为90次，主存完成的存取次数为10次，已知cache的存储周期为10ns，主存的存储周期为50ns。求:
31．计算机系统的层次结构从内到外依次为（）
A．硬件系统、应用软件、系统软件B．系统软件、硬件系统、应用软件
C．应用软件、系统软件、硬件系统D．硬件系统、系统软件、应用软件
32．16个汉字的机内码需要（）。
A．16字节B．32字节C．64字节D．8字节
33.已知一个指令系统40条指令，一条指令分取指令2ms,计算地址2ms,取操作数2ms,执行指令1ms,问采用流水线方式执行指令，40条指令执行一遍需要（）ms.。
19．16个汉字的机内码需要（）。
A．16字节B．32字节C．64字节D．8字节
20．双端口存储器在（）情况下会发生读/写冲突。
A．左端口与右端口的地址码不同B.左端口与右端口的地址码相同