数据通路组成实验
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
注意事项：需要加强多端口通用寄存器和双端口存储器的学习，有时候操作和自己想的还是有很多差别的，需要用实践不断去验证自己的想法，才会学到很多知识。
实验名称
实验时间
实验地点
6308
实验人
姓名
合作者
学号
实验小组
第组
实验成绩：
评阅教师签名：
一．实验目的
1.将多端口通用寄存器堆和双端口存储器模块联机；
2. 进一步熟悉计算机的数据通路；
3.掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
4.锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
1
01011001000000
ER中数据送入R1
00001111
1
01011000000001
0F0H送入R1
0F0H送入ER
11110000
1
01011001000000
ER中数据送入R1
11110000
1
010110000000011
55H送入R2
55H送入ER
01010101
1
01011001000000
DBUS
1
(2)将RF中R0-R3中的数据送至DR2，并经过ALU的直通运算后从DBUS验证。
完成功能
K0-K14
IR/DBUS
QD
R0=>DR2
111110100000000
DBUS
1
R1=>DR2
111110100001000
DBUS
1
R2=>DR2
111110100010000
DBUS
1
R3=>DR2
(1) 将RF中R0-R3中的数据从RF的B端口读入到DBUS上，并验证
完成功能
K0-K14
IR/DBUS
QD
R0=>DBUS
100110000000000
DBUS
1
R1=>DBUS
100110001000000
DBUS
1
R2=>DBUS
100110010000000
DBUS
1
R3=>DBUS
100110011000000
ALU_BUSCຫໍສະໝຸດ L#LRWLDAR1
LDAR2
LDER
RS0
RS1
K0
K1
K2
K3
K4
K5
K6
K7
K8
K9
RD0
RD1
WR0
WR1
WRD
K10
K11
K12
K13
K14
2.RF中的四个通用寄存器分别置入下表中的4个数据
完成功能
SW7-SW0
QD
K0-K14
数据0FH送入R0
0FH送入ER
00001111
2．实验电路
双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD＝１时，在T2上升沿时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD ＝０时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低有效信号。以上控制信号各自连接一个二进制开关K0—K15。
3．实验内容
1.接线。在接线前请把下表填写完整。
(实验台处于单拍状态)
DP DB DZ
(禁止IAR向DBUS送数据)
IAR_BUS#
禁止RAM右端口工作CER
禁止AR1加1
AR1_INC
ALU处于直通方式
S2 S1 S0
RF为DR2提供数据
M2
1 0 0
1
0
0
0 0 1
0
SW_BUS#
RS_BUS#
ER中数据送入R2
01010101
1
010110000000101
0AAH送入R3
0AAH送入ER
10101010
1
01011001000000
ER中数据送入R3
10101010
1
010110000000111
3.依次将RF中R0-R3中的数据同时读入到DR2寄存器中和DBUS上，观察其数据是否存入R0-R3中的数据。
111110100011000
DBUS
1
三．总结实验过程中调试所遇到的问题和解决方法，写出经验和体会。
实验的时候对多端口通用寄存器和双端口存储器的内部构造原理了解不是太了解，对于一些知识了解的不是太透彻；连线比较复杂，实验数据理论操正确，但有的会出现显示结果不一致，然后需要重新操作感觉过程比较繁琐。
实验名称
实验时间
实验地点
6308
实验人
姓名
合作者
学号
实验小组
第组
实验成绩：
评阅教师签名：
一．实验目的
1.将多端口通用寄存器堆和双端口存储器模块联机；
2. 进一步熟悉计算机的数据通路；
3.掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；
4.锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
1
01011001000000
ER中数据送入R1
00001111
1
01011000000001
0F0H送入R1
0F0H送入ER
11110000
1
01011001000000
ER中数据送入R1
11110000
1
010110000000011
55H送入R2
55H送入ER
01010101
1
01011001000000
DBUS
1
(2)将RF中R0-R3中的数据送至DR2，并经过ALU的直通运算后从DBUS验证。
完成功能
K0-K14
IR/DBUS
QD
R0=>DR2
111110100000000
DBUS
1
R1=>DR2
111110100001000
DBUS
1
R2=>DR2
111110100010000
DBUS
1
R3=>DR2
(1) 将RF中R0-R3中的数据从RF的B端口读入到DBUS上，并验证
完成功能
K0-K14
IR/DBUS
QD
R0=>DBUS
100110000000000
DBUS
1
R1=>DBUS
100110001000000
DBUS
1
R2=>DBUS
100110010000000
DBUS
1
R3=>DBUS
100110011000000
ALU_BUSCຫໍສະໝຸດ L#LRWLDAR1
LDAR2
LDER
RS0
RS1
K0
K1
K2
K3
K4
K5
K6
K7
K8
K9
RD0
RD1
WR0
WR1
WRD
K10
K11
K12
K13
K14
2.RF中的四个通用寄存器分别置入下表中的4个数据
完成功能
SW7-SW0
QD
K0-K14
数据0FH送入R0
0FH送入ER
00001111
2．实验电路
双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD＝１时，在T2上升沿时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD ＝０时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低有效信号。以上控制信号各自连接一个二进制开关K0—K15。
3．实验内容
1.接线。在接线前请把下表填写完整。
(实验台处于单拍状态)
DP DB DZ
(禁止IAR向DBUS送数据)
IAR_BUS#
禁止RAM右端口工作CER
禁止AR1加1
AR1_INC
ALU处于直通方式
S2 S1 S0
RF为DR2提供数据
M2
1 0 0
1
0
0
0 0 1
0
SW_BUS#
RS_BUS#
ER中数据送入R2
01010101
1
010110000000101
0AAH送入R3
0AAH送入ER
10101010
1
01011001000000
ER中数据送入R3
10101010
1
010110000000111
3.依次将RF中R0-R3中的数据同时读入到DR2寄存器中和DBUS上，观察其数据是否存入R0-R3中的数据。
111110100011000
DBUS
1
三．总结实验过程中调试所遇到的问题和解决方法，写出经验和体会。
实验的时候对多端口通用寄存器和双端口存储器的内部构造原理了解不是太了解，对于一些知识了解的不是太透彻；连线比较复杂，实验数据理论操正确，但有的会出现显示结果不一致，然后需要重新操作感觉过程比较繁琐。