第四总线结构和时序

GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
01
40
02
39
03
38
04
37
05
36
06
35
07
34
08
33
09
32
10 11
8086
31 30
12
29
13
28
14
27
15
26
READY
RESET
4.1.1 两种工作方式下的公用引脚
地址/数据总线
⑴ AD15～AD0（双向， 三态）
低16位地址/数据的复用引 脚线，分时复用。
⑵ A19/S6～A16/S3（输 出、三态）
地址/状态复用引脚。 S6总为低电平； S5反映当前允许中断标志IF的状 态； S4、S3指示当前所使用的段寄存 器。
4.1.1 两种工作方式下的公用引脚 地址/数据总线
4.1.1 两种工作方式下的公用引脚 公用控制总线
控制总线共有16条引脚，其中8个是公用引脚（在 两种工作方式下定义功能是一样的），另外8个在两种 工作方式下定义的功能不同
01
40
02
39
03
38
04
37
05
36
06
35
07
34
08
33
09
32
10 11
8086
31 30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC（5V）
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE/S7
MN/MX
RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1）
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
01
40
02
39
03
38
04
37
05
36
06
35
07
34
08
33
09
wenku.baidu.com
32
10 11
8086
31 30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC（5V）
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE/S7
MN/MX
RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1）
TEST
第四章 8086CPU总线结构和时序
4.1 8086系统总线结构 4.2 8086系统总线时序
4.1 8086系统总线结构
两级总线：
微处理器级总线——CPU的输入输出引脚；
系统级总线——CPU通过微处理器级总线和其它逻辑电 路连接组成主机板系统，形成系统级总线。
主机板
ROM RAM
微处理器 协处理器
总线 控制 逻辑
系统 总线
I/O 接 口 板 组
RT/COMS RAM
键盘
微机系统硬件组成图
CRT显示器 打印机
磁盘驱动器 网卡
MODEM 鼠标
微计算机的硬件结构（冯.诺依曼结构）
从功能或逻辑的角度，微型计算机的硬件由运算器、控制器、 存储器、输入设备、输出设备五大部分组成。
运算器 控制器 MPU
存储器
I/O接口
读、写操作
A.BUS 系
D.BUS
统 总
C.BUS 线
输入设备 输出设备
基本概念
l T状态（时钟周期）：CPU处理动作的最小单位位时间。就 是时钟信号CLK的周期。它与CPU的时钟频率有关。T=1/f时钟 ， 如果f时钟 =5Mhz，那么T=200ns。
l 总线周期（机器周期）：CPU通过系统总线对外部（存储器 或I/O接口）进行一次访问所需的时间。一个总线周期至少包 括 4个T状态，即T1,T2,T3,T4。
l 指令周期：执行一条指令所需要的时间，有若干总线周期 组成。
基本概念
l 总线周期（机器周期）：一个总线周期至少包括 4个T状态， 即T1,T2,T3,T4。
4.1 8086系统总线结构
最小方式：只有一个微处理器8086 。该模式适用于规模 较小的微机应用系统。
最大方式：系统有两个或多个同时执行指令的微处理器， 其中一个主处理器就是8086，其它的处理器称协处理器 （数值协处理器8087和输入/输出协处理器8089）。最大 模式用在中、大规模的微机应用系统中。
16
25
17
24
18
23
19
22
20
21
VCC（5V）
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE/S7
MN/MX
RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1）
TEST
TEST
READY
RESET
4.1.1 两种工作方式下的公用引脚
地址/数据总线
综上，
AD15～AD0以及A19/S6～A16/S3，T1时是 地址总线
T2~T4时， AD15～AD0做数据总线用， A19/S6～A16/S3用于输出状态。
为了使地址信息在总线的T2~T4状态时仍保 持有效，总线控制逻辑必须配有一个地址锁 存器，用于把T1状态输出的20位地址锁存在 锁存器中。
4.1.1 两种工作方式下的公用引脚
8086CPU共有40根引脚线，其中32根在两种方式下名称和功能相同。
1.
3条--电源、接地引脚 ： VCC、GND（1和20）
2.
1条--时钟信号：CLK，方波信号，占空比约为33%
3.
20条地址/数据线；
4.
16条制控线，其中8根在两种工作方式下名称和功能相同。
READY
RESET
4.1.1 两种工作方式下的公用引脚
地址/数据总线
S4
S3
当前使用的 段寄存器
00
ES
01 10 11
SS
CS(或I/O， 中断响应)
DS
S4和S3功能表
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
4.1.1 两种工作方式下的公用引脚
8086CPU 共 有 40 根 引 脚 线 ， 其 中 32 根 在 两 种 方 式 下 名 称和功能相同。
电源、接地引脚 ： VCC、 GND（1和20）
时钟信号：CLK，方波信 号，占空比约为33%
20根地址/数据线； 16根控制线，其中8根在两 种工作方式下名称和功能 相同。