反相器cadence
CMOS反相器的电路仿真及其工艺模拟和版图设计
CMOS反相器的电路仿真及其工艺模拟和版图设计摘要：CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
本文主要通过简单的介绍基于Cadence的CMOS反相器的电路仿真和版图设计及基于SILV ACO的CMOS反相器的工艺仿真，体现了集成电路CAD 的一种基本方法和操作过程。
关键词：CMOS反相器、Cadence、SILV ACO、仿真、工艺、版图0引言：电子技术的发展使计算机辅助设计（CAD）技术成为电路设计不可或缺的有力工具。
国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿真、工艺模拟与仿真、逻辑电路分析、优化设计、印刷电路板的布线等。
CAD 技术的发展使得电子线路设计的速度、质量、精确度得以保证。
顺应集成电路发展的要求，集成电路CAD，确切地说是整个电子设计自动化必须要有更大的发展。
随着集成电路与计算机的迅速发展，以CAD为基础的EDA技术一渗透到电子系统和专用集成电路设计的各个环节。
一个能完成比较复杂的VLSI设计的EDA系统一般包括10~20个CAD工具，涉及从高层次数字电路的自动综合、数字系统仿真、模拟电路仿真到各种不同层次的版图设计和校验工具，完成自顶向下的VLSI设计的各个环节和全部过程。
为满足日益增大的信息处理能力的需求，主要从实现图形最小尺寸的工艺精度和提高单位面积晶体管数目的集成度两个方面来努力，还要综合考虑满足电路功能以及工作频率和功耗的性能指标。
CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
1基于Cadence的CMOS反相器的设计：1.1 Cadence简介：Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB板设计。
实验一、Cadence软件操作步骤
实验一基本门电路设计——电路仿真一、实验内容：完成CMOS 反相器的电路设计完成CMOS 反相器的电路设计实验目的掌握基本门电路的设计方法掌握基本门电路的设计方法熟悉Cadence 的设计数据管理结构，以及定制设计的原理图输入、电路仿真、版图设计、版图验证工具的使用二、实验目的：基于csmc05工艺，完成一个具有逻辑反相功能的电路设计要求：设计要求：1.反相器的逻辑阈值在Vdd/2附近，即噪声容限最大2.反相器的版图高度限制为24微米，电源和地线宽度各为2微米3.反相器宽度限制为mos 器件不折栅4.为了给顶层设计留出更多的布线资源，版图中只能使用金属1和多晶硅作为互连线，输入，输出和电源、地线等pin脚必须使用金属15.版图满足设计规则要求，并通过LVS 检查三、设计过程：启动icfb1.建立自己的设计库2.用Virtuoso Schematic Composer 画电路图3. 在Analog Design Environment中进行电路仿真4. 用Virtuoso （XL）Layout Editer 画版图5. 利用diva 工具进行DRC检查，用dracula进行DRC和LVS验证。
四、实验步骤1.Cadence软件操作步骤：（1）.点击桌面虚拟机快捷方式图标；（2）.打开虚拟机（存放路径：F:\cadence）；（3）.启动虚拟机（4）.单击右键，Open Teminal,弹出终端对话框，输入Cadence启动命令icfb&(&是后台运行的意思)。
2.. 新建一个库建立自己的Design Lib第一步：CIW-> Tools-Library manager第二步：File-New弹出“New Library ”对话框，在“Name”项填写要建的design lib的名字，这里是“lesson1”，选择“Attach to an existing techfile”第三步：弹出”Attach Design Library to Technology File”对话框，在“Technology Library”中选择st023.新建一个电路图（1）File->New->Cellview（2）弹出“Create New File”对话框，“Library Name”项选择“lesson1”“Cell Name”项填入”inv”，“Tool”项选择”Composer-Schematic”“Tool”项确定后, 相应的“View Name”项会出现内容因而无需输入”，点击“OK”后就进入Virtuso Schematic。
反相器设计 candence
Experiment one: inverter design●The purpose of the experiment1、Learning and mastering the cadence graphical input and simulation method;2、master the principle and design method of basic inverter;3、master inverter voltage transmission characteristic curve of VTC test method●Experimental contentThis experiment is mainly using cadence software to design a basic inverter, and the simulation tool analog artist (spectre) to test the inverter voltage transfer characteristic curve, and rendering and inverter layout verification●Experimental procedure1.The inverter principle drawing in the cadence environment asshown in the figure.2.Simulation of the voltage transfer characteristic curve of INV3.In the figure chosen to connect the input and output of the inverter wire simulation4.simulation result5.Output waveform6.Draw a CMOS inverter. Painting layout should be strictly following thedesign rules (tsmc0.25rule.pdf), that is, to meet the minimum spacing, minimum bounding, minimum extension, minimum width, etc.. The drawing process of inverter layout7.DRC（design rule check）Design rule checkExperimental summaryThrough the experiment, I learned how to use the cadence design of inverter circuit, and simulation, and also learn the drawing and inverter layout verification, make me have a more profound understanding of the circuit simulation. These experiences will benefit me in my study and work in the future.。
cadence简介和使用基础
CMOS电路原理图设计
或者CIW窗口→File→Open（打开已有的 Cellview）。
CMOS电路原理图设计
也可以在Library Manager中直接打开。
Cadence的使用基础
双击Schematics，出现原理图编辑器
Cadence的使用基础
之后出现Symbol Generation Options窗口。
Cadence的使用基础
出现界面：
Cadence的使用基础
可将上图修改为惯用图形，以CMOS反相器为例。
CMOS电路原理图设计
电路仿真 仿真环境简介
Schematic图形窗口→Tools→Analog Environment。
Cadence的使用基础
Cadence的使用基础
基本工作环境
局域网资源
Cadence的使用基础
用户登陆 微机登陆后，点击桌面X-manager 图标，
Cadence的使用基础
打开X-manager图标后，点击xstart 图标，出现对话 框，进行如下设置：
Cadence的使用基础
登录时出现Linux-CDE (Common Desktop Environment) 界面
一、 cadence简介和使用
集成电路设计软件技术介绍
EDA技术的概念
EDA技术是在电子CAD技术基础上发展起来 的计算机软件系统，是指以计算机为工作平台， 融合了应用电子技术、计算机技术、信息处理 及智能化技术的最新成果，进行电子产品的自 动设计
EDA工具的功能
利用EDA工具，电子设计师可以从概念、算法、 协议等开始设计电子系统，大量工作可以通过 计算机完成，并可以将电子产品从电路设计、
cadence反相器
cadence反相器反相器版图设计与仿真⼀．实验⽬的1.熟悉Hspice的⽤法以及⽹表的规则写法1.熟悉cadence软件的使⽤以及如何利⽤cadence画版图2.熟悉对版图DRC验证和lvs检查⼆.实验器材已安装Hspice和VWware软件的电脑，和虚拟机要有cadence软件三.实验内容1）反相器的电路仿真2）Layout的认识3）反相器Layout设计4）DRC验证5）LVS验证四.实验步骤1.写好反相器的⽹表如下*lab1 inv.sp.include 'hua05.sp'.global vdd gndM1 OUT IN VDD VDD PMOS W=20u L=0.6uM2 OUT IN GND GND NMOS W=10u L=0.6uV1 VDD GND 5V2 IN GND PULSE(0 5 0ns 0.5ns 0.5ns 5ns 10ns).OPTIONS POST.tran 0.01ns 60ns.end2.在Hspice软件上仿真，看波形图是否符合3.画出反相器版图，再进⾏DRC验证，得到必须为没有错误如下：4.在linux系统⾥拷贝bd07.lvs和inv.gds和inv.sp到test-inv⽂件夹⾥，修改⽹表⽂件名为inv.sp，以及bd07.lvs和bd07.lpe的⽂件，并执⾏：CIW－>File －>Export－>Stream…⽣成inv.gds⽂件5.进⾏lvs检查，终端代码如下：％LOGLVS％htv％case％cir /home/icer/test-inv/inv.sp (⽹表的路径)%:con inv （⽹表中单元名）%:exit_____________________________%PDRACULA%:/g /home/icer/test-inv/bd07.lvs (LVS规则⽂件名)%:/f%.//doc/92d3bc4fa300a6c30d229f0a.html6.检查上述⽣成lvsout⽂件，看原理图与版图是否匹配7.进⾏lpe检查，⽣成PRENENT.DAT⽂件，终端代码如下：%PDRACULA%:/g /home/icer/test-inv/bd07.lpe (LVS规则⽂件名)%:/f%.//doc/92d3bc4fa300a6c30d229f0a.html8.在windows下将PRENET修改成SP⽂件，然后打开⽂件将PM和NM修改成NMOS 和PMOS，保存9.编写HFZ.sp⽂件如下：* Lab1 inv.sp********* SPICE Library **************.include 'hua05.sp'.include 'PRENET.sp'*****************************************.global vdd gndX1 IN OUT PRENETV1 VDD GND 5V2 IN GND PULSE(0 5 0ns 0.1ns 0.1ns 5ns 10ns).OPTIONS POST.tran 0.01ns 60ns.end10.将hua05.sp 和PRENET.sp，INV.sp 和HFZ.sp拷贝到同⼀个⽂件夹⾥11.⽤Hspice打开HFZ.sp⽂件，分析，看波形图如下：五.实验总结本次实验对我受益匪浅，通过本次反相器的实验，我更加熟悉了Hspice 软件和cadence软件，熟悉了利⽤这两个软件来制作⽹表，版图，以及DRC 验证，lvs检查，lpe检查。
cadence 使用 实验二——反相器版图绘制
（2）、建立反相器设计单元(cell)的版图视图（layout view）。 在 主 窗 口 中 FileàNewàcell view, 或 者 Library Manager 窗 口 中 使 用 菜 单 FileàNewàCell View，弹出的窗口中确定 Library Name 为前面新建的设计库（1）， Cell Name 可以自己决定，例如我们输入 inv_1 (2)，View Name 输入“layout”(3)，此 项也可以不填，通过下面的 Tool 下拉菜单选中 Virtuoso，则会自动改变为 layout。 最 后点“OK”(4)。
IM
第二层多晶硅电阻阻挡层
PC poly Cap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅
详细的工艺信息请参考设计规则（0.6umDPDMMixedSignalTechnologyTopological DesignRule.pdf）,本次实验将会用到的层为 TB、TO、GT、SP、SN、W1、A1、W2、A2
TB
tub，n阱，作为pmos器件衬底
TO
Thin Oxide，有源区，作为mos的源漏区
GT gate，多晶硅1，作为mos栅极
SP
P＋注入区
SN N＋注入区
W1 接触孔，金属1到多晶硅和有源区的接触孔
A1
铝1，第一层金属
W2 通孔1，金属1和金属2的接触孔
A2
铝2，第二层金属
CP bond pad，pad开孔
本课程中使用csmc双硅双金属混合信号工艺主要的设计层包括tbtubn阱作为pmos器件衬底thinoxide有源区作为mos的源漏区gtgate多晶硅1作为mos栅极spp注入区snn注入区w1接触孔金属1到多晶硅和有源区的接触孔a1铝1第一层金属w2通孔1金属1和金属2的接触孔a2铝2第二层金属cpbondpadpad开孔im第二层多晶硅电阻阻挡层pcpolycap用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅详细的工艺信息请参考设计规则06umdpdmmixedsignaltechnologytopologicaldesignrulepdf本次实验将会用到的层为tbtogtspsnw1a1w2a2这些图层对于我们的设计工具来说是通过工艺文件来进行定义的
cadence画反相器
画pmos1.画有源区（OD）3.6 62.画栅（POLy）上下扩出0.6u3.添加一个pselect层（PIMP）覆盖整个有源区0.6u，然后在外围画nwell，覆盖有源区1.8u4.衬底连接：pmos的衬底（nwell）必须连接vdd，画有源区1.2u 1.2u，外层覆盖nselect（NIMP）扩0.6u，最后将nwell拉长包裹。
布线pmos必须接到输入信号和电源上1.有源区（D and S）连接，在S and D区用contact孔画三个0.6 0.6矩形，间距1.5u2.用metal1画两个矩形覆盖S and D的contact，扩边0.3u3.为完成衬底连接，我们必须在衬底的有源区中间加个contact0.6 0.6 ，距离active区0.34.画电源的金属连线，宽3u5.metal1 vdd与D端连接nmos版图修改参数非门绘制，输入输出pmos和nmos以多晶硅为基准对其，poly拉长连接。
输入：为了与外部电路连接，我们需要用到metal2.但是poly不能与metal2直接相连，用到metal1.1.在两个mos管连接的poly上画一个0.6 0.6 的contact2.在这个contact上覆盖poly，扩0.3u3.在这个contact的左边画一个0.6 0.6的via，在其上覆盖metal2，扩0.3u4.用metal1连接via和contact，扩0.3u5.在两版图右边的metal1连接起来，然后放一个via，在via放metal2.6.7.1是contact 2是poly 3是metal1 4是via 或者直接把contact打在poly上然后用metal1连接。
打pinin out vdd vss 打在metal1 pin上。
一些规则。
cadence入门教程
现在建立工程，新建一个 Library，如下左图，出现的对话框如下有图：
在上右图中选择合适的目录，并敲入名字，这里取的是 inv，这就是新建的文件夹的名字， 以后的各种文件都在这个文件夹下。OK 后出现下面对话框
这个对话框是选择是否链接 techfile，如果只是原理图仿真而不用画版图，就选择 Dont need a techfile，这里我们要画版图，而且有工艺库，选择 Attach to an existing techfile，OK 后出现下面对话框：
然后要把它做成一个 symbol，记得保存，不但要 x（检查并保存）也要 s（保存），否 则 symbol 不一定同步。
点击 design 的 create cellview 的 from cellview，如下图：
出现下图：
点击 ok，得下图：
这里我们不需要更改，直接 OK，得下图：
这就是封装后的 symbol，只有接口，其中 instance name 和 partname 可以更改，点击， 按键 q，改为 inv
将出现如下图的 results 窗口：
双击 tran-tran，出现如下：
有个 net18 和 net22，当然这个名字可能各易。右键 net18 会出现上图的情况，其中 append 表示在当前图形窗口中添加 net18 的图形，如果当前没有图形窗口则显示 net18 的图形。其 他的这里不介绍了。 下图中可以看到，net18 是非门的输出，net22 是输入，也即信号。
建立完了的测试电路如下：
在这里加了个负载电容，容量为 50fF，f 是比 p 还小三个数量级的单位，为 10 的-15 次 方。其他的仿真和上面介绍的是相同的。
选中 inv，按键 e，点 OK，可以进入其内部电路，ctrl+e 可以退回。 点击连接 gnd 的线，然后按键 q，看线的属性，如下图：
Cadence Virtuoso-XL设计流程
中山大学A S IC中山大学A S IC中山大学A S ICCadence Virtuoso-XL设计流程——以反相器为例，从器件生成到验证的全过程图解By研10级李志滔登陆UNIX平台，输入icfb &，进入cadence，鼠标右键选择，新建一个设计库（如mydesign），连接到SMIC0.18的工艺库中（切记）然后新建一个cell单元，用于反相器的设计。
本文档不再讨论手绘反相器版图部分，直接进入利用工艺库的元件生成版图的步骤。
首先进入电路图编辑版面：中山大学A S IC中山大学A S IC中山大学A S IC利用add—instance添加元件（快捷键为“i ”，请各位同学自己记住，下面不再重复叙述）。
按browse选择器件，如PMOS（p33）中山大学A S IC中山大学A S IC中山大学A S IC修改参数如下：主要是把器件的硅栅长度和宽度修改一下，长350nm，宽1um。
然后在主界面点击一下即生成一个器件，如图：同样生成一个NMOS，参数修改：长度350nm，宽500nm。
生成以后进行连线，得到如图所示的电路：中山大学A S IC中山大学A S IC中山大学A S IC然后添加I/O Pin：或者得到设置三个输入一个输出后得到如图所示：中山大学A S IC中山大学A S IC中山大学A S IC在virtuoso使用gen from source命令生成器件：I/O Pin修改成第一层金属（M1），然后apply中山大学A S IC中山大学A S IC中山大学A S IC接着在进行版图布局布线前，先对display进行设置：得到：中山大学A S IC中山大学A S IC中山大学A S IC重点修改左下方的display levels（显示层数）,以及右上方的单元间距（snap spacing），前者能够让你看到原件的内部构造，后者能够让你修改更加精确。
然后OK，得到如下：中山大学I C 中山大学A S I C 进入CIW 窗口，options--user preferences, 把Options Displayed When Commands Start 点中，然后OK ，此后，每当你选择一个命令，都会弹出一个菜单，你可以根据你的需要进行参数修改。
反相器cadence
反相器cadence开始1、软件如下2、双击进⼊软件，点击connect，在Password中输⼊sd2013,点击OK。
3、显⽰桌⾯4、打开终端，即点击⿏标右键，选择open terminal5、在终端内输⼊pwd,即可显⽰当前⼯作⽬录。
ls 显⽰⽬录下的内容。
我们可以建⽴VLSI ⽂件夹，即输⼊mkdir VLSI；cd VLSI即进⼊VLSI⽂件夹；输⼊icfb & ,再点击回车，就会出现如图所⽰的CIW(Command Interpreter Window),即命令解释窗。
6、建新库，在库⾥⾯我们将画出反相器电路图、振荡器电路图和版图三个cell。
①在CIW中，点击File→New→Library...；②在New Library对话框内输⼊库名，例如ring_osc；并在Technology File 中选择第⼀项，compile a new techfile.，然后点击Browse,在打开的FILE Browser中的File中输⼊/tools/cadence/cds5141/tools.lnx86/dfII/samples/techfile,点击回车，下拉辐条，找到sample2003.tf，点击OK⼀路返回，将提⽰tf⽂件加载成功。
反相器篇7、建⽴新⽂件，先画反相器电路图①在CIW中，选File→New→Cell view...，＝＞“Create New File”对话框。
②在Library Name，选刚建的库zdq, ③在Cell Name中输⼊单元名，inv，④点击Tool⽂本区右端的按钮，出现下拉菜单。
选择Composer-Schematic，在View Name内⾃动⽣成Schematic。
⑤按OK键＝＞“Virtuoso Schematic Editing”(电路图编辑窗)。
8、加器件①选命令Add→Instance...，出现“Add Instance”对话框。
反相器版图
目录一、课程设计的目的 (2)二、用Cadence软件画CMOS反相器的版图 (2)三、心得体会 (4)一、课程设计的目的1、学习对LINUX Cadence软件的使用。
2、了解反相器版图的结构及工作原理。
3、了解版图设计规则。
二、用Cadence软件画CMOS反相器的版图1、CMOS反相器的原理图CMOS反相器的原理CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。
IN OUT0 11 02、画版图首先建立自己的文件夹并导入库文件，运行Cadence，如图在其中建立自己的工艺库、设计库和版图库，再用自己的库打开画版图的界面，如图绘制版图如图步骤：PSUB→NWELL→ACTIVE→POLY1→NIMP→PIMP→CONTACT→METAL1PSUB —NWELL —ACTIVE —POLY —NIMP—PIMP—CONTACT—METAL1 —3、改进意见及建议（1）画成插齿形状，增大了宽长比，可以提高电路速度（2）尽可能使版图面积最小。
面积越小，速度越高，功耗越小。
（3）尽可能减少寄生电容和寄生电阻。
尽可能增加接触孔的数目可以减小接触电阻。
（4）尽可能减少串扰，电荷分享。
做好信号隔离，添加隔离环。
三、心得体会通过这次课程设计，我学会了怎么运用LINUX和Cadence的一些基本操作做一个反相器的IC版图，也学会了实际画版图时应注意哪些细节，增强了我的实际操作能力，希望以后多多设置这样的课设。
基于Cadence的CMOS反相器的特性分析与仿真
文中设计的 CMOS 反相器中，NMOS 管宽长比为 2，PMOS 管宽长比为 5，输入信号为 Vin，输出信号 为 Vout。输入低电平时，NMOS 管截止，PMOS 管导 通，输出为高电平，输入高电平时，NMOS 管导通， PMOS 管截止，输出为低电平 [4,5]。CMOS 反相器的输 出电压在 0 ～ VDD 之间，是一种无比电路。
2 CMOS 反相器的直流特性
直流输入下，CMOS 反相器输出电压随输入电平 的变化关系即直流电压传输特性 [6-8]。输入信号 Vin 从 0 增加到 VDD，NMOS 管一开始工作于截止区，然 后进入饱和区，最后进入非饱和区。PMOS 一开始工
收稿日期：2020-10-20 作者简介：钱 香（1985-），女，江苏如皋人，大学本科， 讲师，主要研究方向为微电子技术； 陆亚青（1982-），女，江苏如皋人，大学本科，讲师，主 要研究方向为微电子技术。
摘要：CMOS 电路中同时采用 NMOS 管和 PMOS 管，电路结构简单且规则，静态功耗非常小，在集成电路中 用的较多。CMOS 反相器是静态 CMOS 逻辑电路的基本单元之一，为了分析其直流特性和瞬态特性，用 Cadence 软 件设计了一种 CMOS 反相器。由 CMOS 反相器的上升时间和下降时间表达式得到瞬态特性的影响因素，通过软件 仿真加以验证。
Abstract: CMOS circuits are composed of NMOS tube and PMOS tube.The circuit structure is simple and regular, the static power consumption is very small, and more is used in integrated circuits.CMOS inverter is one of the basic units of static CMOS logic circuit.To analyze the DC and transient characteristics of the CMOS inverter, a CMOS inverter is designed by Cadence software.According to the expression of the rise time and fall time of the CMOS inverter, the influence factors of the transient characteristics are obtained and verified by software simulation.
Cadence Virtuoso工具使用和反相器设计
DiSgictahl Iontoegl roatfedMCirccruoitselectronics
EE141
11
Combinational Circuits
Wuxi MI 0.5um CMOS Process
NMOS
N+ (nplus) Island (Active) Poly Metal1 Contact Ndiff
DiSgictahl Iontoegl roatfedMCirccruoitselectronics
EE141
8
Combinational Circuits
DiSgictahl Iontoegl roatfedMCirccruoitselectronics
EE141
9
Combinational Circuits
4 建立库和单元
（1）建立一个库
说明：库的名字包含自己的名字和学号的个人信息，以便检 查。 如：刘丽萍（学号：07060241X08），建的库名为LLP06
杨国强（学号：0706024219），建的库名为ygq19
（2） 建立一个单元 单元名字统一，以便出错时好处理： 反相器单元名：INV 与非门单元名：NAND
2016/5/20 Friday
DiSgictahl Iontoegl roatfedMCirccruoitselectronics
10
Combinational Circuits
Wuxi MI 0.5um CMOS Process
PMOS
N-well P+ (pplus) Island (Active) Poly Metal1 Contact Pdiff
ASIC设计实践
如何导出cadence中的版图
1、我们以一个简单的反相器版图为例来具体说明如何将其导出，版图如下
2、在原理图界面左上角找到Design|Plot|Submit…，点击进入。
3、进入后点击右下角的Plot Options…，
4、进去后对照下图填写即可（其中红框中是你导出后的存放路径，及文件。
，文件名必须
以.eps为后缀）
5、完成以上操作后点击OK后会自动保存到4中的目录下，然后在该目录下找到你的文件（inv_lay.eps）后用鼠标将其拖到你的Windows桌面下即可。
6、之后是要对你的inv_lay.eps文件进行编辑，具体操作步骤见《如何导出cadence中的仿真波形图并对其进行编辑》一文。
Cadence入门反相器原理与仿真
Cadence⼊门反相器原理与仿真课时11启动虚拟机，熟悉Linux系统的基本操作1.1⽂件系统与windows的操作⽆异1.2终端1.2.1进⼊root⽤户，和退出root⽤户1.2.3 常⽤操作cd 打开⽂件夹ls 显⽰当前⽂件夹⾥的⽂件cp复制mv 移动mkdir新建⽂件夹rm删除Cp file 路径命令选项参数2 启动cadence先启动license，再启动cadence在设置环境变量时，我们设置了命令名lmli来启动license 在终端输⼊lmli然后在终端输⼊icfb&2.1新建⼀个libraryFile→new→library2.2 新建⼀个原理图File→new→cellview3熟悉cadence3.1基本操作和快捷键添加器件i instance q 编辑器件参数W 连线p 添加端⼝L 添加标签C 拷贝器件M 移动u 撤销3.2熟悉⼀些器件的名称gnd在电路中表⽰0 电位，和它相连的线线名为gnd，没有设置参数。
vdd和它相连的线线名为vdd。
这个器件只⽤来标⽰等电位，⽽不是电源。
vdc/idc直流电压/电流源，⽤于为电路提供直流电压/电流。
同时还可以提供交流电流，在AC 分析中使⽤。
vpulse时变电流源，在DC 分析中可以输出固定的DC 电压，AC 分析中可以输出固定的AC 电压，在瞬态分析中可以⽣成不同占空⽐的⽅波、三⾓波、梯形波、锯齿波。
z nmos4 / pmos4 / pnp通⽤4 端⼝NMOS 管/ PMOS 管/ PNP 三极管注意，在模型名称(Model Name)⼀栏需要根据不同的⼯艺库(Model Library)中的定义来指定。
⽐如：在某个模型中将NMOS 模型定名为nvn，PMOS 管模型定名为nvp，PNP 三极管则为pnp5，则在nmos4 器件实例的Model Name 栏应当填上nvn、pmos4 填nvp、pnp 填pnp5，否则电路将不能正确进⾏仿真。
集成电路基础实验cadence反相器设计
题目：反相器分析与设计姓名：白进宝学院：微电子与固体电子学院学号：201722030523签名：教师签名：摘要CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。
由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。
本次设计的是反相器，通过电路搭建前仿真，实现其功能。
然后进行版图设计，提取寄生参数后进项后仿真。
关键词：CMOS、反相器、低功耗、集成电路版图1、技术指标要求面积：100um2速度：大于1GHz功耗：功耗与电源电压、工作速度、负载等诸多因素有关。
2、电路搭建工艺库：smic18mmrf器件参数：设置NMOS与PMOS宽长比。
电路结构：如图，电路结构。
有两级反相器组成，第二级为负载，因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线，NMOS的阈值电压大约为0.5V左右，PMOS的阈值电压大约为0.6V左右。
3、仿真（1）进行直流传输特性仿真分析图一电源电压为5V，图二电源电压为2V。
可以看到图二的特性比图一好，这是由于降低的电压，从而使特性变好。
继续降低电源电压为1V后，特性更好。
但是当降到200mV时，特性反而变差。
这是由于当电压降到接近于阈值电压或更低时，管子无法导通，性能变差。
（2）瞬态特性分析瞬态特性分析，反相器实现非门的功能。
将时间轴拉长，可以看到当输出反向时，存在一个过冲现象，这是由于栅漏电容造成。
（3）工作频率分析上图为反相器没有带负载的情况下测出的下降时间，下图为带一个反相器测出的下降时间。
从而我们可以得出电路的扇出越多，性能越差，所以在数字电路中，我们尽量将扇出控制在4以内。
更多的扇出将通过组合电路多级实现。
由图可得上升时间为23.85ps，下降时间为29.25ps。
工作频率＝1/（2×max（上升时间，下降时间））＝17GHz（4）功耗分析如以上两幅图，分别在电源电压5V和2V的情况下动态电流分析。
集成电路基础实验cadence反相器设计教学内容
集成电路基础实验c a d e n c e反相器设计题目：反相器分析与设计姓名：白进宝学院：微电子与固体电子学院学号：201722030523签名：教师签名：摘要CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。
由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。
本次设计的是反相器，通过电路搭建前仿真，实现其功能。
然后进行版图设计，提取寄生参数后进项后仿真。
关键词：CMOS、反相器、低功耗、集成电路版图1、技术指标要求面积：100um2速度：大于1GHz功耗：功耗与电源电压、工作速度、负载等诸多因素有关。
2、电路搭建工艺库：smic18mmrf器件参数：设置NMOS与PMOS宽长比。
电路结构：如图，电路结构。
有两级反相器组成，第二级为负载，因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线，NMOS的阈值电压大约为0.5V左右，PMOS的阈值电压大约为0.6V左右。
3、仿真（1）进行直流传输特性仿真分析图一电源电压为5V，图二电源电压为2V。
可以看到图二的特性比图一好，这是由于降低的电压，从而使特性变好。
继续降低电源电压为1V后，特性更好。
但是当降到200mV时，特性反而变差。
这是由于当电压降到接近于阈值电压或更低时，管子无法导通，性能变差。
（2）瞬态特性分析瞬态特性分析，反相器实现非门的功能。
将时间轴拉长，可以看到当输出反向时，存在一个过冲现象，这是由于栅漏电容造成。
（3）工作频率分析上图为反相器没有带负载的情况下测出的下降时间，下图为带一个反相器测出的下降时间。
从而我们可以得出电路的扇出越多，性能越差，所以在数字电路中，我们尽量将扇出控制在4以内。
更多的扇出将通过组合电路多级实现。
由图可得上升时间为23.85ps，下降时间为29.25ps。
如何导出cadence中的版图
1、我们以一个简单的反相器版图为例来具体说明如何将其导出，版图如下
2、在原理图界面左上角找到Design|Plot|Submit…，点击进入。
3、进入后点击右下角的Plot Options…，
4、进去后对照下图填写即可（其中红框中是你导出后的存放路径，及文件。
，文件名必须
以.eps为后缀）
5、完成以上操作后点击OK后会自动保存到4中的目录下，然后在该目录下找到你的文件（inv_lay.eps）后用鼠标将其拖到你的Windows桌面下即可。
6、之后是要对你的inv_lay.eps文件进行编辑，具体操作步骤见《如何导出cadence中的仿真波形图并对其进行编辑》一文。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
开始1、软件如下2、双击进入软件，点击connect，在Password中输入sd2013,点击OK。
3、显示桌面4、打开终端，即点击鼠标右键，选择open terminal5、在终端内输入pwd,即可显示当前工作目录。
ls 显示目录下的内容。
我们可以建立VLSI 文件夹，即输入mkdir VLSI；cd VLSI即进入VLSI文件夹；输入icfb & ,再点击回车，就会出现如图所示的CIW(Command Interpreter Window),即命令解释窗。
6、建新库，在库里面我们将画出反相器电路图、振荡器电路图和版图三个cell。
①在CIW中，点击File→New→Library...；②在New Library对话框内输入库名，例如ring_osc；并在Technology File 中选择第一项，compile a new techfile.，然后点击Browse,在打开的FILE Browser中的File中输入/tools/cadence/cds5141/tools.lnx86/dfII/samples/techfile,点击回车，下拉辐条，找到sample2003.tf，点击OK一路返回，将提示tf文件加载成功。
反相器篇7、建立新文件，先画反相器电路图①在CIW中，选File→New→Cell view...，＝＞“Create New File”对话框。
②在Library Name，选刚建的库zdq, ③在Cell Name中输入单元名，inv，④点击Tool文本区右端的按钮，出现下拉菜单。
选择Composer-Schematic，在View Name内自动生成Schematic。
⑤按OK键＝＞“Virtuoso Schematic Editing”(电路图编辑窗)。
8、加器件①选命令Add→Instance...<i>，出现“Add Instance”对话框。
②点击Browse按钮，出现Library Browser ，在library一栏中选择analoglib，库中包含花振荡器的所有cell，如pmos4，nmos4.并在View中选择symbol，再点击HIDE，将器件添加即可。
③修改器件尺寸，选中期间，即将鼠标单击器件，若器件被白色方框包围，则代表选中。
按字母q,进行修改，如图，我们修改pmos 在model name 处输入P 并设置l=350n,w=3u.类似我们修改nmos 在model name 处输入N,并设置l=350n,w=2.4u9、连线。
点击图标,或直接点击字母w。
10、添加反相器输入、输出引脚①点击屏幕左下方按钮，如图添加输入引脚，重复此过程，添加输出引脚output，我们可以命名为vout②结果如下图11、检查并存盘。
即点击图标。
观察CIW中check是否出现error。
12、建立symbol，目的是以后用到反相器可以直接调用。
13、进行INV的电压传输特性曲线的仿真A 创建新的cell，名字为test_invB 在test_inv里面添加我们刚刚创建的INV，方法如下C 我们再按照以上的方法依次添加analoglab里面的vdc、vpulse、cap和gnd. 如图D 连线，点击字母w.E 修改电压源的参数，即选中vpulse,点击q .同理我们可以修改vdc直流电压为1.8v。
cap 修改为1pf.F check and save 一下，我们进行仿真环境，点击左上角tools ，analog environmentG 设置仿真库，如图点击setup，菜单下选择model libraries,在出现的对话框内直接输入/tools/cadence/cds5141/tools.lnx86/dfII/samples/artist/spectreExamples/osc/models,不要点击回车，直接点击右下角Browse，在对话框内选择corner_lib.scs，选择ok ,在对应的红色框内(section)输入typ,再Add。
H 设置vpulse直流电压，如图，将其设置为1.8vI 设置仿真类型，因为做inv电压传输特性曲线，所以选择dc分析。
我们还要做TRAN分析。
如图J 在图中选择要仿真的连接输出pin和电容的线K 输出仿真结果L 分析结果，符合反相器的电压传输特性曲线振荡器篇14、画出环形振荡器电路图①建立新文件②调用刚才自己在ring_osc库下画的inv，来组成振荡器。
③进行瞬态仿真（下文详细介绍）,因为直接调用，管子尺寸全部一样，导致震动效果不是很好。
于是我尝试了方法B。
B①们可以再次建立一个新的文件，名为test1,然后我们将按照下图连接。
②真前我们将其vdd电压设置为1.8,以及各个管子尺寸（按q修改）。
如图③点击左上角Tools→Analog Environment,出现Analog design对话框，先设置输入节点vdd 和vss的电压值，再点击Analyses,默认的选择tran，在stop time 中写下50n,如图④再点击Output→To be plotted →SelectOn Schematic,，再图中点击将反相器输入和输出端连接起来的导线，再点击analog design对话框中的右下角run按钮，再ok ，将出现仿真结果，如图，查看仿真结果，产生自激震荡。
版图篇15. 建立新文件，画振荡器版图①在CIW中，选File→New→Cell view...，＝＞“Create New File”对话框。
②在Library Name，选刚建的库ring_osc, ③在Cell Name中输入单元名，例如test2，④点击Tool文本区右端的按钮，出现下拉菜单。
选择Virtuso，在View Name内自动生成layout。
⑤按OK键＝＞“Virtuoso Layout Editing”（版图编辑窗)和和LSW：Layer Select window（层选择窗）。
16、在LSW中选择Edit菜单下的Display resource editor .,在这里我们可以对所用到的layers 进行一些加工，比如修改颜色、设置填充格式等等，以poly为例，设置完点击apply。
17、全部设置完成之后，直接点击右上角关闭按钮，提示是否保存，点击yes,再点击ok18. 使用Option菜单进行版图编辑窗设置。
选命令Option→Display…＜e＞，出现“DisplayOptions”对话框。
在Grid Controls处，4个参数的缺省设置为1、5、0.5和0.5。
对于tsmc.0.18μm的设计规则，可设置为0.1、0.5、0.01和0.01。
19、花振荡器版图。
我们可以先花一个反相器的版图，再进行复制。
花版图时要遵循设计规则，即最小间距，最小包围等。
我们使用的tsmc18rf，其中设计规则我自己做DRC（设计规则检查）时总结一些，详件下文。
A. 画pmos管。
在lsw中选择diff (选择后缀为dg，即drawing绘图，其它层类似，选dg)作为输入层，再选花矩形的命令（按字母r ）,在屏幕中央花有源区矩形。
竖直距离（W）设置为1.8，水平距离（L）设置暂不要求。
B. 画多晶硅栅极。
多晶硅位于有源区中部，也为矩形。
宽度0.3um.可用直尺命令（左下角Ruler）进行测量。
多晶伸出有源区不小于0.22um.如下图。
注意，要严格按照设计规则来画，不然DRC时会报错。
C. 画源区和漏区接触孔。
输入层在LSW中选择cont-dg，也为矩形，大小为0.22um×0.22um。
画完一个接触孔，其它的用复制（点击键盘字母C ,再选择器件，单击后进行）即可。
注意接触孔离栅极要大于0.16um。
若不满足可将其移动（点击键盘字母M ）。
D. 在有源区外画P＋注入的矩形。
即选择PIMP层，满足最小包围，并且它离gate栅极要至少0.35um。
E．在P+注入区外再画NWELL的矩形，为满足最下包围，不妨画大些。
如图。
到此为止，除了金属连线，pmos基本完成。
F．画nmos管。
因为nmos和pmos差不多，可将pmos管包括pinp以内的层复制过去，并加以修改即可。
1.修改有缘区W为0.8um。
2.减小一个接触孔，并将pimp和有源区向上移动。
3.将拷贝后的pimp改为nimp（选中设计层，点击键盘字母Q,进行修改并ok）。
G. 进行连线。
用Metal1进行连线，将p管和n管的漏极连接起来作为反相器的输出。
然后用metal1作为输入层在pmos上方华裔矩形作为电源vdd，并将其连接到p管源区的接触孔同理画出vss，也将它与nmos管的源区连接。
如图H．画衬底接触。
将p管源区接触孔拷贝（点击鼠标右键）并旋转90°，放到金属电源vdd 空白处。
需要画个有源区矩形包围住这些接触孔，再画个nimp，包围住有源区。
如图I．将vdd中nimp，有源区，和接触孔拷贝到vss中，再将nimp改为pimp.如图J．在mos管的间隙加一段多晶与多晶栅极连接，作为反相器的输入。
并在其中打上cont接触孔一个。
再加一段金属乐于输出金属连接作为输出。
如图K. 将图中同层矩形组成的多边形进行合并（Edit→Merge），包括前面的步骤中。
L. 建立标记。
按字母L,将vss和vdd标注上。
M．将反相器进行复制（字母C），复制五个。
并进行合并。
如图，这样就完成了。
然后保存即可。
20、用calibre做DRC。
首先我们要建立一些相关路径，比如建立drc路径，把drc commandfile 放到该路径下。
我建立了/home/cadence/tsmc/DRC,并且把calibre.drc复制在DRC里。
A. 打开所要run的cell，即我们甘冈画的振荡器版图。
点击窗口栏里面的calibre，选择rundrc,会弹出一大一小窗口；把calibre.drc找出并填入。
把相应的run的路径填入，这个就是错误报告放置的位置。
如果此选项关闭，则需手动选择GDS，并给出其绝对路径D．选择outputs，此处为验证后生成的report文件。
（drc.out&drc.sum文件）,系统给出的文件预设输出为cell name.drc.summary,即为dracula的.sum文件，其他选项都以预设操作即可。
E．前面的准备工作完成之后点击第五项“run drc”，开始版图的设计规则验证工作。
之后,第五项就变为“stop drc”，随时可以停止。
验证完成之后会自动开启Start RVE 功能模块。
F．在Drc RVE左上角就可以看出有6个错。
我们一般会通过Drc RVE来查询drc.results，单击错误，下面会显示错误原因；直接双击，其错误就会在版图上高亮度出现。