实验箱使用说明

数字电路与系统实验平台
使 用 说 明
2007-09
目录
一、主要技术指标 ..........................................................................................................................2 二、注意事项 ..................................................................................................................................3 三、系统主板使用说明...................................................................................................................3
5
实验箱具有四种模式，模式 1 适合组合电路实验类型，模式 2 适合时序电路 实验类型，模式 3 适合模拟+数字系统实验类型，模式 4 适合可编程+分立自助 实验类型，用户可根据实际需要，通过模式选择键（图 1-6）进行模式切换。
实验箱电路结构图中出现的符号功能说明：
：电平模式。每按一次键，输出电平由低到高或由高到低变化一次。 （输出电平由按键上方的 LED 显示，输出高电平时，LED 亮）
6
图 3 模式 1 的电路结构图
★ 模式 2：时序电路模式，电路结构如图 4 所示。在此模式下，KEY1~KEY5 （电平模式）向 PIO0~PIO4 提供电平信号，KEY6（脉冲模式）向 PIO5 提供脉 冲信号，KEY7、KEY8（16 进制模式）向 PIO6~PIO9 和 PIO10~PIO13 提供两组 4 位二进制数；核心目标板上 PIO17~PIO23 的输出信号分别给数码管 1 的 a~g 段， 高电平时对应段码亮，可用于数码管静态显示实验。PIO14、PIO15、PIO16 与 LED1~LED8 组成了串行数据显示电路，PIO14 为移位脉冲输入，上升沿有效； PIO15 为串行数据输入；PIO16 为清零信号，高电平有效，数据显示在 LED1~LED8 上，高电平时灯亮。此模式配有串行数据显示电路，可方便观测串行信号，适用 于常用时序电路，如计数器、移位寄存器、序列检测器等。
关闭总电源。 3）请在模式 4 下使用自助实验区。 4）使用前请选择合适的 CPLD/FPGA 目标板，按箭头指示的正确方向安插，
插座底端对齐，不得错位、反插或带电插拔。不要随意插拔核心目标板。 6）务必将 CPLD/FPGA 芯片上未使用的引脚设置为“输入三态”类型（设置
方法见 4.3）。 5）如使用中出现异常情况，可按下系统复位键进行复位。 6）当蜂鸣器出现过流报警时，请关闭自助实验区电源，重新检查电路，排
1
DSE-I 数字电路与系统实验平台
使用说明
本实验平台将先进的大规模可编程器件和 EDA 技术融合，采用了多任务重 配置技术、EDA 实验区+自助实验区架构和实验主板+目标板结构设计，配有 DDS 函数信号发生器、等精度频率测量、逻辑笔等模块，功能强大，通用性强，可以 完成单元电路到具有一定实用价值的综合数字系统实验，不仅适用于数字电子技 术等课程的实验教学，也适用于 EDA 技术、可编程器件、数字系统设计等课程。
4
图 2 核心目标板插座引脚图
如图 2 所示，目标板插座分为 CN1_0 和 CN1_1，分别提供了在线编程接口 TCK、TDO、TMS、nSTA、TDI，52 个通用 I/O，PIO0~PIO51，2 个时钟脉冲源 接口 CLK1、CLK2（与图 1-14 所示脉冲信号源输出信号相同），1 个蜂鸣器控制 端口 SPEAKER（用于控制蜂鸣器 18，高电平时响，使用蜂鸣器需打开自助实验 区电源）。插座上部空余引脚为系统升级保留引脚，DSE-I 版实验箱中为悬空。 PIOx 编号所对应的实际芯片引脚请查阅核心目标板使用说明部分。
2
12）脉冲信号源：2 路，分别提供 1.0Hz~50MHz，0.5Hz~11.0592MHz 的 32 种频率信号；
13）电源：220V±10%，功耗：小于 50VA； 主板供电：±9V，1A ；
14）外形体积：45×30×13 cm 3(长×宽×高)。
二、 注意事项 1）使用前请仔细阅读本注意事项。 2）接通电源开关，电源指示灯亮，表示实验箱供电正常。闲置不用时，请
本实验平台采用箱式结构，实验主板固定于实验箱中，配备 EP2C5 核心目 标板和 USB-Blaster 下载线，自助实验区采用自锁紧接插件。 一、 主要技术指标
主要功能指标如下： 1）配置模式：4 种，分别适用于组合电路、时序电路、模拟+数字系统、自 助实验模式； 2）核心目标板插座：52 个端口，供 FPGA/CPLD 核心目标板与其他实验电 路连接； 3）按键输入：8 位，可配置为电平、16 进制码、单脉冲模式； 4）逻辑电平指示：8 位 LED，高、低电平； 5）8 位数码管显示：0-F 显示、7 段； 6）自助实验区：5V/500mA 电源，带过流报警及过载保护功能；Φ2 锁紧插
：脉冲模式。每按一次键，产生 200ms 的单次脉冲。
：16 进制模式。可产生 4 位二进制数码：0000-1111。
：16 进制译码显示。将输入的 4 位二进制数译为 0~F。
★ 模式 1：组合电路模式，电路结构如图 3 所示。在此模式下，KEY1~KEY6 （电平模式）向 PIO0~PIO5 提供电平信号，KEY7~KEY8（脉冲模式）向 PIO6~PIO7 提供脉冲信号，信号状态分别显示在按键对应的 LED 上；核心目标板上的 PIO8~PIO15 所输出的信号分别显示在逻辑电平指示灯 LED1~LED8 上， PIO16~PIO47 的输出信号分成 8 组，经过译码依次显示在数码管 1~数码管 8。此 模式为通用模式，适用于常用组合逻辑电路，如加/减法器、编码器、译码器、 数据选择器等实验，也可完成计数器等一般时序逻辑电路实验。
孔若干；14P、16P 锁紧插座×2；32.768K 晶振、电位器、电 阻、电容。8 位逻辑电平输入，8 位逻辑电平显示； 7）ADC：20Msps，8 位并行 ADC，TLC5510A； 1Msps，8 位串行 ADC，LTC1196-2B； 8）DAC：100Msps，10 位并行 DAC，THS5651； 9）频率计：TTL/COMS 输入， 1Hz-999KHz、3 位数码管显示、等精度测 量； 10）逻辑笔：高电平、低电平、中电平、高阻及脉冲； 11）DDS 函数信号发生器： 0.1Hz-100KHz，0-5V，三角波、方波、正弦波；
3.1 实验主板结构....................................................................................................................4 3.2 核心目标板插座................................................................................................................4 3.3 实验电路结构及适用范围................................................................................................5 3.4 功能模块介绍..................................................................................................................13 四、EP2C5 核心目标板使用说明................................................................................................15 4.1 引脚说明..........................................................................................................................15 4.2 下载说明..........................................................................................................................17 4.3 未使用引脚设置..............................................................................................................18 五、USB-Blaster使用说明 ...........................................................................................................19 5.1 下载电缆简介..................................................................................................................19 5.2 驱动程序安装..................................................................................................................20