计算机组成原理第四章课后习题及答案-唐朔飞(完整版)
计算机组成原理(唐朔飞)习题附标准答案
第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？2．如何理解计算机系统的层次结构？3．说明高级语言、汇编语言和机器语言的差别和联系。
4．如何理解计算机组成和计算机体系结构？5．冯·诺依曼计算机的特点是什么？6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
9．根据迭代公式)(21nn yxyx+=，设初态y0=1，要求精度为ε，试编制求x的解题程序（指令系统自定），并结合所编程序简述计算机的解题过程。
10．指令和数据都存于存储器中，计算机如何区分它们？第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
计算机组成原理第二版课后习题答案全唐朔飞
计算机组成原理第二版课后习题答案全唐朔飞计算机组成原理第二版课后习题答案计算机组成原理是计算机科学与技术专业的一门重要课程，它主要讲述了计算机系统的基本组成和工作原理。
理解和掌握计算机组成原理对学习和实践计算机领域都至关重要。
为了帮助读者更好地巩固和应用所学知识，本文将提供《计算机组成原理第二版》课后习题的答案。
第一章：计算机系统概述1. 详细解释计算机的五大组成部分。
答：计算机由五大部分组成，分别是中央处理器（CPU）、存储器、输入设备、输出设备和外部设备。
CPU负责执行指令和处理数据，存储器用于存储程序和数据，输入设备用于输入数据和指令，输出设备用于输出结果，外部设备用于与计算机系统进行交互。
2. 描述冯·诺依曼计算机结构模型的主要特点。
答：冯·诺依曼计算机结构模型的特点主要包括存储程序控制、数据和指令以二进制表示、按顺序执行指令、以及以存储器为中心。
3. 解释指令的含义，指出指令的两个基本组成部分。
答：指令是计算机中最基本的操作单位，用于定义计算机的操作和处理数据的方式。
指令由操作码和地址码两个基本部分组成。
操作码指明要执行的操作，地址码指明所需操作数或结果存放的地址。
4. 什么是指令周期？什么是时钟周期？答：指令周期是指计算机处理一条指令所需的全部时间，包括取指令、执行指令、访存和写回结果。
时钟周期是指计算机中使用的基本时钟信号的时间间隔，决定了计算机的运行速度。
第二章：计算机的发展与应用1. 简述冯·诺依曼结构的计算机和哈佛结构的计算机有什么区别？答：冯·诺依曼结构的计算机将存储器用于存放程序和数据，指令和数据共享同一存储空间；而哈佛结构的计算机将指令和数据存放在不同的存储空间，可以同时取指令和访问数据，提高了运行效率。
2. 解释并举例说明并行计算和串行计算的区别。
答：并行计算是指多个处理器同时进行计算任务，各个处理器独立运行，可以加快计算速度。
唐朔飞 计算机组成原理习题答案
对应十进制数 FFH
对应十进制数
12. 设浮点数格式为：阶码5位（含1位阶符），尾数 11位（含1位数符）。写出51/128、-27/1024、7.375、86.5所对应的机器数。要求如下： （1）阶码和尾数均为原码。 （2）阶码和尾数均为补码。 （3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式 阶符1位 阶码4位 数符1位 尾数10位
第4章 存储器
11. 一个8K×8位的动态RAM芯片，其内部结构 排列成256×256形式，存取周期为0.1μ s。试问采用 集中刷新、分散刷新和异步刷新三种方式的刷新间隔 各为多少？ 解：采用分散刷新方式刷新间隔为:2ms，其中 刷新死时间为：256×0.1μ s=25.6μ s 采用分散刷新方式刷新间隔为： 256×（0.1μ s+0.1μ s）=51.2μ s 采用异步刷新方式刷新间隔为:2ms
38. 磁盘组有6片磁盘，最外两侧盘面可以记录，存 储区域内径22cm，外径33cm，道密度为40道/cm，内 层密度为400位/cm，转速3600转/分，问： （1）共有多少存储面可用？ （2）共有多少柱面？ （3）盘组总存储容量是多少？ （4）数据传输率是多少？ 解：（1）共有：6×2=12个存储面可用。 （2）有效存储区域=（33-22）/ 2 = 5.5cm 柱面数 = 40道/cm × 5.5= 220道 （3）内层道周长=×22=69.08cm 道容量=400位/cm×69.08cm= 3454B 面容量=3454B×220道=759，880B 盘组总容量=759，880B ×12面= 9，118，560B
计算机组成原理课后习题及的答案唐朔飞
总线的主设备（主模块）——指一次总 线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）——指一次总 线传输期间，配合主设备完成传输的设备（模 块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整 而可靠的传输所需时间；
总线的通信控制——指总线传送过程中 双方的时间配合方式。
寄存器之一，用来存放操作数； • MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地
址。 • MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写
入某存储单元的数据。 • I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和
8. 为什么说半同步通信 同时保留了同步通信和异步 通信的特点？
解： 半同步通信既能像同步
通信那样由统一时钟控制， 又能像异步通信那样允许传 输时间不一致，因此工作效 率介于两者之间。
10. 什么是总线标准？为什么要设
置总线标准？目前流行的总线标准有哪些？ 什么是即插即用？哪些总线有这一特点？
解： 总线标准——可理解为系统与模块、 模块与模块之间的互连的标准界面。 总线标准的设置主要解决不同厂家各 类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、 PCI等； 即插即用——指任何扩展卡插入系统 便可工作。EISA、PCI等具有此功能。
第一章 计算机系统概论
• 1. 什么是计算机系统、计算机硬件和计算机软件 ？硬件和软件哪个更重要？
• 解：P3 • 计算机系统：由计算机硬件系统和软件系统组成
的综合体。 • 计算机硬件：指计算机中的电子线路和物理装置
计算机组成原理唐朔飞各章节习题及答案
第一章练习习题（一）2017-04-24马辉安阳师院mh1、通常划分计算机发展时代是以（）为标准的。
A、所用的电子元器件B、运算速度C、计算机结构D、所用语言2、微型计算机的发展以（）技术为标志。
A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术发展至今，其运行仍遵循一位科学家提出的基本原理，他是（）。
A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中，正确的是（）。
A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机发展的四代中所用的主要元器件分别是（）A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、下列选项中不是冯诺依曼机器的最根本特征的是（）。
A、以运算器为中心B、指令并行执行C、存储器按地址访问D、数据以二进制编码，用二进制运算7、在CPU的组成中不包括（）A、运算器B、存储器C、控制器D、寄存器8、存储字是指（）A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指（）选项同上题10、计算机中数据处理中心是（）A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的是（）A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU（）A、具有32个寄存器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、下列选项中，描述浮点数操作速度的指标是（）A、MIPSB、CPIC、IPCD、MFLOPS14、当前设计高性能计算机的重要技术途径是（）A、提高CPU主频B、采用非冯诺依曼结构C、扩大主存容量D、采用并行处理技术答案：1、A2、B3、D4、B5、C6、B7、B 8、A 9、B 10、B 11、D 12、B 13、D 14、D 第三章练习习题（一）2017-05-04马辉安阳师院mh1、连接计算机与计算机之间的总线属于（）总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件（）A、只能分时向总线发送数据，并只能分时从总线上接收数据B、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据3、在总线上，同一时刻（）A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作4、总线是计算机各部件交换信息的公共通路，当使用总线传送数据时在每一时刻在总线上传送（）A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息D、一个部件发送给多个部件的一组信息5、系统总线是指（）A、运算器、控制器、寄存器之间的连接部件B、运算器、寄存器、主存之间的连接部件C、运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件6、系统级的总线是用来连接（）A、CPU内部的运算器和寄存器B、主机系统板上的所有部件C、主机系统板上的各个芯片D、系统中的各个功能模块或设备7、计算机使用总线结构的主要优点是便于实现积木化，缺点是（）A、地址信息、数据信息和控制信息不能同时出现B、地址信息和数据信息不能同时出现C、两种信息源的代码在总线中不能同时出现D、都不对8、下面所列的（）不属于系统总线接口的功能A、数据缓存B、数据转换C、状态设置D、完成算术逻辑运算9、地址总线、数据总线、控制总线三类是根据（）来划分的A、总线所处的位置B、总线传送的内容C、总线的传送方式D、总线的传送方向10、系统总线中地址线的功能是（）A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存或IO设备接口的地址11、CPU的控制总线提供（）A、数据信号流B、所有存储器和IO设备的时序信号及控制信号C、来自IO设备和存储器的响应信号D、包含B和C12、在系统总线的数据线上，不可能传输的是（）A、指令B、操作数C、握手（应答）信号D、中断类型号答案：1、C2、B3、A4、D5、D6、D7、C 8、D 9、B 10、D 11、D 12、C第三章练习习题（二）2017-05-08马辉安阳师院mh1、串行总线主要用于（）A、连接主机与外围设备B、连接主存与CPUC、连接运算器与控制器D、连接CPU内部各部件2、不同信号在同一条信号线上分时传输的方式称为（）A、并行传输方式B、串行传输方式C、总线复用方式D、分离式通信3、在一个16位的总线系统中，若时钟频率为100MHz，总线周期为5个时钟周期传输一个字，则总线带宽是（）A、4MBpsB、40MBpsC、16MBpsD、64MBps4、某总线有104根信号线，其中数据总线32根，若总线工作频率为33MHz，则其理论最大传输率为（）A、33MBpsB、64MBpsC、132MBpsD、164MBps5、在链式查询方式下，越靠近控制器的设备（）A、优先级越高，得到总线使用权的机会越多B、优先级越低，得到总线使用权的机会越少C、优先级越低，得到总线使用权的机会越多D、优先级越高，得到总线使用权的机会越少6、若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传输需2个总线时钟周期，则总线数据传输率为（）A、16MbpsB、8MbpsC、16MBpsD、8MBps7、假设某系统总线在一个总线周期中能并行传输4字节的信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（）A、10MBpsB、20MBpsC、40MBpsD、80MBps8、设一个32位微处理器配有16位的外部数据总线，若时钟频率为50MHz，若总线传输最短周期为4个时钟周期，则总线的最大数据传输率为（）A、12.5MBps B、25MBpsC、50MBpsD、16MBps9、在三种集中式总线仲裁中，（）方式对电路故障最敏感A、链式查询B、计数器定时查询C、独立请求D、都一样10、在独立请求方式下，若有N个设备，则（）A、需N个总线请求信号和N个总线响应信号B、有一个总线请求信号和N个总线响应信号C、总线请求信号多于总线响应信号D、总线请求信号少于总线响应信号11、在链式查询方式下，若有N个设备，则（）A、有N条总线请求信号B、共用一条总线请求信号C、有N-1条总线请求信号D、无法确定答案：1、A2、C3、B4、C5、A6、D7、B8、B 9、A 10、A 11、B第三章练习习题（三）2017-05-09马辉安阳师院mh1、总线主设备是指（）A、掌握总线控制权的设备B、申请作为主设备的设备C、被从设备访问的设备D、总线裁决部件2、总线的从设备是指（）A、申请作为从设备的设备B、被主设备访问的设备C、掌握总线控制权的设备D、总线源设备3、总线上信息的传输总是由（）A、CPU启动B、总线控制器启动C、总线主设备启动D、总线从设备启动4、以下叙述中错误的是（）A、总线结构的传送方式可以提高数据的传输速度B、与独立请求发送相比，链式查询方式对电路的故障更敏感C、PCI总线采用同步传输协议和集中式仲裁方式D、总线的带宽是总线本身所能达到的最高传输速率5、同步控制方式是（）A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式6、同步通信之所以比异步通信具有较高的传输速度，是因为（）A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进行同步C、同步通信中，各部件存取时间比较接近D、以上各项因素的综合结果7、以下各项中，（）是同步传输的特点A、需要应答信号B、各部件的存取时间比较接近C、总线长度较长D、总线周期长度可变8、在同步通信中，一个总线周期的传输过程通常是（）A、先传送数据，再传送地址B、先传送地址，再传送数据C、只传送数据D、都不对9、总线的异步通信方式（）A、不采用统一时钟信号，只采用握手信号B、既采用统一时钟信号，又采用握手信号C、既不采用统一时钟信号，又不采用握手信号D、采用统一时钟信号，不采用握手信号10、下列选项中英文缩写均为总线标准的是（）A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express11、在目前计算机上广泛使用的U盘，其接口使用的总线标准是（）A、VESAB、USBC、AGPD、PCI答案：1、A2、B3、C4、A5、C6、D7、B8、B 9、A 10、D 11、B第四章练习习题（一）2017-05-27马辉安阳师院mh1、和外存储器相比，内存储器的特点是（）A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低2、存储体按照一定的顺序划分成许多存储单元，存储单元有一个编号，称为存储单元的地址，访问存储器必须按照地址进行，存储单元中存放的是（）A、存储器单元的地址编号B、指定单元存放的数据C、将要写入存储单元的内容D、访问存储器的控制命令3、磁盘属于（）类型的存储器A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器4、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（）A、RAMB、ROMC、RAM和ROMD、都不对5、计算机的存储系统是指（）A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器6、、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是（）A、主存存放正在CPU中运行的程序，速度较快，容量很大B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快7、以下器件中存取速度最快的是（）A、CacheB、主存C、寄存器D、磁盘8、在下列几种存储器中，CPU可直接访问的是（）A、主存储器B、磁盘C、磁带D、光盘9、下列叙述中，（）是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对10、在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存11、在存储器层次结构中，存储器从容量最大到最小的排列顺序是（）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、辅存-主存-Cache-寄存器D、寄存器-Cache-主存-辅存12、用户程序所存放的主存空间属于（）A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器答案：1、C2、B3、D4、C5、D6、C7、C8、A9、A 10、D 11、C 12、A第四章练习习题（二）2017-05-31马辉安阳师院mh1、以下（）表示从主存M中读出数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)2、以下（）表示向主存M中写入数据A、M(MAR) →MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)3、下列说法中正确的是（）A、半导体RAM信息可读可写，且断电后仍能保持记忆B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的D、半导体RAM是非易失性的RAM4、下面有关系统主存的叙述中，错误的是（）A、RAM是可读可写存储器，ROM是只读存储器B、ROM和RAM的访问方式相同，都采用随机访问方式进行C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的5、静态半导体存储器SRAM指（）A、在工作过程中，存储内容保持不变B、在断电后信息仍保持不变C、不需动态刷新D、芯片内部有自动刷新逻辑6、半导体静态存储器SRAM的存储原理是（）A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化7、动态RAM的特点是（）A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍8、和静态RAM相比，动态RAM具有（）优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生9、DRAM的刷新是以（）为单位进行的A、存储单元B、行C、列D、存储元10、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（）A、64、16 B、16、64C、64、8D、16、1611、某存储器容量为32K×16位，则（）A、地址线为16根，数据线为32根B、地址线为32根，数据线为32根C、地址线为15根，数据线为16根D、地址线为15根，数据线为32根12、在存储器芯片中，地址译码采用双译码方式是为了（）A、扩大寻址范围B、减少存储单元数目C、增加存储单元数目D、减少存储单元选通线数目13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有（）条A、1024B、64C、32D、10答案：1、A2、B3、C4、D5、C6、A7、C8、B9、B 10、D 11、C 12、D 13、B第四章练习习题（三）2017-06-01马辉安阳师院mh1、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）A、DRAMB、SRAMC、FLASHD、EEPROM2、既具有SRAM读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM是（）A、EEPROMB、FLASHC、EPROMD、PROM3、下列存储器中可电改写的只读存储器是（）A、EEPROMB、EPROMC、ROMD、RAM4、下列几种存储器中，（）是易失性存储器A、CacheB、EPROMC、Flash MemoryD、CDROM5、下列各类存储器中，不采用随机方式的是（）A、EPROMB、CDROMC、DRAMD、SRAM6、某内存若为16MB，则表示其容量为（）KBA、16B、16384C、1024D、160007、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址从小到大依次是（）A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址时可寻址的单元数为（）A、224B、223C、222D、2219、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址的单元数是（）A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片，可设计为（）容量的存储器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为（）存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。
计算机组成原理第四章部分课后题答案(唐朔飞版)
4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：用于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，又称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量大、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表面存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：高速缓冲存储器，比主存储器体积小但速度快，用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。
这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。
按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。
其特性是一旦储存资料就无法再将之改变或删除。
通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“一次可编程只读存储器”，是一种可以用程序操作的只读内存。
计算机组成原理课后习题及答案唐朔飞好详细
1D B 8D
1D C 8D
1D D 8D
BUSA
BUSB
BUSC
BUSD
（2）寄存器设置同（1），由 于本题中发送、接收不在同一节拍， 因此总线需设锁存器缓冲，锁存器 采用74LS373（电平使能输入）。 节拍、脉冲配合关系如下：
时钟： CLK：
节拍电平：Ti：
打入脉冲：Pi：
图中，脉冲包在电平中，为了留有 较多的传送时间，脉冲设置在靠近电平 后沿处。
解：全面的回答应分英文全 称、中文名、中文解释三部分。
CPU——Central Processing Unit，中央处理机 （器），中文解释见7题，略；
PC——Program Counter， 程序计数器，存放当前欲执行指 令的地址，并可自动计数形成下 一条指令地址的计数器；
Register， 指令寄存器，存放当前正在执 行的指令的寄存器；
6. 试比较同步通信和异步 通信。
解： 同步通信——由统一时钟 控制的通信，控制方式简单， 灵活性差，当系统中各部件工 作速度差异较大时，总线工作 效率明显下降。适合于速度差 别不大的场合； 异步通信——不由统一时 钟控制的通信，部件间采用应 答方式进行联系，控制方式较 同步复杂，灵活性高，当系统 中各部件工作速度差异较大时，
CPI——Cycle Per Instruction， 执行一条指令所需时钟周期数，计 算机运算速度指标计量单位之一；
FLOPS——Floating Point Operation Per Second，每秒浮点 运算次数，计算机运算速度计量单 位之一。
11. 指令和数据都存于存储器 中,计算机如何区分它们？
主存—辅存层次在存储系统中主要 起扩容作用，即从程序员的角度看，他 所使用的存储器其容量和位价接近于辅 存，而速度接近于主存。
计算机组成原理课后答案(唐朔飞第二版)
计算机组成原理课后答案(唐朔飞第二版)-CAL-FENGHAI.-(YICAI)-Company One1第一章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯?诺依曼计算机的特点是什么解：冯?诺依曼计算机的特点是：P8计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同同等地位存放于存储器内，并可以按地址访问；指令和数据均用二进制表示；指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；指令在存储器中顺序存放，通常自动顺序取出执行；机器以运算器为中心（原始冯?诺依曼机）。
7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P9-10主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。
主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元：可存放一个机器字并具有特定存储地址的存储单位。
存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字：一个存储单元所存二进制代码的逻辑单位。
存储字长：一个存储单元所存二进制代码的位数。
存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。
机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
计算机组成原理答案 唐朔飞
目录（~第2、5章应该不需要答案~）第一章 (1)第三章 (2)第四章 (3)第六章 (4)第七章 (9)第八章 (9)第九章 (10)第一章1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机的物理实体。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯•诺依曼计算机的特点是什么？解：冯•诺依曼计算机的特点是：P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；●指令和数据以同同等地位存放于存储器内，并可以按地址访问；●指令和数据均用二进制表示；●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；●指令在存储器中顺序存放，通常自动顺序取出执行；●机器以运算器为中心（原始冯•诺依曼机）。
8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答应分英文全称、中文名、功能三部分。
CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。
PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。
IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。
CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。
ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。
ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。
计算机组成原理作业1-10章答案(唐朔飞)
第1章计算机系统概论1、指令和数据都存放在存储器中计算机如何区分答：存储器有代码段和数据段的分，不是存在一个区域。
CPU通过代码段寄存器、堆栈段寄存器、数据段寄存器、附加段寄存器对存储器进行管理。
计算机区分指令和数据有以下2种方法：通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
2. 如何理解计算机的层次结构？答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。
（1）硬件系统是最内层的，它是整个计算机系统的基础和核心。
（2）系统软件在硬件之外，为用户提供一个基本操作界面。
（3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。
通常将硬件系统之外的其余层称为虚拟机。
各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。
•①从机器使用者的角度来说，粗分为应用软件、系统软件和硬件三个层次。
•②从程序设计员和机器硬件设计者的角度来说，细分为：高级语言虚拟机、汇编语言虚拟机、操作系统虚拟机、机器语言机器、微程序机器。
4. 如何理解计算机组成和计算机体系结构？答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。
计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。
5. 冯•诺依曼计算机的特点是什么？解：①有运算器、控制器、存储器、输入、输出五大部分组成。
②指令和数据用二进制表示，两者形式上没有差别。
③指令和数据存放在存储器中，按地址访问。
④指令由操作码和地址码组成，操作码指定操作性质，地址码指定操作数地址。
⑤采用“存储程序控制”方式进行工作。
计算机组成原理作业1-10章答案(唐朔飞)
第1章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯•诺依曼计算机的特点是什么？解：冯•诺依曼计算机的特点是：P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；●指令和数据以同同等地位存放于存储器内，并可以按地址访问；●指令和数据均用二进制表示；●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；●指令在存储器中顺序存放，通常自动顺序取出执行；●机器以运算器为中心（原始冯•诺依曼机）。
6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。
答：计算机硬件组成框图如下：控制器运算器CPU主机存储器输入设备接口输出设备接口外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。
运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。
存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。
输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。
输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。
计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。
通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。
机器字长也会影响计算机的运算速度。
数据通路宽度：数据总线一次能并行传送的数据位数。
存储容量：指能存储信息的最大容量，通常以字节来衡量。
一般包含主存容量和辅存容量。
运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI（执行一条指令所需的时钟周期数）来衡量。
计算机组成原理课后习题及答案唐朔飞好详细
11. 指令和数据都存于存储器 中,计算机如何区分它们？
解：计算机硬件主要通过不同
的时间段来区分指令和数据，即： 取指周期〔或取指微程序〕取出的 既为指令，执行周期〔或相应微程 序〕取出的既为数据。
T0时刻完成D→总线； T1时刻完成总线→A； T2时刻完成A→总线； T3时刻完成总线→B。
解： 〔1〕采用三态输出的D型存放器 74LS374做A、B、C、D四个存放 器，其输出可直接挂总线。A、B、 C三个存放器的输入采用同一脉冲 打入。注意-OE为电平控制，与打 入脉冲间的时间配合关系为：
ALU——Arithmetic Logic Unit，算术逻辑运算单 元，运算器中完成算术逻辑运 算的逻辑部件；
ACC——Accumulator， 累加器，运算器中运算前存放 操作数、运算后存放运算结果
MQ——MultiplierQuotient Register，乘商存 放器，乘法运算时存放乘数、 除法时存放商的存放器。
为了减轻总线负载，总线上的
部件应通过三态驱动缓冲电路与总线 连通。
几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故 障最敏感？
解：总线判优控制解决多 个部件同时申请总线时的使用权 分配问题；
常见的集中式总线控制有 三种： 链式查询、计数器查询、独立请 求；
特点：链式查询方式连线 简单，易于扩大，对电路故障最 敏感；计数器查询方式优先级设 置较灵活，对故障不敏感，连线
解： 主机——是计算机硬件的主体 局部，由CPU+MM〔主存或内存〕 组成； CPU——中央处理器〔机〕， 是计算机硬件的核心部件，由运算 器+控制器组成；〔早期的运、控不 在同一芯片上〕 讲评：一种不确切的答法： CPU与MM合称主机； 运算器与控制器合称CPU。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理第四章课后习题及答案-唐朔飞(完整版)第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。
而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4. 说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
即：存取周期 = 存取时间 + 恢复时间5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽= 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字长32位，不是16位。
（注：1ns=10-9s）6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：存储容量是64KB时，按字节编址的寻址范围就是64K，如按字编址，其寻址范围为：64K / （32/8）= 16K主存字地址和字节地址的分配情况：如图7. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和 = 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K×4：（16K×32） / （1K×4）= 16×8 = 128片2K×8：（16K×32） / （2K×8）= 8×4 = 32片4K×4：（16K×32） / （4K×4）= 4×8 = 32片16K×1：（16K×32）/ （16K×1）= 1×32 = 32片4K×8：（16K×32）/ （4K×8）= 4×4 = 16片8K×8：（16K×32） / （8K×8）= 2×4 = 8片8. 试比较静态RAM和动态RAM。
答：略。
（参看课件）9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
解：刷新：对DRAM定期进行的全部重写过程；刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种：集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
异步式：是集中式和分散式的折衷。
10. 半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。
这种方法通过行、列译码信号的重合来选址，也称矩阵译码。
可大大节省器材用量，是最常用的译码驱动方式。
11. 一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μs=25.6μs采用分散刷新方式刷新间隔为：256×（0.1μs+×0.1μs）=51.2μs采用异步刷新方式刷新间隔为:2ms12. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。
要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。
解：设采用SRAM芯片，则：总片数 = （64K×8位） / （1024×4位）= 64×2 = 128片题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。
首先应确定各级的容量：页面容量 = 总容量 / 页面数= 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位组容量 = 页面容量 / 组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串联成16K×8位组内片数 = 组容量 / 片容量= 1K×8位/ 1K×4位 = 2片，两片1K×4位芯片位并联成1K×8位存储器逻辑框图：（略）。
13. 设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
解：存储基元总数= 64K×8位 = 512K位 = 219位；思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
设地址线根数为a，数据线根数为b，则片容量为：2a×b = 219；b = 219-a；若a = 19，b = 1，总和 = 19+1 = 20；a = 18，b = 2，总和 = 18+2 = 20；a = 17，b = 4，总和 = 17+4 = 21；a = 16，b = 8，总和 = 16+8 = 24；…………由上可看出：芯片字数越少，芯片字长越长，引脚数越多。
芯片字数减1、芯片位数均按2的幂变化。
结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地址线 = 18根，数据线 = 2根。
14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）该机所允许的最大主存空间是：218× 8位= 256K×8位 = 256KB （2）模块板总数 = 256K×8 / 32K×8 = 8块（3）板内片数= 32K×8位/ 4K×4位= 8×2 = 16片（4）总片数 = 16片×8 = 128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。
地址格式分配如下：15. 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。
现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。
要求：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
解：（1）地址空间分配图：系统程序区（ROM共4KB）：0000H-0FFFH用户程序区（RAM共12KB）：1000H-3FFFH（2）选片：ROM：选择4K×4位芯片2片，位并联RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)（3）各芯片二进制地址分配如下：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM1,2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1RAM1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1RAM2 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 00 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1RAM3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1CPU和存储器连接逻辑图及片选逻辑图略16. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：（1）用74138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。