最新整理Systemverilog语言简介.doc

SystemVerilog语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-20 xx Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、接口、断言等等，这些都使得SystemVerilo g在一个更高的抽象层次上提高了设计建模的能力。

SystemVerilog由Acceller a开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。

下面我们从几个方面对SystemVerilog所作的增强进行简要的介绍，期望能够通过这个介绍使大家对SystemVerilog有一个概括性的了解。

1. 接口（Interface）
Verilog模块之间的连接是通过模块端口进行的。

为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。

不幸的是，在设计的早期，我们很难把握设计的细节。

而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。

另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作量。

SystemVerilog提供了一个新的、高层抽象的模块连接，这个连接被称为接口（Interface）。

接口在关键字interface和endinterface之间定义，它独立于模块。

接口在模块中就像一个单一的端口一样使用。

在最简单的形式下，一个接口可以认为是一组线网。

例如，可以将PCI总线的所有信号绑定在一起组成一个接口。

通过使用接口，我们在进行一个设计的时候可以不需要首先建立各个模块间的互连。

随着设计的深入，各个设计细节也会变得越来越清晰，而接口内的信号也会很容易地表示出来。

当接口发生变化时，这些变化也会在使用该接口的所有模块中反映出来，而无需更改每一个模块。

下面是一个接口的使用实例：interface chip_bus; // 定义接口
wire read_request, read_grant;
wire [7:0] address, data;
endinterface: chip_bus
module RAM (chip_bus io, // 使用接口
input clk);
// 可以使用io.read_request引用接口中的一个信号
endmodule
module CPU(chip_bus io, input clk);
...
endmodule
module top;
reg clk = 0;
chip_bus a; // 实例接口
// 将接口连接到模块实例
RAM mem(a, clk);
CPU cpu(a, clk);
endmodule
实际上，SystemVerilog的接口不仅仅可以表示信号的绑定和互连。

由于S ystemVerilog的接口中可以包含参数、常量、变量、结构、函数、任务、initi al块、always块以及连续赋值语句，所以SystemVerilog的接口还可以包含内建的协议检查以及被使用该接口的模块所共用的功能。

2. 全局声明和语句
在Verilog中，除了一个模块可以作为模块实例引用其他模块外，并不存在一个全局空间。

另外，Verilog允许任意数目的顶层模块，因此会产生毫无关联的层次树。

SystemVeriog增加了一个被称为$root的隐含的顶级层次。

任何在模块边界之外的声明和语句都存在于$root空间中。

所有的模块，无论它处于哪一个设计层次，都可以引用$root中声明的名字。

这样，如果某些变量、函数或其它信息被设计中的所有模块共享，那么我们就可以将它们作为全局声明和语句。

全局声明和语句的一个使用实例如下：
reg error _flag; // 全局变量
function pare (...); // 全局函数
always @(error_flag) // 全局语句
...
module test;
chip1 u1 (...)
endmodule
module chip1 (...);
FSM u2 (...);
always @(data)
error_flag = pare(data, expected);
endmodule
module FSM (...);
...
always @(state)
error_flag = pare(state, expected);
endmodule
3. 时间单位和精度
在Verilog中，表示时间的值使用一个数来表示，而不带有任何时间单位。

例如：
forever #5 clock = ~clock;
从这一句中我们无法判断5代表的是5ns? 5ps? 还是其他。

Verilog的时间单位和精度是作为每一个模块的属性，并使用编译器指令`timescale来设置。

使用这种方法具有固有的缺陷，因为编译器指令的执行依赖于源代码的编译顺序，编译器总是将它遇到的最后一个`timescale设置的时间单位和精度作为之后的标准。

那么，假如有些模块之前没有使用`timescale设置时间单位和精度，这就有可能出现同一个源代码的不同仿真会出现不同结果的情况。

SystemVerilog为了控制时间单位加入了两个重要的增强。

首先，时间值可以显式地指定一个单位。

时间单位可以是s、ms、ns、ps或fs。

时间单位作为时间值的后缀出现。

例如：
forever #5ns clock = ~clock;
其次，SystemVerilog允许使用新的关键字（timeunits和timeprecision）来指定时间单位和精度。

这些声明可以在任何模块中指定，同时也可以在$root 空间中全局指定。

时间单位和精度必须是10的幂，范围可以从s到fs。

例如：timeunits 1ns;
timeprecision 10ps;
4. 抽象数据类型
Verilog提供了面向底层硬件的线网、寄存器和变量数据类型。

这些类型代表了4态逻辑值，通常用来在底层上对硬件进行建模和验证。

线网数据类型还具有多个强度级别，并且能够为多驱动源的线网提供解析功能。

SystemVerilog包括了C语言的char和int数据类型，它允许在Verilog 模型和验证程序中直接使用C和C++代码。

Verilog PLI不再需要集成总线功能模型、算法模型和C函数。

SystemVerilog还为Verilog加入了几个新的数据类型，以便能够在更抽象的层次上建模硬件。

● char：一个两态的有符号变量，它与C语言中的char
数据类型相同，可以是一个8位整数（ASCII）或short int（Unicode）；
● int：一个两态的有符号变量，它与C语言中的int数
据类型相似，但被精确地定义成32位；
● shortint：一个两态的有符号变量，被精确地定义成1
6位；
● longint：一个两态的有符号变量，它与C语言中的l。