关于quartus ii时序约束
QuartusII时序约束
03
动态时序分析的优点是准确度 高，适用于精确分析和优化电 路性能。
时序分析的步骤
01
02
03
04
建立时序模型
根据电路的逻辑功能和结 构，建立相应的时序模型 ，包括建立时间、保持时 间和时钟周期等参数。
时序约束设置
根据时序模型，设置相应 的时序约束，包括时钟源 、时钟网络、触发边沿、 建立时间和保持时间等。
时钟策略优化
选择适当的时钟策略，如多源 时钟、时钟分频等，以满足时 序要求。
参数调整
调整编译器的参数设置，如设 置更严格的时序约束或调整时
序例外等。
优化工具
Quartus II 软件
Altera（现Intel）提供的集成开发环境（IDE），包含多种时序约束 和优化的工具和功能。
逻辑合成工具
如Yosys、ABC等开源逻辑合成工具，可以用于优化设计的逻辑结构 。
时序约束的分类
建立时间（Setup Time）：指信号在时钟边沿前应该 稳定的时间。
时钟周期（Clock Period）：指时钟信号的周期性时间 间隔。
保持时间（Hold Time）：指信号在时钟边沿后应该保 持稳定的时间。
偏斜（Skew）：指时钟信号或数据信号在不同路径上 的延迟差异。
02
CATALOGUE
时序约束是数字逻辑设计和 FPGA编程中的重要概念，它确 保了电路在时序上的正确性。
时序约束的重要性
1
时序约束是确保数字电路正常工作的关键因素。
2
在FPGA设计中，如果不进行正确的时序约束， 可能会导致时序违规、数据传输错误等问题。
3
通过合理的时序约束，可以优化设计，提高电路 的工作效率，降低功耗和减小面积。
Quartus时序约束与时序分析剖析教学提纲
Tips
tH (clock hold time) : The minimum length of time for which data that feeds a register via its data or enable input(s) must be retained at an input pin after the clock signal that clocks the register is asserted at the clock pin.
tSU = <pin to register delay> + <micro setup delay> - <clock to destination register delay>
tSU slack = <required tsu> - <actual tsu>
保持时间
保持时间：在触发器的时钟信号有效沿到来以后，数据 和使能信号必须保持稳定不变的最小时间。如果保持时 间不够，数据同样不能被正确打入触发器。 tH = Clock Delay – Data Delay + MicrotH
静态时序分析与动态时序仿真的区别
动态时序仿真是针对给定的仿真输入信号波形，模拟设计 在器件实际工作时的功能和延时情况，给出相应的仿真输 出信号波形。它主要用于验证设计在器件实际延时情况下 的逻辑功能。由动态时序仿真报告无法得到设计的各项时 序性能指标，如最高时钟频率等。
静态时序分析则是通过分析每个时序路径的延时，计算出 设计的各项时序性能指标，如最高时钟频率、建立保持时 间等，发现时序违规。它仅仅聚焦于时序性能的分析，并 不涉及设计的逻辑功能，逻辑功能验证仍需通过仿真或其 他手段（如形式验证等）进行。静态时序分析是最常用的 分析、调试时序性能的方法和工具。
QuartusII中Tsu-Tco的约束方法
QuartusII 中Tsu/Tco 的约束方法
Tsu/Tco 在Quartus II 的报告中有两种不同含义.
1. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过List Paths 命令查看。
这里的Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变化.(如下图所示)
2. 管脚上的Tsu/Tco 它是保证系统Famx 重要的TIming 元素(如下图示). 比如: 两个芯片之间工作在100MHZ, 因为100M 的周期为10ns, (现忽略PCB 走线的延迟), 如果某信号对FPGA 来说是输入, 那幺前级芯片的Tco 加上FPGA 的Tsu 就不能够超过10ns. 如果某信号对于FPGA 来说是输出,那幺FPGA 的Tco 加上后级芯片的Tsu 也不能够超过10ns. 只有这样,。
Quartus时序约束与时序分析剖析
保持时间
保持时间：在触发器的时钟信号有效沿到来以后，数据 和使能信号必须保持稳定不变的最小时间。如果保持时 间不够，数据同样不能被正确打入触发器。 tH = Clock Delay – Data Delay + MicrotH
Tips
tH (clock hold time) : The minimum length of time for which data that feeds a register via its data or enable input(s) must be retained at an input pin after the clock signal that clocks the register is asserted at the clock pin. tH = <clock to destination register delay> + <micro hold delay of destination register> - <pin to register delay> minimum tH slack = <required th> - <actual th>
设计中常用的时序概念
时钟偏斜 周期与最高频率 建立时间 保持时间 时钟到输出延时 管脚到管脚延时 Slack
时钟偏斜
时钟偏斜：指一个同源时钟到达两个不同的寄存器时钟端 的时间差别。 clock skew：The difference in the arrival time of a clock signal at two different registers, which can be caused by path length differences between two clock paths, or by using gated or rippled clocks. Clock skew is the most common cause of internal hold violations.
基于quartusii时序约束
关于quartus ii时序约束（1）2012-06-17 09:46:07| 分类：默认分类|举报|字号订阅一直以来都只是简单地理解了一下关于时序约束的内容，而工具也有默认classic的约束，加上目前的设计对时序没有很高的要求，所以就一直都没真正地自己做过一次约束，但是我知道，这部分是不可以跳过的，这部分也算是搞FPGA必须掌握的内容。
今天下午对这部分进行了初次探究，收获有如下：常用的约束有三种：1.时序约束2.区域约束3.位置约束时序约束的作用有：1.提高设计的工作频率2.获得正确的时序分析报告需要复习前面博文《FPGA学习之时序分析基础（7）》记住，堵塞原则是HDL语言的精髓，也就是说触发器是有延时作用的，虽然两个触发器使用的是同一个时钟，但是当第二个触发器接收第一帧数据的时候第一个触发器在发第二帧数据，而当第二个触发器接收第二帧数据的时候第一个触发器在发第三帧数据，依此类推，也就是说每一帧数据在两个触发器之间都有一个clk的时间前进，如果前进的时间太长，也即是系统给的时钟太快，就会出现无法满足第二个触发器setup的时间。
setup time 就是第二个触发器在接收到由第一个触发器上一个时钟发送的数据之前应空闲的时间。
公式：CLK+TCLK2-Tsu > Tclk1 + Tcd + Tdata所以系统CLK是和Tsu息息相关的，所以看时序报告的时候也是从Clock Setup‘clk’看最差路径等信息。
在FPGA设计工具中包含有4种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。
通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最优化的结果。
下面对这几种路径分别进行讨论。
1. 从输入端口到寄存器：这种路径的约束是为了让FPGA设计工具能够尽可能的优化从输入端口到第一级寄存器之间的路径延迟，使其能够保证系统时钟可靠的采到从外部芯片到FPGA的信号。
Quartus+II时序优化策略
©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera CorporationPhysical SynthesisTypes− Targeting performance during synthesis and/or fitting Combinational logic Register retiming Asynchronous signal pipelining Register duplication Effort− Trades performance vs. compile time − Specifies location (synthesis and/or fitting) of compilation time impact − Fast, Normal, or Extra− Targeting fitting Physical synthesis for combinational logic Logic to memory mappingNew or modified nodes appear in Compilation ReportTcl: set_global_assignment –name PHYSICAL_SYNTHESIS_EFFORT <Effort Level>© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 11 11Combinational LogicSwaps look-up table (LUT) ports within LEs to reduce critical path LEsa b - critical c d e f gLUTLUTa e c d b f gLUTLUT© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 12 12Gate-Level Register RetimingMoves registers across combinatorial logic to balance timing Trades between critical & non-critical paths Makes changes at gate level Does not change logic functionalityD Q >10 nsD Q >5 nsD Q >D Q >7 nsD Q >8 nsD Q >© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 13 13Asynchronous Control SignalsImprove recovery & removal timing Make control signal non-global− Project-wide Assignments ⇒ Settings ⇒ Fitter Settings ⇒ More Settings − Individually Set Global Signal logic option to OffEnable Automatic asynchronous signal pipelining option (physical synthesis)© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 14 14Asynchronous Signal PipeliningAdds pipeline registers to asynchronous clear or load signals in very fast clock domainsAdded pipeline stageD aclr aclr aclr QaclraclrDQDQ aclr aclrGlobal clock delayDQ© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 15 15DuplicationHigh fan-out registers or combinatorial logic duplicated & placed to reduce delayN© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 16 16Timing OptimizationGeneral Recommendations Analyzing Timing Failures Solving Typical Timing Failures© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 17Analyzing Timing FailuresTypical synchronous path−Registers can be internal or external to FPGAREG1 Input Failure Output Failure Failure within Clock Domain© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 18REG2 Internal External InternalExternal Internal InternalSlack Equations Setup Slack Equation:(latch edge + Tclk2 – Tsu) – (launch edge + Tclk1 + Tco + Tdata)Data Required Data Arrival Tsu, Th, Tco are usually fixed values; Function of siliconHold Slack Equation:(launch edge + Tclk1 + Tco + Tdata) – (latch edge + Tclk2 + Th)Data Arrival Data Required© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 19Slack Equations (cont.) Setup Slack Equation:(latch edge + Tclk2 – Tsu) – (launch edge + Tclk1 + Tco + Tdata)Data Required Data Arrival Timing issues show up hereHold Slack Equation:(launch edge + Tclk1 + Tco + Tdata) – (latch edge + Tclk2 + Th)Data Arrival Data Required© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 20©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation©2009 Altera Corporation。
Quartus时序约束与时序分析剖析
管脚到管脚延时
管脚到管脚延时tPD：指信号从输入管脚进来，穿过纯组合 逻辑，到达输出管脚的延迟。由于CPLD的布线矩阵长度 固定，所以常用最大管脚到管脚延时标准CPLD的速度等 级。 tPD (pin-to-pin delay) ：The time required for a signal from an input pin to propagate through combinational logic and appear at an external output pin.
建立时间
建立时间：在触发器的时钟信号有效沿到来以前，数据 和使能信号必须保持稳定不变的最小时间。如果建立时 间不够，数据将不能在该时钟沿被正确打入触发器。 tSU = Data Delay + MicrotSU －Clock Delay
Tips
tSU (clock setup time) : The length of time for which data that feeds a register via its data or enable input(s) must be present at an input pin before the clock signal that clocks the register is asserted at the clock pin. tSU = <pin to register delay> + <micro setup delay> - <clock to destination register delay> tSU slack = <required tsu> - <actual tsu>
quartus i2c时序约束
quartus i2c时序约束
I2C（Inter-Integrated Circuit）是一种常见的串行通信协议，用于在数字集成电路（IC）之间进行通信。
在Quartus软件中，对
于I2C通信时序的约束，需要考虑到I2C总线的时钟频率、数据传
输的时序要求以及外部器件的特性等方面。
首先，我们需要考虑I2C总线的时钟频率。
根据I2C标准，标
准模式下的时钟频率为100 kHz，快速模式下的时钟频率为400 kHz，高速模式可达到3.4 MHz。
在Quartus中，我们需要根据所使用的
I2C设备的时钟频率要求来约束I2C时钟的频率，以确保通信的稳
定性和可靠性。
其次，对于I2C通信的时序要求，需要考虑起始条件、数据传
输和停止条件的时序约束。
起始条件包括START信号的保持时间和
起始条件到第一个数据位的延迟时间；数据传输包括时钟脉冲的高
电平和低电平时间、数据线上数据稳定的时间等；停止条件包括STOP信号的保持时间和停止条件到下一个START条件的延迟时间。
这些时序约束需要根据I2C设备的规格书和Quartus支持的约束语
法来进行设置。
此外，还需要考虑外部器件的特性，例如I2C设备的上升沿和下降沿的时序要求、数据线的负载能力等。
这些特性也需要在Quartus中进行时序约束的设置，以确保I2C通信的稳定性和可靠性。
总的来说，针对I2C通信时序的约束，在Quartus中需要考虑时钟频率、起始条件、数据传输、停止条件以及外部器件的特性等多个方面，通过合理的约束设置来保证I2C通信的正常进行。
希望这些信息能够对你有所帮助。
quartusii编程语法
quartusii编程语法摘要：一、quartusii 编程语法简介二、quartusii 编程基础1.设计输入2.逻辑电路描述3.编译和仿真三、quartusii 编程进阶1.高级功能模块2.优化设计3.时序分析四、quartusii 编程实践1.实例分析2.常见问题及解决方法五、quartusii 编程在我国的发展与应用正文：quartusii 是一款由Altera 公司开发的FPGA 设计开发软件，广泛应用于数字电路设计、ASIC 设计等领域。
本篇文章将为您介绍quartusii 编程语法。
一、quartusii 编程语法简介quartusii 编程语法主要包括设计输入、逻辑电路描述、编译和仿真三个方面。
设计输入是指通过文本或图形方式描述数字电路的设计需求；逻辑电路描述则是指通过文本或图形方式实现逻辑电路的描述；编译和仿真是指将设计输入转化为可执行的硬件描述语言，并进行仿真验证。
二、quartusii 编程基础1.设计输入在quartusii 中，设计输入主要包括原理图、文本和波形文件等。
原理图是一种通过图形方式描述数字电路的方式，可以直观地表示数字电路的结构和连接关系。
文本输入则是一种通过文本方式描述数字电路的方式，可以详细地描述数字电路的逻辑功能和时序关系。
波形文件则是一种通过图形方式描述数字电路的时序波形，可以用于验证数字电路的时序功能。
2.逻辑电路描述在quartusii 中，逻辑电路描述主要包括逻辑门、触发器、寄存器、计数器等功能模块。
逻辑电路描述时，需要遵循一定的语法规则，例如使用“module”定义模块，使用“input”和“output”定义输入和输出端口等。
3.编译和仿真在quartusii 中，编译和仿真是指将设计输入转化为可执行的硬件描述语言，并进行仿真验证。
编译时，quartusii 会将设计输入转化为Verilog 或VHDL 等硬件描述语言，并生成对应的.v 文件。
Quartus_II软件使用教程_Roger
7
Typical PLD Design Flow
tclk
Timing analysis
- Verify performance specifications were met - Static timing analysis
Gate level simulation
© 2008 Cytech Technology Ltd., Co
4
Agenda
设计流程概要 建立工程 设计输入 编译 综合 布局布线 Assignment Editor 管脚分配 仿真 器件编程 时序约束 SignalTap II 逻辑分析仪
© 2008 Cytech Technology Ltd., Co
2008 Q4 Q1 8.0 Q2 Q3 8.1 Q4
2009 Q1 9.0
Windows Windows Linux Sun
© 2008 Cytech Technology Ltd., Co
Red Hat Enterprise 3 (32 / 64 -bit) Red Hat Enterprise 4 (32 / 64-bit)
Quartus II 软件使用教程
Cytech-XA
Roger Ma
© 2008 Cytech Technology Ltd., Co
QuartusII软件发布 软件发布RoadMap 软件发布
2006 Q4 6.1 Q1 7.0 7.1 Q2 2007 Q3 7.2
Windows 2000 Windows XP (32-bit & 64-bit) New Windows Vista
© 2008 Cytech Technology Ltd., Co
Quartus II入门篇(基本操作)
Assignments→pin planner(管脚分配)
pin planner中,符号分为以下几类:
1. 圆形标记 表示普通用户IO引脚,可以由用户随意使用. 2. 三角标记 这类表示电源, 正三角表示VCC, 倒三角表示GND, 三角内部的O表示IO引脚电源, I表示 内核电源. 3.正方形标记 标记内部有时钟沿的符号,表示全局时钟引脚. 全局时钟引脚是专门针对时序进行优化过 的引脚, 从此处输入的时钟信号作为全局时钟时, 各部分的同步性比较好. 而普通IO口输 入的时钟信号则不能保证流经各处后信号的同步性. 4.五边形标记 有4个,内部分别有字母 M K I O ,分别表示JTAG接口的4个引脚 TMS——测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。 TCK——测试时钟输入； TDI——测试数据输入，数据通过TDI输入JTAG口; TDO——测试数据输出，数据通过TDO从JTAG口输出； 在pin planner的view选项中有个pin Legend，可以查到各种符号标识的含义，管 脚的分配一定要注意是否该管脚已被使用，尤其是CLK
需对未使用的管脚设置，以防警告
Assignments→Device →Device and Pin Options→Unused Pins→As input tristated
一个工程实例Verilog_ex2 工程文件Verilog_ex2的路径： C:\Users\Administrator\FPGA_workspace，注意不能有 中文。 仿真：（1）下载安装ModelSim-Altera或ModelSim，然 后确定路径Tools → Options→ General→ EDA Tool Options；（2）Processing→start→start Test Bench Template Writer会在“simulation”的“modelsim”文件夹下 得到".vt"的一个文件，编写得到Test Bench ；（3） Assignments→Settings→Simulation→Test Benches → New（按下图设置）；（4）Tools→Run EDA Simulation Tool→EDA RTL Simulation；
使用Quartus II Timequest时序分析器约束分析设计PPT精选文档
© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 8
Perform full compilation (run Fitter)
Verify timing in TimeQuest TA
© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 9
Basic Steps to Using TimeQuest TA
1. Generate timing netlist 2. Enter SDC constraints
a. Create and/or read in SDC file (recommended method)
or
b. Constrain design directly in console
Using TimeQuest TA in Quartus II Flow
Synthesize Quartus II project
Use TimeQuest TA to specify timing requirements
Enable TimeQuest TA in Quartus II project
quartus 2时序约束fpga
时序约束当程序编译出现时序问题，并且影响具体功能实现时采取更强的时序约束，如下图所示：具体解决方式是进行时序约束，以调整时序。
具体操作步骤如下：1.右击TimeQuest Timing Analyzer选择open。
打开TimeQuest Timing Analyzer如下图所示。
右击Create Timing Netlist，生成网表如下图所示。
2.生成网表后进行时序约束。
在TimeQuest Timing Analyzer菜单栏下选择constraints下的Create Clock。
依次进行时钟设置，Targets需要进行选择。
设置完毕如下图，点击Run设置完毕。
在次选择TimeQuest Timing Analyzer菜单栏下选择constraints下的Create Generated Clock，对约束时钟进行设置。
设置完毕点击Run。
3.运行完毕后右击Write SDC File选择Start，如下图将文件保存为comLogic.out。
扩展名为.sdc的文件。
4.将3步骤中产生的文件加入工程，重新编译。
编译结果如下图，可以看到红色文字全部消失。
则时序约束完成。
5.但是在实际应用过程中此时有可能在Fast 1200mV 0C Model的HoldSummary仍然出现问题（本次结果没有出现问题）如下图所示：此时需要将主菜单下的Assignments的setting进行设置。
由于芯片工艺等问题需要更强的约束，如图所示需要将Fitter Setting中的Optimize multi-corner timing勾选上等操作。
这样简单的时序约束就可以完成。
quartus中的时序约束常用方法
quartus中的时序约束常⽤⽅法quartus中的时序约束常⽤⽅法⼀、约束操作quartus中有三种时序约束⽅法：1 Timing Setting2 Wizards/Timing Wizard3 Assignment/Assignment Editor⼀般来说，前⾯两种是全局约束，后⾯⼀种是个别约束。
先全局，后个别。
约束操作的⽬标就是得到合理的时序报告。
⼆、指定全局时序约束（1）时序驱动的编译（TDC）Fitter Setting，约束设置，可以调整时序的优先策略并⾃动提供解决⽅案。
时序编译的主要操作有：优化时序：将关键路径的节点放置地更近，降低延时，提⾼余量优化保持时间：修改布局布线，满⾜保持时间和最⼩时序要求优化IO单元寄存器放置：为了满⾜时序，⾃动将寄存器移到IO单元中。
其中优化保持时间，还可以选择优化IO路径保持时间与最⼩tPD路径的时间，或者是所有路径。
优化的⽅法就是在关键路径上添加布线延时以满⾜保持时间的要求。
（2）全局时钟设置在timing setting 中即可设置全局时钟，⽤于⼀个时钟域的全局时钟约束。
在timing requirements & options的中间位置。
（3）全局IO时序约束在全局时钟设置的上⾯就是IO的最⼩时序设置。
设置的参数包括：tSU，tCO，tPD和最⼩延时要求的tH、Min tCo、Min tPD共六个参数，具体的使⽤⽅法需要在实际的⼯程中体现。
（4）时序分析和时序报告quartus中在综合后会⾃动⽣成时序分析报告，可以通过时序分析报告查看设计的时序要求是否符合预期。
（5）时序向导（Timing Wizard）由⾃带的软件向导设置全局时钟。
三、指定个别时序约束（1）指定个别时钟要求quartus默认的时钟有两类：独⽴时钟和衍⽣时钟。
时钟域对应的是独⽴时钟，对于衍⽣时钟，则依附于对应的独⽴时钟的时序。
对两类时钟的声明也是不⼀样的，独⽴时钟需要时钟频率和占空⽐，⽽衍⽣时钟则需要相位差、频率倍数等关系约束。
quartus的约束手册(3篇)
第1篇目录1. 引言2. 约束概述3. 约束类型1. 位置约束2. 时序约束3. 电源和接地约束4. 电压约束5. 信号完整性约束4. 约束设置5. 约束验证6. 常见问题解答7. 总结1. 引言Quartus II 是一款由 Altera 公司开发的现场可编程门阵列（FPGA）设计软件。
在进行 FPGA 设计时，约束是确保设计正确性和性能的关键因素。
本手册旨在提供关于 Quartus II 约束的全面指南，帮助用户了解如何设置和使用约束，以提高设计效率和性能。
2. 约束概述约束是描述设计要求的一系列指令，用于指导 Quartus II 综合器、布局布线器和其他工具生成正确且性能优化的硬件设计。
约束可以基于设计规格、硬件资源限制或性能要求。
3. 约束类型3.1 位置约束位置约束指定了设计中的特定信号或模块应该放置在 FPGA 的哪个位置。
这有助于优化设计性能和资源利用率。
- 固定位置约束：指定一个具体的 FPGA 坐标，将信号或模块放置在该位置。
- 区域约束：指定一个 FPGA 区域，将信号或模块放置在该区域内。
3.2 时序约束时序约束定义了设计中的关键路径延迟要求，包括时钟频率、时钟边沿、数据到达时间和数据保持时间等。
- 时钟约束：指定时钟信号的频率、相位和复位特性。
- 数据路径约束：指定数据路径的延迟要求，包括时钟到数据的传播延迟。
3.3 电源和接地约束电源和接地约束确保设计中的电源和接地网络满足性能要求。
- 电源网络约束：指定电源网络的关键特性，如电压、电流和电源完整性。
- 接地网络约束：指定接地网络的关键特性，如接地电阻和接地完整性。
3.4 电压约束电压约束确保设计中的电压满足设计规格要求。
- 电源电压约束：指定电源电压的范围。
- 电压完整性约束：指定电压波动范围。
3.5 信号完整性约束信号完整性约束确保设计中的信号满足性能要求。
- 信号完整性分析：分析信号在传输过程中的衰减、反射和串扰。
QuartusII时序约束方法
3
触发边沿不匹配解决策略
通过调整触发器的触发边沿，使触发器正常工作。
THANKS FOR WATCHING
感谢您的观看
时钟周期约束
用于指定时钟信号的周期，以 限制电路的工作频率。
偏斜约束
用于指定时钟信号的偏斜，即 时钟信号的上升沿和下降沿之
间的时间差。
02
时序约束设置
建立时序约束
建立时序约束是确保数字电路设计满足时序要求的关键步骤，它定义了设计中信号 的传输时间、时钟偏斜和时钟抖动等参数。
在Quartus II中，可以通过在原理图或Verilog/VHDL源文件中设置时序约束来控制 时序。
时序约束通常应用于输入/输出端口、内部节点和时钟信号。
约束的参数设置
01
建立时序约束需要设置一系列参 数，包括时钟周期、时钟偏斜、 时钟抖动等。
02
时钟周期是时钟信号的基本周期 ，它决定了电路的工作速度。
时钟偏斜是指时钟信号在上升沿 和下降沿的时间差，它会影响触 发器的建立时间和保持时间。
03
时钟抖动是指时钟信号的不确定 性，它会影响触发器的翻转时间
时钟树综合
对电路中的时钟网络进行综合，生成满足时序要 求的时钟树。
ABCD
时钟域划分
根据电路的功能和时钟信号的特性，将电路划分 为不同的时钟域，以便进行时序分析。
时序验证
通过仿真测试或静态时序分析，验证电路的时序 性能是否满足设计要求。
时序分析工具
Quartus II软件
Altera公司开发的FPGA设计软件，包含强 大的时序分析和约束工具，可以方便地进行 时序分析和约束。
。
04
约束的优先级
在Quartus II中，可以对不同的时序约束设置优先 级，以确保某些约束被优先考虑。
FPGAQuartus_II_时钟约束[指南]
![FPGAQuartus_II_时钟约束[指南]](https://img.taocdn.com/s3/m/1a1f171391c69ec3d5bbfd0a79563c1ec5dad7e8.png)
FPGA QuartusII 时钟约束时钟约束（Clock Specification）：约束所有时钟（包括你的设计中特有的时钟）对准确的时序分析结果而言是必不可少的。
Quartus II TimeQuest Timing Analyzer为各种各样的时钟配置和典型时钟提供许多SDC命令。
这个章节将介绍SDC可用的应用编程接口，以及描述指定的时钟特性。
时钟（Clocks）使用create_clock命令为任何register, port或pin进行时钟特性描述，使其具有独一的时钟特性。
例6–2展示了create_clock命令：Example 6–2. create_clock Commandcreate_clock-period <period value>[-name <clock name>][-waveform <edge list>][-add]<targets>Table 6–6. create_clock Command OptionsExample 6–3 约束时钟频率100MHz，占空比50%，0ns上升沿，5ns下降沿。
Example 6–3. 100MHz Clock Creationcreate_clock –period 10 –waveform { 0 5 } clkExample 6–4和上例相差90度的相位。
Example 6–4. 100MHz Shifted by 90 Degrees Clock Creationcreate_clock –period 10 –waveform { 2.5 7.5 } clk_sys使用create_clock命令约束时钟缺省的source Latency值为0。
Quartus II TimeQuest Timing Analyzer自动为非虚拟时钟（non-virtual clocks）计算时钟网络延时（clock’s network latency）。
02_使用Quartus II Timequest时序分析器约束分析设计
SDC File Editor = Quartus II Text Editor
Use Quartus II editor to create and/or edit SDC
SDC editing unique features (for .sdc files)
Access to GUI dialog boxes for constraint entry (Edit Insert Constraint)
TimeQuest TA performs limited analysis without timing constraints
© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 11
Importance of Constraining
Timing analysis tells how a circuit WILL behave Providing timing constraints tells tools how you WANT
the design to behave
Timing Analysis Agenda TimeQuest basics Timing constraints Example
© 2009 Altera Corporation Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus, and MegaCore are trademarks of Altera Corporation 10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关于quartus ii时序约束（1）
2012-06-17 09:46:07| 分类：默认分类|举报|字号订阅
一直以来都只是简单地理解了一下关于时序约束的内容，而工具也有默认classic的约束，加上目前的设计对时序没有很高的要求，所以就一直都没真正地自己做过一次约束，但是我知道，这部分是不可以跳过的，这部分也算是搞FPGA必须掌握的内容。
今天下午对这部分进行了初次探究，收获有如下：
常用的约束有三种：
1.时序约束
2.区域约束
3.位置约束
时序约束的作用有：
1.提高设计的工作频率
2.获得正确的时序分析报告
需要复习前面博文《FPGA学习之时序分析基础（7）》
记住，堵塞原则是HDL语言的精髓，也就是说触发器是有延时作用的，虽然两个触发器使用的是同一个时钟，但是当第二个触发器接收第一帧数据的时候第一个触发器在发第二帧数据，而当第二个触发器接收第二帧数据的时候第一个触发器在发第三帧数据，依此类推，也就是说每一帧数据在两个触发器之间都有一个clk的时间前进，如果前进的时间太长，也即是系统给的时钟太快，就会出现无法满足第二个触发器setup的时间。
setup time 就是第二个触发器在接收到由第一个触发器上一个时钟发送的数据之前应空闲的时间。
公式：CLK+TCLK2-Tsu > Tclk1 + Tcd + Tdata
所以系统CLK是和Tsu息息相关的，所以看时序报告的时候也是从Clock Setup ‘clk’看最差路径等信息。
在FPGA设计工具中包含有4种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。
通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最优化的结果。
下面对这几种路径分别进行讨论。
1. 从输入端口到寄存器：
这种路径的约束是为了让FPGA设计工具能够尽可能的优化从输入端口到第一级寄存器之间的路径延迟，使其能够保证系统时钟可靠的采到从外部芯片到FPGA的信号。
约束名称：input delay。
约束条件的影响主要有4个因素：外部芯片的Tco，电路板上信号延迟Tpd，FPGA的Tsu, 时钟延迟Tclk. Tco的参数通常需要查外部芯片的数据手册。
计算公式：input delay =
Tco+Tpd+Tsu-Tclk。
FPGA的Tsu也需要查FPGA芯片的手册。
FPGA速度等级不同，这个参数也不同。
Tpd和Tclk需要根据电路板实际的参数来计算。
通常，每10cm的线长可以按照1ns来计算。
例如：系统时钟100MHz，电路板上最大延迟2ns，时钟最大延迟1.7ns，Tco 3ns，FPGA的Tsu为0.2ns。
那么输入延迟的值：max Input delay = 2+3+0.2-1.7=3.5ns. 这个参数的含义是指让FPGA的设计工具把FPGA的输入端口到第一级寄存器之间的路径延迟（包括门延迟和线延迟）控制在10ns-3.5ns=6.5ns以内，其中10ns是系统时钟。
2. 寄存器到寄存器：
这种路径的约束是为了让FPGA设计工具能够优化FPGA内寄存器到寄存器之间的路径，使其延迟时间必须小于时钟周期，这样才能确保信号被可靠的传递。
由于这种路径只存在于FPGA 内部，通常通过设定时钟频率的方式就可以对其进行约束。
对于更深入的优化方法，还可以采用对寄存器的输入和寄存器的输出加入适当的约束，来使逻辑综合器和布线器能够对某条路径进行特别的优化。
还可以通过设定最大扇出数来迫使工具对其进行逻辑复制，减少扇出数量，提高性能。
3. 寄存器到输出：
这种路径的约束是为了让FPGA设计工具能够优化FPGA内部从最后一级寄存器到输出端口的路径，确保其输出的信号能够被下一级芯片正确的采到。
约束的名称：output delay。
约束条件的影响主要有3个因素：外部芯片的Tsu，电路板上信号延迟Tpd，时钟延迟Tclk。
Tsu 的参数通常需要查外部芯片的数据手册。
计算公式：output delay = Tsu+Tpd-Tclk。
例如：系统时钟100MHz，电路板上最大延迟2ns，时钟最大延迟 1.7ns，Tsu 1ns，输出延迟的值：max output delay = 1+2-1.7=1.3ns。
这个参数的含义是指让FPGA的设计工具把最后一级寄存器到输出端口之间的路径延迟（包括门延迟和线延迟）控制在10ns-1.3ns=8.7ns 以内。
4. 从输入端口到输出端口：
这种路径是指组合逻辑的延迟，指信号从输入到输出没有经过任何寄存器。
给这种路径加约束条件，需要虚拟一个时钟，然后通过约束来指定哪些路径是要受该虚拟时钟的约束。
在Synplifypro 和Precision中都有相应的约束来处理这种路径。
QuartusII软件中时钟Fmax约束步骤
作者：Altera中国区代理――骏龙科技武汉办事处
使用QuartusII软件对设计中的时钟进行约束的步骤如下：（这里以QuartusII5.0为例说明）1．如果实际中仅仅用到单个时钟按照图一所示约束即可。
例如，设计主时钟是19.44M,按照下面图一及图二中所示步骤约束即可，一般来讲，约束尽量留一些余量，如设计主时钟为19.44M,我们可以设置主时钟为25M。
图一：Timing Settings菜单
执行完图六所示步骤后跳出图七所示窗口，在图中相应位置输入相应的时钟频率即可，（可以根据设计需要选择时钟的占空比，一般设计50％的占空比）完成后点击OK。
此时即完成了对一个时钟的设置，如图八所示。
我们可以使用以上类似步骤继续把设计中其余时钟进行相应设置。
另外，对多个时钟设置后
我们可以根据需要修改或者删除。
图八：成功设置一个时候后的界面
说明：1.这里对时钟的约束仅仅针对输入管脚的时钟或者内部的时钟，不能应用于对输出时钟（管脚输出时钟）的约束。
2.这里仅仅说明的仅仅是对设计时钟的Fmax的约束步骤，很多时候由于设计复杂或者时钟要求比较高的场合，同时还需要对Tsu及Tco进行设置。
对
于Tsu及Tco的设置请参考另外一片文档。