毕业课程设计报告数字秒表的设计

合集下载

数字秒表课程设计报告

数字秒表课程设计报告

数字秒表课程设计报告湖北汽车工业学院课程设计( 说明书)数字秒表的设计班级/ 学号学生姓名指导教师一、概述数字式秒表是一种常用的计时工具,以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中,本文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。

本设计中数字秒表的最大计时是00.00——99.99s,也就是说分辨率是0.01秒,最后计数结果用数码管显示,需要实现清零、启动计时、暂停计时、继续计时等功能。

在本次设计中由四片74LS161构成计数器来实现秒表的计数功能。

由于需要比较稳定的信号,用555定时器与电阻和电容组成的多谐振荡器产生0.01HZ的信号,用四个数码管显示计时,最后在电路中加入了两个控制开关一个控制电路的启动和暂停;另一个控制电路的清零。

二、工作原理要实现数字秒表的控制,则要求数字信号控制系统由555脉冲时钟输出信号,且计数器具有开关实现启动计时、暂停计时、继续计时、实现清零等功能,而且需要数码管能够显示出数字。

图1 数字秒表电路的原理框图三、电路设计1.555多谐振荡器脉冲时钟信号电路图3 脉冲时钟信号电路图当555定时器接成多谐振荡器时可以知道电路的振荡周期为T=(R1+R2)Cln2,振荡频率为f=1/T=1/(R1+R2)Cln2,通过改变R和C的参数即可以改变振荡频率,同时多谐振荡器的占空比为q=T1/T=R1+R2/R1+2R2,而且多谐振荡器只有当高电平内部才是导通的,所以应该使占空比q非常高,假定q=98%,根据计算R1=4.7kΩ,R2=4.7k Ω,C1=1μF,此时的T大约也为0.01s。

2.计数显示电路图5 计数显示电路图74LS161集成芯片为集成4位二进制同步加法计数器,具有异步置0、同步并行置数、计数及保持功能。

它有同步置数控制端LOAD,异步清零控制端CLR,工作模式控制端ENP、ENT,时钟输入端CLK,进位输出端RCO,并行数据输入端D~A,计数输出端QD~QA。

数字秒表设计实验报告(一)

数字秒表设计实验报告(一)

数字秒表设计实验报告(一)数字秒表设计实验报告Introduction•实验目的:设计并实现一个数字秒表•实验时间:2021年10月10日至2021年10月15日•实验对象:本科计算机专业学生•实验设备:计算机、编程软件Experiment Procedure1.寻找合适的编程语言和开发工具2.设计秒表的用户界面3.编写代码实现秒表的计时功能4.测试并调试代码5.完善用户界面,添加重置和暂停功能6.进行性能测试,并分析结果Experimental Findings•选用Python编程语言和PyQt图形库进行开发•按照用户界面设计,实现了秒表的计时功能•通过测试,发现秒表计时准确性较高,误差范围小于0.1秒•添加了重置和暂停功能,提高了秒表的实用性•性能测试表明,在处理大数据量时,秒表的响应速度仍然较快Conclusion通过本次实验,我们成功设计并实现了一个功能完善的数字秒表。

通过合理的编程语言选择和用户界面设计,实验结果表明,我们的秒表具有准确的计时功能、良好的用户体验和较高的性能。

这对于计算机专业学生来说,具有较高的实用价值。

Future Work尽管我们已经取得了较好的实验结果,但仍有一些改进的空间。

在未来的工作中,我们计划:•进一步提高秒表的计时准确性,减小误差范围•探索更多的用户界面设计方案,增加更多便利的功能•优化性能,提高秒表在处理大数据量时的响应速度•结合云服务,实现秒表数据的备份和同步功能Acknowledgements感谢实验组的所有成员共同努力,以及指导老师的支持和指导,使得本次实验取得了圆满成功。

Reference无抱歉,关于数字秒表设计实验报告的文章已经终止。

数字逻辑课程设计_秒表

数字逻辑课程设计_秒表

数字逻辑课程设计_秒表一、教学目标本课程旨在让学生掌握秒表的基本原理和使用方法,培养学生的数字逻辑思维和实际操作能力。

具体目标如下:1.知识目标:学生能够理解秒表的工作原理,包括时间计算、计数器等基本概念。

2.技能目标:学生能够熟练使用秒表进行时间测量和计数,并能进行简单的故障排查和维修。

3.情感态度价值观目标:通过学习秒表,培养学生对科学技术的兴趣和好奇心,提高学生的问题解决能力和团队合作意识。

二、教学内容本课程的教学内容主要包括以下几个部分:1.秒表的基本原理:介绍秒表的工作原理,包括时间计算、计数器等基本概念。

2.秒表的使用方法:教授学生如何正确使用秒表进行时间测量和计数,包括操作步骤和注意事项。

3.秒表的故障排查和维修:培养学生对秒表故障的识别和解决能力,包括常见故障的原因和维修方法。

三、教学方法为了提高学生的学习兴趣和主动性,本课程将采用多种教学方法:1.讲授法:教师通过讲解秒表的基本原理和使用方法,让学生掌握相关知识。

2.讨论法:学生分组讨论秒表的使用心得和故障解决经验,促进学生之间的交流和合作。

3.案例分析法:教师提供一些实际的案例,让学生分析并解决秒表的使用问题,培养学生的实际操作能力。

4.实验法:学生在实验室进行秒表的操作和实践,加深对秒表的理解和掌握。

四、教学资源为了支持教学内容和教学方法的实施,丰富学生的学习体验,我们将准备以下教学资源:1.教材:选择合适的秒表教材,为学生提供系统的学习资料。

2.参考书:提供一些相关的参考书籍,供学生进一步深入学习。

3.多媒体资料:制作一些教学视频和演示文稿,帮助学生更好地理解秒表的工作原理和使用方法。

4.实验设备:准备一些秒表和相关实验设备,让学生进行实际操作和实验。

五、教学评估为了全面、客观、公正地评估学生的学习成果,本课程将采用以下评估方式:1.平时表现:通过观察学生在课堂上的参与程度、提问回答、小组讨论等表现,评估其学习态度和理解能力。

数字电路课程设计报告数字秒表

数字电路课程设计报告数字秒表

数字电路课程设计报告——数字秒表一、设计任务与技术指标:设计数字秒表,以实现暂停、清零、存储等功能。

设计精度为0.01秒。

二、设计使用器件:74LS00 多片74163 4片4511 4片NE555 1片二极管1枚LED 共阴极七段译码器 4 个导线、电阻若干三、数字秒表的构成:利用555 设计一个多谐振荡器,其产生的毫秒脉冲触发74LS163计数,计时部分的计数器由0.01s 位、0.1s 位、s 个位、和s 十位共四个计数器组成,最后通过CD4511 译码在数码管上显示输出。

由“启动和停止电路”控制启动和停止秒表。

由“接地”控制四个计数器的清零。

图1 电子秒表的组成框图四、实现功能及功能特点:(1)、在接通电源后秒表显示00:00,当接通计时开关时秒表开始计时。

(2)、清零可在计时条件下也可在暂停条件下进行。

(3)、解决了在使用163清零端和保持端时由于163默认的清零端优先级高于保持端造成的0.01秒位上无法保持到0.09的技术问题。

(4)、增加了数据溢出功能,由于是4位秒表,最多计到一分钟,当秒表到达一分钟时,秒表自动暂停显示在60:00秒处,此时二极管发亮,起警示灯作用。

清零后则可继续计时。

(5)、由于条件有限,我们自己用导线制作了电源、清零、暂停等开关以减少导线的拔插造成的面板的不美观。

下图为完整课程设计的实物图:五、课程设计原理:本课程设计由模6000计数器和其控制电路组成,模6000计数器功能由同步加法计数器74163和与非门74LS00组成。

74163的功能及用法:74163同步加法计数器具有以下功能:(1)、同步清零功能。

当清零端输入低电平,还必须有时钟脉冲CP的上升沿作用才能使各触发器清零,此过程为同步清零。

(2)、同步并行置数功能。

(3)、同步二进制加计数功能。

(4)、保持功能。

综上所述,74163是具有同步清零、同步置数功能的4位二进制同步计数器。

74163的应用:(1)、构成任意模的计数器将74163与少量门电路结合可构成任意模计数器。

数字秒表课程设计报告

数字秒表课程设计报告

一、设计任务与要求①能实现自动计数、进位和清零。

②能实现手动复位。

③能实现秒表的暂停和回复。

二、方案论证与选择(1)脉冲的接法1-1555定时器的管脚接法(c )直观图1-2 555定时器的工作功能表(2)计数器有了时间标准“秒”信号后,就可以根据设计要求设定时、分、秒计数器:分和秒计数器都采用60进制计数器,时采用24进制的计数器,都可采用74LS160来实现。

74LS160是十进制同步加法计数器。

1-3 74LS160逻辑功能由逻辑图与功能表知,在74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD为异步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。

当RC=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。

当RC=1、LD=0时,电路工作在预置数状态。

这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。

当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。

同时C的状态也得到保持。

如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。

当RC=LD=EP=ET=1时,电路工作在计数状态。

从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。

利用C端输出的高电平或下降沿作为进位输出信号。

(3)输出及显示模块(数码管及74LS47和电阻构成)两个74LS47分别连接成十进制计数器,一个输出十分之一秒,一个输出秒,并通过两个译码器显示00-59秒的秒表数值。

图1-4 显示模块的接线图(4)计数的暂停和手动复位的控制所谓的暂停就是停止脉冲的输出,没有脉冲显示数码管的示数就会停止,再接入脉冲则数码管的示数继续走动。

数字秒表课程设计及仿真

数字秒表课程设计及仿真

数字秒表课程设计及仿真一、课程目标知识目标:1. 学生能理解数字秒表的基本原理,掌握其计时功能的工作机制。

2. 学生能描述数字秒表电路的组成,包括时钟电路、触发器、计数器等关键元件。

3. 学生能够运用所学知识,分析并解释数字秒表中时间测量的精度和误差来源。

技能目标:1. 学生能够运用仿真软件设计并搭建一个简单的数字秒表电路模型。

2. 学生通过实际操作,学会设置数字秒表,进行时间的测量和记录,掌握基本的时间计算方法。

3. 学生能够利用仿真工具对数字秒表电路进行调试,解决简单的故障问题。

情感态度价值观目标:1. 学生通过课程学习,培养对电子科技的兴趣,增强对科学探究的热情。

2. 学生能够在小组合作中发展团队协作精神,学会相互尊重和交流分享。

3. 学生通过实际操作和问题解决,培养面对挑战的积极态度和解决实际问题的自信心。

课程性质:本课程属于电子技术实践课程,结合理论教学与实际操作,强调知识的应用与创新。

学生特点:考虑到学生年级特点,课程设计将结合学生的好奇心和动手能力,通过形象直观的仿真实验,激发学生的学习兴趣。

教学要求:教学过程中应注重理论与实践相结合,强调知识的应用和技能的培养,通过课程学习,使学生能将所学知识内化为解决实际问题的能力。

教学评估将基于学生在课程中的具体学习成果进行。

二、教学内容本课程教学内容主要包括以下几部分:1. 数字秒表基本原理:介绍数字秒表的计时原理,分析时钟电路、触发器、计数器等关键元件的工作原理。

2. 数字秒表电路组成:详细讲解数字秒表的电路结构,包括时钟电路、控制电路、显示电路等组成部分。

3. 仿真软件应用:教授学生如何使用仿真软件,搭建数字秒表电路模型,并进行调试。

4. 实践操作:指导学生进行数字秒表的设置、时间测量和记录,以及基本的时间计算方法。

5. 故障分析与解决:教授学生如何分析数字秒表电路中的常见故障,并运用所学知识解决问题。

教学内容安排如下:第一课时:数字秒表基本原理及电路组成1. 介绍计时原理和关键元件2. 分析电路结构及工作原理第二课时:仿真软件应用与实践操作1. 搭建数字秒表电路模型2. 进行仿真调试和实际操作第三课时:故障分析与解决1. 分析常见故障及其原因2. 解决实际问题,提高操作技能教学内容与教材关联性:本课程内容紧密联系教材中关于数字电路、计时器等方面的知识,确保学生所学内容的科学性和系统性。

数字秒表课程设计报告

数字秒表课程设计报告

目录数字秒表设计实验任务书 (1)一、设计实验目的: (1)二、设计实验说明及要求: (1)三、数字秒表组成及功能: (1)四、系统硬件要求: (1)五、设计内容及步骤: (2)六、硬件实现 (2)实验报告 (2)一、数字秒表顶层设计 (2)二、数字秒表内部设计 (3)1、分频器 (3)2、十进制计数器 (4)3、六进制计数器 (5)4、二十四进制计数器 (7)5、数据选择和数码管选择模块 (8)6、数码管驱动模块: (9)三、数字秒表仿真波形 (11)四、硬件验证 (11)五、实验总结 (11)数字秒表设计实验任务书一、设计实验目的:在MAX+plusII软件平台上,熟练运用VHDL语言,完成数字时钟设计的软件编程、编译、综合、仿真,使用EDA实验箱,实现数字秒表的硬件功能。

二、设计实验说明及要求:1、数字秒表主要由:分频器、扫描显示译码器、一百进制计数器、六十进制计数器(或十进制计数器与6进制计数器)、十二进制计数器(或二十四进制计数器)电路组成。

在整个秒表中最关键的是如何获得一个精确的100H Z 计时脉冲,除此之外,数字秒表需有清零控制端,以及启动控制端、保持保持,以便数字时钟能随意停止及启动。

2、数字秒表显示由时(12或24进制任选)、分(60进制)、秒(60进制)、百分之一秒(一百进制)组成,利用扫描显示译码电路在八个数码管显示。

3、能够完成清零、启动、保持(可以使用键盘或拨码开关置数)功能。

4、时、分、秒、百分之一秒显示准确。

三、数字秒表组成及功能:1、分频率器:用来产生100H Z计时脉冲;2、二十四进制计数器:对时进行计数;3、六进制计数器:分别对秒十位和分十位进行计数;4、十进制计数器:分别对秒个位和分个位进行计数;5、扫描显示译码器:完成对7字段数码管显示的控制;四、系统硬件要求:1、时钟信号为10MHz;2、FPGA芯片型号EPM7128LC84—15、EP1K30TC144—3或EP1K100QC208—3(根据实验箱上FPGA芯片具体选择);3、8个7段扫描共阴级数码显示管;4、按键开关(清零、启动、保持);五、设计内容及步骤:1、根据电路持点,用层次设计概念。

数字秒表设计报告

数字秒表设计报告

吉林建筑工程学院电气与电子信息工程学院微机原理课程设计报告设计题目:数字秒表的设计专业班级:学生姓名:学号:指导教师:设计时间:数字秒表设计报告一、课程设计目的通过该设计,掌握8255并行接口芯片、8253定时计数芯片的使用和数码管的使用,并掌握相应的程序设计和电路设计的技能。

是对8255并行接口芯片章节理论学习的总结和补充,为后续的硬件课程的学习打下基础。

二、课程设计的内容及要求利用8253计数器2和计数器1,实现1Hz信号的产生,然后计数器采用硬件触发选通方式计数,CPU读取计数结果,并转换为读秒计数,并把读秒计数的结果用数码管显示出来(2位)。

三、总体设计方案设计一个利用微机原理与接口技术完成秒表的设计方案, 该方案主要是选择8253A的计数器2与计数器1产生一个1Hz的中断脉冲,其输出端与不可屏蔽中断请求信号端相连接。

利用1.19318MHz脉冲方波输入CLK2,设置CLK2的初值为59659,将CLK2的输出端连接到CLK1,设置CLK1的初值为20,将OUT1连接到8086CPU 的NMI端。

将NMI端有一个低电平信号输入时,8086CPU将产生中断进行秒计数。

8086通过8255A将PA口作为段选信号输出端,将PB口作为片选信号输出端。

图3.1 方案设计框图此方案的核心内容是利用微机原理与接口技术完成秒表的设计方案,该方案主要是选择8253A的计数器2和计数器1进行1s的定时,其输出于OUT1与8086的NMI相连,当定时到1s的时候产生一个中断信号,在中断服务程序进行秒的计数,并送入相应的存储单元;8255的A口接七段数码管的段选信号,B口接七段数码管的位选信号,秒的数值通过对8255的编程可以显示在七段数码管上面。

该方案是利用微机接口技术的典范案例,就可行性而言,也是行之有效的。

四、硬件系统设计8086简介Intel 8086拥有四个16位的通用寄存器,也能够当作八个8位寄存器来存取,以及四个16位索引寄存器(包含了堆栈指标)。

数字式秒表的课程设计报告范文

数字式秒表的课程设计报告范文

数字式秒表的课程设计报告范文目录第一章系统概述------------------------------------------------------------------------------11.1系统设计思路与总体方案--------------------------------------------------------------11.2总体工作过程-----------------------------------------------------------------------------21.3各功能块的划分和组成-----------------------------------------------------------------21.4芯片简介-----------------------------------------------------------------------------------2第二章单元电路的设计和总体分析------------------------------------------------------92.1毫秒信号的发生电路--------------------------------------------------------------------92.2分、秒、毫秒计数电路-----------------------------------------------------------------102.3组合设计-----------------------------------------------------------------------------------12第三章总体电路的设计与安装------------------------------------------------------------153.1PCB电路板的制作----------------------------------------------------------------------153.1安装调试的步骤--------------------------------------------------------------------------163.2遇到的主要的问题及注意事项--------------------------------------------------------17第四章总结------------------------------------------------------------------------------------18附录1元器件明细表------------------------------------------------------------------------19附录2总原理接线图------------------------------------------------------------------------19参考文献---------------------------------------------------------------------------------------20第一章系统概述1.1系统设计思路与总体方案通过对设计要求的分析,应用相关的数字电子电路方面的知识画出原理图,检查无误后,将原理图在EWB中仿真,验证通过无误后,可以考虑使用何种方案来实现设计电路。

数字秒表课程报告

数字秒表课程报告

目录一.引言1.设计目的 (2)2.设计要求 (3)3.设计内容 (3)二.电路分析1.电路总框图和各电路分析 (3)2.电路原理图和电路工作原理 (5)3.PCB图 (6)三.元件分析1.74HC160 (6)2.74LS48 (7)3.数码管 (10)4.555定时器 (11)5.元件清单 (12)四.数字秒表的测试1.整体测试 (12)2.准确度测试 (13)五.总结和收获 (13)数字秒表设计一.引言数字式秒表是一种常用的计时工具,以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中,下文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。

本设计中数字秒表的最大计时是9.9秒,也就是说分辨率是0.1秒,最后计数结果用数码管显示,需要实现清零、启动计时、暂停计时、继续计时等功能。

在本次实验中由两片74HC160构成两片74LS48实现秒表的计数功能。

由于需要比较稳定的信号,我们用555定时器与电阻和电容组成的多谐振荡器产生100HZ的信号,用两个数码管显示计时,最后在电路中加入了两个控制开关一个控制电路的启动和暂停;另一个控制电路的清零。

1.设计目的(1)运用有关课程的基础理论和技能解决实际问题,并进一步提高专业基本技能和创新能力。

(2)建立数字电子电路系统的基本概念。

(3)熟悉555方波振荡器的应用。

(4)熟悉计数器的级联及级数、译码和显示电路的整体配合。

(5)熟练掌握protel99SE软件。

(6)掌握数字秒表的组成和工作原理。

(7)加强制板和焊接能力。

2.设计要求(1)以0.1秒为最小单位。

(2)秒表可显示0~9.9秒的量程。

(3)该秒表具有清零、开始计时、暂停计时和停止计时的功能。

3.设计内容(1)完成数字秒表的设计,画出电路原理图。

(2)运用protel99SE软件画出PCB图。

(3)制板、装元件并焊接出数字秒表的整体设计电路。

(4)测试数字秒表的清零、开始计时、暂停计时和停止计时的功能。

数字秒表课程设计报告心得

数字秒表课程设计报告心得

数字秒表课程设计报告心得一、课程目标知识目标:1. 学生能够理解数字秒表的基本概念,掌握其工作原理和功能。

2. 学生能够运用数字秒表进行计时,进行时间加减运算,并解决实际问题。

3. 学生了解数字秒表在日常生活和体育竞技中的应用。

技能目标:1. 学生掌握数字秒表的操作方法,包括启动、停止、复位等功能。

2. 学生能够运用数字秒表进行简单的时间测量,提高实际操作能力。

3. 学生能够通过数字秒表进行时间数据分析,提高解决问题的能力。

情感态度价值观目标:1. 培养学生对数字秒表及相关电子产品的兴趣,激发学习科学技术的热情。

2. 培养学生严谨、细心的实验态度,养成良好的实验习惯。

3. 增强学生的团队协作意识,提高沟通与交流能力。

课程性质分析:本课程为四年级科学课的实验部分,结合数字秒表的实际应用,培养学生动手操作能力和实践探究能力。

学生特点分析:四年级学生具备一定的科学知识和实验技能,对新鲜事物充满好奇,但操作能力和数据分析能力有待提高。

教学要求:1. 注重实践操作,让学生在实际操作中掌握数字秒表的使用方法。

2. 引导学生运用数字秒表进行时间测量,培养学生的实际应用能力。

3. 结合日常生活和体育竞技,提高学生对数字秒表价值的认识。

二、教学内容1. 数字秒表的基本概念与原理:- 介绍数字秒表的结构、工作原理及功能。

- 解释数字秒表的计时单位及精度。

2. 数字秒表的操作与应用:- 演示数字秒表的启动、停止、复位等基本操作。

- 指导学生进行实际操作,如测量短距离跑步、跳远等运动的时间。

3. 时间数据的处理与分析:- 教授如何记录和处理数字秒表测量得到的时间数据。

- 引导学生运用数据分析解决实际问题,如计算平均速度、比较运动成绩等。

4. 数字秒表在生活中的应用:- 讲解数字秒表在日常生活中的应用,如烹饪、运动锻炼等。

- 分析数字秒表在体育竞技中的作用,如计时、评分等。

教材章节关联:本教学内容与四年级科学教材中“时间与运动”章节相关,涉及时间测量、数据分析等内容。

数字秒表设计报告

数字秒表设计报告

《电子技术》课程设计报告题目数字式秒表学院(部)长安大学电控学院专业自动化(交通信息与控制)班级32010901学生姓名潘应久张杰崔骞学号3201090114、18、1512 月18 日至12 月30 日共 2 周指导教师(签字)目录内容摘要设计要求系统概述(1)计数显示(2)译码控制(3)D触发器电路(4)时钟发生器 系统综述总结及参考文献数字式秒表一、摘要:作为数字式秒表,所以必须有一个数字显示。

按设计要求,须用数码管来做显示器。

题目要求最大记数值为99分钟59秒99,那则需要六个数码管。

要求计数分辨率为0.01秒,那么我们需要相应频率的信号发生器。

选择信号发生器时,有两种方案:一种是用晶体震荡器,另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。

电路的功能部分主要使用的是74LS160、74LS138三线-八线译码器、D触发器以及由竞争与冒险原理设计出的产生低触发脉冲的电路,以及开关电路和基本的与门、与非门、或门等。

二、设计要求:任务书:主要技术指标与要求1、秒表最大计时值为99分59.99秒;2、6位数码管显示,分辨率为0.01秒;2、具有清零、启动计时、暂停及继续计数等控制功能;4、控制操作键不超过两个第一章、系统概述设计数字式秒表,主要分为部分:(一)、计数显示(二)、译码控制(三)、D触发器电路(四)、时钟发生器。

(一)、计数显示:数字式秒表要求最大计时值为99分59.99秒,故采用六个显示管,采用六个74LS160(十进制计数器)实现计数功能,计数器的输出接到显示管。

其中第四个74LS160计数器采用同步计数法改成六进制,其余均用十进制即可。

电路图如下:(二)、译码控制:电路要求实现四个功能:具有清零、启动计时、暂停及继续计数等控制功能,但只能用两个控制操作键。

控制键可用开关表示,要使两个控制键实现四个功能,则可以用74LS138实现。

现在用Y0(00)表示启动计时,Y1(01)表示暂停,Y2(10)表示清零,Y3(11)表示继续计数。

数字秒表设计EDA课设报告

数字秒表设计EDA课设报告

数字秒表设计EDA课设报告概述本课设要求设计一款加减计时秒表,需要实现的功能如下: - 显示秒表计时的数字; - 点击“开始”按钮开始计时; - 点击“停止”按钮停止计时; - 点击“复位”按钮清零计时; - 点击“加号”和“减号”按钮可以每次增加或减少1秒计时。

为了完成上述功能,我们选择EDA软件进行仿真和布图设计。

设计思路我们首先需要构思秒表的实现流程,考虑到需要实时更新读取的数据,所以我们选择使用FPGA芯片作为逻辑控制基础。

FPGA芯片是可编程逻辑芯片,可以对逻辑电路进行可编程配置,实现各种功能,如:加法器、减法器、触发器等。

整体设计思路我们将秒表的设计思路划分为以下步骤: 1. 使用时钟信号,设置计时寄存器和数码管显示寄存器; 2. 配合开始、停止两个开关控制开始和停止计时; 3. 设置加减计时器,在每次计时加减操作时使用; 4. 清零操作使用复位开关实现。

时钟信号和计时寄存器时钟信号可以使用EDA软件自带的时钟模块实现,设置计时寄存器用于记录加减后的计时结果。

这部分主要有以下几个步骤: - 外部时钟进入FPGA芯片中;- 引出一个指定频率的时钟信号; - 将时钟信号连接到计时寄存器的时钟端; - 计时寄存器向外部输出计时结果。

开始、停止控制实现开始、停止控制实现需要引入开关电路,可以使用EDA软件预设的开关模块。

我们可以将开关模块与数码管显示寄存器和计时寄存器进行连接,参考以下步骤进行实现: - 设计电路,将“开始”和“停止”两个开关用于控制计时器寄存器的启动和停止; - 将时钟信号连接到开关电路中,作为同步信号; - 将开关电路输出的信号连接到计时器寄存器和数码管显示寄存器。

这样,在开始计时时,计时寄存器会开始计时,并输出计时结果到数码管;而停止计时时,计时寄存器和数码管都会停止更新。

加减计时器和清零操作加减计时器和清零操作也可以使用EDA软件中的加减器模块和复位模块来实现。

实现步骤如下: - 设计加减计时器模块,包含加减按钮、加减器、计时寄存器,将加减按钮连接至加减器,加减器连接至计时寄存器; - 设计一个带复位功能的复位模块,将复位按钮连接至计时器寄存器和数码管。

简易数字秒表课程设计

简易数字秒表课程设计

《电子设计自动化》课程设计汇报学校:专业:班级:姓名:指导教师:12 月16 日目录1.课程名称 (2)2.设计任务和规定 (2)2.1设计任务 (2)2.2设计规定 (2)3.措施选择与论证 (2)3.1方案选择 (2)3.2方案论证 (2)4.方案旳原理图 (3)4.1方案原理图 (4)4.2总体电路图,布线图以及阐明 (5)4.3单元电路设计及阐明 (5)5.电路调试 (8)6.收获体会、存在问题和深入旳改善意见 (9)简易数字秒表1.课程名称:《简易数字秒表》2.设计任务和规定2.1设计任务:数字式秒表实现简朴旳计时与显示,按下启动键开始清零计时,按下停止键,计时停止。

具有“ 分”(00—59)“秒”( 00—59)数字显示,辨别率为1 秒。

计时范围从 00分 00 秒到 59 分 59 秒。

2.2设计规定:阅读有关科技文献,上网搜索有关资料,设计多种方案设计,予以论证,最终选择最佳方案。

1、将提供旳1024hz旳方波源转换成1hz 旳方波源。

2、秒表旳范围为0-59分59秒。

3、最终用数码管显示。

3. 措施选择与论证3.1.方案选择在设计之初,我们有两个方案,都实现了59分59秒旳成果,不过通过小组组员旳讨论,一致选定采用方案二,该方案是在Proteus软件环境下实现旳秒表计时功能,就制作上较方案一还是很不错旳。

3.2. 方案论证我们重要采用74LS90芯片和555计时器,74LS90 是二 -- 五十进制计数器,根据进制转换,很好旳实现了六进制旳功能,参照了各有关书籍及网上旳某些资料,我们做好了目前旳电路图,通过仿真,我们到达了预期旳成果。

4.方案旳原理图方案设计一:4.1方案原理框图:4.2总体电路图,布线图以及阐明:阐明:上图是用EWB软件仿真旳简易秒表设计旳总体电路图,主体部分采用4片74LS160芯片构成进位计数器,据其引脚功能连线并设置对应使能和触发端;其中两个与非门是通过反馈输出进行6进制旳控制,两个与门实现高位两片74LS160旳使能控制,到达秒表计数旳功能。

60秒数字秒表课程设计

60秒数字秒表课程设计

60秒数字秒表课程设计一、课程目标知识目标:1. 学生能理解数字秒表的基本原理,掌握其计时功能的使用方法。

2. 学生能够运用数学知识,进行时间计算,准确地读取和转换秒表显示的时间。

3. 学生理解时间单位秒的概念,并将其与日常生活中的时间感知相结合。

技能目标:1. 学生能够熟练操作数字秒表,进行开始、停止、复位等基本功能的使用。

2. 学生通过实践,提高对时间分配与管理的能力,培养准确计时的技能。

3. 学生能够设计并实施简单的计时实验,通过数据收集与分析,锻炼科学探究能力。

情感态度价值观目标:1. 学生培养对时间的尊重意识,增强时间管理的重要性认识,形成良好的时间观念。

2. 学生在合作完成计时任务时,培养团队协作精神和公平竞争意识。

3. 学生通过对时间的精确测量和计算,体验科学探究的乐趣,激发对科学学习的兴趣。

课程性质:本课程为小学四年级科学课程的一部分,结合数学知识与科学实验,提高学生对时间概念的理解。

学生特点:四年级学生对时间有基本的认识,动手操作能力较强,对科学实验有较高的兴趣。

教学要求:通过直观的教学活动和实验操作,使学生在实践中掌握知识,提高技能,并在情感态度上得到培养。

教学设计应注重实践性与互动性,确保学生能够达成具体的学习成果,并通过有效评估手段进行学习效果的评价。

二、教学内容本课程依据课程目标,结合教材内容,设计以下教学大纲:1. 数字秒表的基本原理- 介绍秒表的构造及工作原理。

- 理解数字显示和时间计算的基础知识。

2. 数字秒表的操作方法- 学习开始、停止、复位等功能键的使用。

- 掌握如何读取和记录秒表上的时间数据。

3. 时间单位秒的认识- 深化对秒作为时间单位的概念理解。

- 通过实例展示秒在生活中的应用。

4. 实践活动:计时实验- 设计简单的计时任务,如测量物体下落时间。

- 实践中引导学生进行数据记录和分析。

5. 时间管理与分配- 引导学生讨论时间管理的重要性。

- 实践活动:在限定时间内完成任务,体验时间分配的效果。

数字秒表课程设计报告

数字秒表课程设计报告

《电子技术》课程设计题目:数字秒表设计专业:电气工程系班级:本电气自动化126姓名:黎梓浩学号:11指导老师:钟立华小组成员:曾志辉麦照文黎梓浩成绩:目录摘要,关键词,引言 3 一.设计目的 3 二.设计总体框图4三.设计原理及说明 4 四.单元电路设计 5 五.器件选择9 六.设计电路图9 七.安装与调试9 八.设计心得与体会10 九.参考文献11十.附录(实物图、原理图)12摘要:本文的数字秒表设计是利用数字电路,实现时、分、秒计时功能的装置。

具有较长的使用寿命,因此得到了广泛的应用。

关键词:计时精确计数器显示器74LS160引言:在科技高度发展的今天,集成电路和计算机应用得到了高速发展。

尤其是计算机应用的发展。

它在人们日常生活中已逐渐崭露头角,大多数电子产品多是有计算机电路组成,如:手机、mp3等。

而且将来的不久他们的身影将会频繁的出现在我们身边。

各种家用电器多会实现微电脑技术。

电脑各部分在工作时多是一时间为基准的。

本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。

秒表在很多领域充当一个重要角色。

在各种比赛中对秒表的精确度要求很高,尤其是一些科学实验,他们对时间精确度达到了几纳秒级别。

一.设计目的1.了解数字秒表的主体电路的组成及工作原理;2.熟悉集成电路及有关电子原件的使用;3.学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电路的综合应用;4.掌握电子电路一般设计方法和设计流程;5.掌握protel等绘图软件的使用。

二.设计总体框图三.设计原理及说明数字秒表具有操作方便、使用简单、计数精准等使用优点,在日常生活中的到了广泛认可和使用。

数字秒表的设计属于中规模集成芯片设计。

本设计中CP脉冲采用555多谐振荡方波脉冲,频率为100Hz。

如果需要更精确的计数条件,可以选择石英晶振输入。

主计时电路采用3片74LS160构成的同步清零计数器,毫秒计数级为100进制,即毫秒计数100次向上进1,依此类推,秒计数为60进制。

数字秒表设计总结报告

数字秒表设计总结报告

数字秒表课程设计总结报告一、课题名称数字秒表设计二、内容摘要本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。

电路设计基本包括0.1秒脉冲发生器,信号控制端,整形电路,计数电路,译码电路和显示器这几部分构成。

0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现,由3端口接入计数器的时钟端。

信号控制端由RS触发器实现,能够对整个电路进行清零、计数、停止和复位的作用。

整形电路有单稳态触发器构成,对RS触发端输出的信号进行整形,但不改变其逻辑符号。

本实验的技术器由两个十进制BCD码74LS160级联而成。

在计数器的四个输出端分别接译码器的四个置数端,译码器由74LS48实现。

这个电路设有两个开关K1,K2,通过K1,K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。

这样,一个简易的数字秒表便设计完成了。

三、课题任务,指标,功能要求课题任务:用中小规模集成电路设计一个数字秒表。

指标:计数范围在0.0—9.9秒之间。

功能要求:有清零、计数、停止和复位的功能。

四、单元框图五、单元电路设计,参数计算,元器件选择1、0.1秒脉冲发生器:参数计算:T=0.7(Ra+2Rb)C555定时器构成多谐振荡器,其芯片功能表如下:TH TR非R非OUT DISX X L L 导通>2/3Vcc >1/3Vcc H L 导通<2/3Vcc >1/3Vcc H 原状态原状态<2/3Vcc <1/3Vcc H H 关断注明:6脚为THR,触发器输入端,低电平有效。

2脚为TRI,阀值输入端,高电平有效。

4脚为RST,总复位端,低电平有效。

7脚为DIS,放电端。

5脚为CON,控制端。

1脚接地,8脚接电源。

3脚为输出端。

TD为内部三极管。

其管脚图如下所示:2、信号控制端,RS触发器,实现对这个电路的清零、计数、停止、复位功能。

RS触发器,其功能表如下:Rd非Sd非Q n+1Q n+1非1 1 Q n Q n非0 1 0 11 0 1 00 0 1* 1*注:RS触发器可由导线与74LS00二输入与非门构成Rd非和Sd非都为1时,基本RS触发器实现信号保持功能,即Q n+1=Q n,Q n+1非=Q n非;当Rd非=0时,基本RS触发器直接置零;当Sd非=0时,基本RS触发器置1.3、计数器用74LS160实现:输入输出CP Rd非LD非EP ET A B C D QA QB QC QD ×L ×××××××L L L L ↗H L ×× A B C D A B C D ×H H L ×××××保持×H H ×L ××××保持↗H H H H ××××计数↗H L ××L L L L L L L L 注:当Rd非=0时,计数器清零;当Rd非=1,LD非=0时,计数器预置数;当前两者都为1,EP或ET为0时,计数器有保持功能;当四者全为1时,计数器进行计数功能。

数字秒表设计实验报告

数字秒表设计实验报告

数字秒表设计实验报告数字秒表设计实验报告1. 引言•简要介绍实验的目的和意义2. 设计原理•介绍数字秒表的基本原理和工作流程3. 实验步骤•列出实验的具体步骤和操作流程4. 实验结果分析•分析实验过程中的数据和观测结果•对实验结果进行解释和讨论5. 实验结论•给出实验的总结和结论6. 实验改进•提出对实验的改进建议和优化方案7. 参考资料•引用相关的文献和资料来源8. 附录•将实验过程中的数据、图表等附加在文末作为附录以上为一个大致的框架,具体内容根据实验的实际情况进行填写。

本实验报告使用Markdown格式,通过使用标题和列表等语法,使文章更加清晰易读。

注意,为了遵守规则,本文中不包含实际的字母、图片或网址。

希望这份指导对你有所帮助!数字秒表设计实验报告1. 引言•实验目的:本实验旨在设计一个数字秒表,用于测量时间,并掌握数字电路的设计原理和实践技能。

•实验意义:准确测量时间是科学研究和生产实践中的重要要求,数字秒表作为计时测量的常用工具,具有广泛的应用价值。

2. 设计原理•数字秒表的基本原理是利用稳定的时钟信号源产生时间基准,通过计数器、时钟分频电路和显示模块实现对时间的测量和显示。

3. 实验步骤1.首先确定秒表的最高位数,根据实际需求选择适当的位数。

2.设计计数器电路,使用计数器芯片进行计数,根据最高位数确定计数器的范围。

3.设置时钟分频电路,通过将时钟信号分频得到适合计数器工作的时钟频率。

4.连接计数器和时钟分频电路,确保二者能够正确配合。

5.设计显示模块,将计数器的输出转换为数字形式,用于显示具体的时间数值。

6.连接显示模块和计数器,进行正确的信号传递和信息显示。

7.进行测量和验证,检查秒表的测量准确性并进行调整。

4. 实验结果分析•对实验过程中的数据和观测结果进行分析•通过比较测量结果与标准时间的差异,评估秒表的准确性•分析秒表存在的潜在问题并提出解决方案5. 实验结论•总结实验设计和实验过程•归纳出实验结果和分析的要点•得出对设计的数字秒表的结论,包括准确性、可靠性和实用性等方面的评价6. 实验改进•针对实验中发现的问题,提出改进的建议和优化方案•探讨可能的改进措施,包括电路设计、算法优化、显示方式等方面的改进7. 参考资料•[1] 电子技术实验教程,XXX出版社•[2] 数字电路原理与设计,XXX出版社8. 附录•实验数据表格•电路图和连接图•实验中使用的元器件清单以上为数字秒表设计实验报告的大致框架,实验的具体内容和结果分析部分需要根据实际情况进行填写。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

(此文档为word格式,下载后您可任意编辑修改!)目录1 引言 (1)1.1 课程设计的目的 (1)1.2 课程设计的内容 (1)2 EDA、VHDL简介 (1)2.1 EDA技术 (1)2.2 硬件描述语言——VHDL (2)3设计过程 (4)3.1 设计规划 (4)3.2 各模块的原理及其程序 (4)3.2.1控制模块 (5)3.2.2时基分频模块 (5)3.2.3计时模块 (6)3.2.4显示模块 (7)4系统仿真 (9)结束语 (13)致谢 (14)参考文献 (15)附录 (16)1 引言在科技高度发展的今天,集成电路和计算机应用得到了高速发展。

尤其是计算机应用的发展。

它在人们日常生活已逐渐崭露头角。

大多数电子产品多是由计算机电路组成,如:手机、mp3等。

而且将来的不久他们的身影将会更频繁的出现在我们身边。

各种家用电器多会实现微电脑技术。

电脑各部分在工作时多是一时间为基准的。

本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。

秒表在很多领域充当一个重要的角色。

在各种比赛中对秒表的精确度要求很高,尤其是一些科学实验。

他们对时间精确度达到了几纳秒级别。

1.1 课程设计的目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,对计算机系统中时钟控制系统进一步了解,掌握状态机工作原理,同时了解计算机时钟脉冲是怎么产生和工作的。

在掌握所学的计算机组成与结构课程理论知识时。

通过对数字秒表的设计,进行理论与实际的结合,提高与计算机有关设计能力,提高分析、解决计算机技术实际问题的能力。

通过课程设计深入理解计算机结构与控制实现的技术,达到课程设计的目标。

1.2 课程设计的内容利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。

该数字秒表能对0秒~59分59.99秒范围进行计时,显示最长时间是59分59秒。

计时精度达到10ms。

设计了复位开关和启停开关。

复位开关可以在任何情况下使用,使用以后计时器清零,并做好下一次计时的准备。

2 EDA、VHDL简介2.1 EDA技术EDA是指以计算机为工作平台,融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包,它根据硬件描述语言HDL完成的设计文件,自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真,直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

目前EDA主要辅助进行三个方面的设计工作:IC设计、电子电路设计和PCB设计。

没有EDA技术的支持,想要完成超大规模集成电路的设计制造是不可想象的;反过来,生产制造技术的不断进步又必将对EDA 技术提出新的要求。

2.2 硬件描述语言——VHDL★ VHDL的简介VHDL语言是一种用于电路设计的高级语言。

它在80年代的后期出现。

最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。

但是,由于它在一定程度上满足了当时的设计需求,于是他在1987年成为A IIEEE的标准(IEEE STD)。

1993年更进一步修订,变得更加完备,成为A IIEEE 的A IIEEE STD标准。

目前,大多数的CAD厂商出品的EDA软件都兼容了这种标准。

自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。

此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。

1993年,IEEE 对VHDL进行了修订,从更高的抽象层次和系统描述能力上扩展VHDL的内容,公布了新版本的VHDL,即IEEE标准的版本,(简称93版)。

现在,VHDL和Verilog作为IEEE 的工业标准硬件描述语言,又得到众多EDA公司的支持,在电子工程领域,已成为事实上的通用硬件描述语言。

有专家认为,在新的世纪中,VHDL于Verilog语言将承担起大部分的数字系统设计任务。

★ VHDL语言的特点VHDL的程序结构特点是将一项工程设计,关于用VHDL和原理图输入进行CPLDFPGA 设计的粗略比较:在设计中,如果采用原理图输入的设计方式是比较直观的。

你要设计的是什么,你就直接从库中调出来用就行了。

这样比较符合人们的习惯。

在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。

这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

应用VHDL进行工程设计的优点是多方面的。

(1)与其他的硬件描述语言相比,VHDL具有更强的行为描述能力,从而决定了他成为系统设计领域最佳的硬件描述语言。

强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证。

(2)VHDL丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验设计系统的功能可行性,随时可对设计进行仿真模拟。

(3)VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。

符合市场需求的大规模系统高效,高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

(4)对于用VHDL完成的一个确定的设计,可以利用EDA工具进行逻辑综合和优化,并自动的把VHDL描述设计转变成门级网表。

(5)VHDL对设计的描述具有相对独立性,设计者可以不懂硬件的结构,也不必管理最终设计实现的目标器件是什么,而进行独立的设计。

★ VHDL的设计流程它主要包括以下几个步骤:1.文本编辑:用任何文本编辑器都可以进行,也可以用专用的HDL编辑环境。

通常VHDL文件保存为.vhd文件,Verilog文件保存为.v文件2.功能仿真:将文件调入HDL仿真软件进行功能仿真,检查逻辑功能是否正确(也叫前仿真,对简单的设计可以跳过这一步,只在布线完成以后,进行时序仿真)3.逻辑综合:将源文件调入逻辑综合软件进行综合,即把语言综合成最简的布尔表达式。

逻辑综合软件会生成.edf或.edif 的EDA工业标准文件。

4.布局布线:将.edf文件调入PLD厂家提供的软件中进行布线,即把设计好的逻辑安放PLDFPGA 内。

5.时序仿真:需要利用在布局布线中获得的精确参数,用仿真软件验证电路的时序。

(也叫后仿真)通常以上过程可以都在PLDFPGA厂家提供的开发工具。

6.器件编程3设计过程3.1 设计规划本系统设计采用自顶向下的设计方案,系统的整体组装设计原理图如图3-1所示,它主要由控制模块、时基分频模块,计时模块和显示模块四部分组成。

各模块分别完成计时过程的控制功能、计时功能与显示功能。

3.2各模块的原理及其程序本系统设计由控制模块、时基分频模块,计时模块和显示模块四部分组成。

各模块实现秒表不同的功能。

图3-2就是整个系统原理图。

3.2.1控制模块计时模块的作用是针对计时过程进行控制。

计时控制模块可用俩个按钮来完成秒表的启动、停止和复位。

部分源程序如下:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CTRL ISPORT( CLR,CLK,SP:IN STD_LOGIC;EN :OUT STD_LOGIC);……………………………………………COM:PROCESS(SP,CURRENT_STATE)BEGINEND IF;END PROCESS;END BEHAVE;3.2.2时基分频模块时基分频模块的作用把输入时钟信号变为分频输出信号。

源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CB10 ISPORT( CLK: IN STD_LOGIC;CO : OUT STD_LOGIC);END CB10;ARCHITECTURE ART OF CB10 ISSIGNAL COUNT:STD_LOGIC_VECTOR (3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF RISING_EDGE(CLK)THENIF COUNT="1001"THENCOUNT<="0000";CO<='1';ELSECOUNT<=COUNT+1;CO<='0';END IF;END IF;END PROCESS;END ART;3.2.3计时模块计时模块执行计时功能,计时方法和计算机一样是对标准时钟脉冲计数。

他是由四个十进制计数器和俩个六进制计数器构成,其中毫秒位、十毫秒位、秒位和分位采用十进制计数器,十秒位和十分位采用六进制计数器。

源程序:①.十进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CDU10 ISPORT( CLK:IN STD_LOGIC;CLR,EN:IN STD_LOGIC;CN :OUT STD_LOGIC;COUNT10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END CDU10;…………………………………………………………………………END IF;END IF;END PROCESS;END ART;②六进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CDU6 IS……………………………………………………………………END IF;END IF;END PROCESS;END ART;③计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT IS………………………………………………………………END ART;3.2.4显示模块计时显示电路的作用是将计时值在LED数码管上显示出来。

计时电路产生的值经过BCD七段译码后,驱动LED数码管。

计时显示电路的实现方案采用扫描显示。

部分源程序:①数据选择器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MULX ISPORT( CLK,CLR,EN:IN STD_LOGIC;S_1MS:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S_10MS:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S_100MS:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S_1S:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S_10S:IN STD_LOGIC_VECTOR(3 DOWNTO 0);M_1MIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0);M_10MIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0);HOUR:IN STD_LOGIC_VECTOR(3 DOWNTO 0);OUTBCD:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);SEG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END MULX;ARCHITECTURE ART OF MULX ISSIGNAL COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0);………………………………………………………………END CASE;END IF;END PROCESS;END ART;②BCD七段译码器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BCD7 ISPORT(BCD:IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END BCD7;ARCHITECTURE ART OF BCD7 ISBEGINLED<=""WHEN BCD ="0000" ELSE""WHEN BCD ="0001" ELSE""WHEN BCD ="0010" ELSE""WHEN BCD ="0011" ELSE""WHEN BCD ="0100" ELSE""WHEN BCD ="0101" ELSE""WHEN BCD ="0110" ELSE""WHEN BCD ="0111" ELSE""WHEN BCD ="1000" ELSE""WHEN BCD ="1001" ELSE"";END ART;4系统仿真(1)时基分频模块的仿真(如图 4-1所示)分析:CLK为时钟信号的输入,CO为分频输出信号。

相关文档
最新文档