最新第三章-基本功率集成电路工艺
集成电路的基本制造工艺PPT培训课件
二氧化硅、氧化铝等是集成电路制造中常用的介质材料，用于隔离不同器件和层间绝缘。
氧化物
氮化硅、氮化硼等是具有高硬度、高熔点和高化学稳定性的介质材料，常用于保护和钝化表面。
氮化物
介质材料
金属材料
铜
铜是目前集成电路中主要的互连材料，具有低电阻、高可靠性等优点。
铝
铝是早期集成电路中常用的互连材料，具有成本低、延展性好等优点。
详细描述
集成电路的发展历程
集成电路的应用领域
总结词：集成电路的应用领域非常广泛，包括通信、计算机、消费电子、工业控制、医疗器械等。随着技术的不断发展，集成电路的应用领域还将不断扩大。
02
集成电路制造工艺流程
前道工艺流程
通过物理或化学气相沉积等方法在衬底上形成薄膜，作为集成电路的基本材料。
利用光刻胶和掩膜板，将设计好的电路图案转移到衬底上。
合金材料
金、银、铂等贵金属和铜、镍等贱金属的合金材料在集成电路制造中也有应用，用于提高器件性能和可靠性。
光刻胶是集成电路制造中最关键的材料之一，用于图形转移和掩膜。
光刻胶
研磨料用于表面处理和研磨，以实现平滑和洁净的表面。
研磨料
其他材料
04
集成电路制造设备与技术
光刻设备
用于将电路图案转移到晶圆片上，包括曝光机和光刻机等。
制造设备
随着集成电路的集成度不断提高，制程技术不断向纳米级别发展，目前已经达到纳米级别。
纳米制程技术
新型材料如碳纳米管、二维材料等在集成电路制造中的应用逐渐增多，为集成电路的发展提供了新的可能性。
新型材料应用
通过将多个芯片堆叠在一起，实现更高速的信号传输和更低的功耗，成为集成电路制造技术的重要发展方向。
第3章集成电路制造工艺ppt课件
2021/5/29
26
集成电路设计原理
1.1.4 埋层的作用
1.减小串联电阻〔集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响〔第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO 2
P+
P-Sub
N+埋层
EB C
N+ P N+
无生产线〔Fabless〕集成电路设计公司。
如美国有200多家、台湾有100多家这样的
设计公司。
2021/5/29
2
集成电路设计原理
引言
2. 代客户加工〔代工〕方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工〔简称代工〕方式。
钝化层
E SiOB C SiO
光P+刻胶
N+
2
P
N+
2
P+
SiO2 N–-epi
EB C N+ P N+ P+
N–-
P-Sub
N+埋层
epi
2021/5/29
28
1.1.6 作业
集成电路设计原理
1 描述PN结隔离双极工艺的流程及光
刻掩膜版的作用；
2 说明埋层的作用。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
N–-
P+
epi
2021/5/29
27
集成电路设计原理
集成电路的基本制造工艺
集成电路的基本制造工艺
内容多样，条理清晰
一、介绍
集成电路（Integrated Circuit，简称IC）是由大量集成电路元件、连接件、封装材料及其它辅助组件所组成，具有一定功能的电路，它将一
整套电路功能集成在一块微小的半导体片上，以微小的面积实现原来繁杂
的电路的功能，是1958年法国发明家约瑟夫·霍尔发明的结果，后经过
不断发展，已成为当今电子技术发展的核心产品。
二、制造工艺
1.半导体基材准备
半导体基材是制造集成电路的重要组成部分，制造基材的原材料主要
是晶圆，晶圆具有半导体特性，可用于加工成成型小型集成电路，晶圆的
基材制作工艺分为光刻、热处理和清洗三个步骤。
a.光刻
光刻的主要作用是将晶圆表面拉伸形成镜面，具体过程是将晶圆表面
上要制作的电路图案在晶圆上曝光，然后漂白，最后将原有晶圆形成的电
路图案抹去，晶圆表面上形成由其他物质覆盖的晶粒。
b.热处理
热处理是将晶圆暴露在高温环境中，内部离子的运动数量增加，使晶
体结构变化，以及晶粒的大小增加。
这样晶圆表面就可以形成由可控制的
晶体构造来定义的复杂电路模式。
c.清洗。
集成电路的基本制造工艺教材
集成电路的基本制造工艺教材引言集成电路（Integrated Circuit, IC）是现代电子技术领域的重要组成部分。
它将大量的电子元器件集成在一个微小的芯片上，具有体积小、功耗低、集成度高和可靠性好等优势。
为了掌握集成电路的制造工艺，我们需要了解其基本概念、制造流程以及常见工艺参数，并掌握常用的工艺设备和材料。
本教材旨在介绍集成电路的基本制造工艺，包括工艺概述、晶体管制造、金属互连、表面处理和工艺参数等内容。
工艺概述什么是集成电路制造工艺集成电路制造工艺是指将集成电路从单晶硅片开始的各个制造工序，通过一系列的工艺操作和步骤，将电子元器件逐步形成在硅片上的过程。
它包括晶体管制造、金属互连、表面处理等工艺步骤。
工艺流程集成电路的制造工艺流程可以分为以下几个主要步骤：1.准备晶圆：选择合适的硅片作为晶圆，进行清洗、去氧化等处理。
2.生长氧化层：使用热氧化或化学气相沉积方法，在硅片表面生长一层氧化硅薄膜。
3.形成掩膜：使用光刻技术，在氧化层上涂覆光刻胶，然后通过曝光和显影将光刻胶形成所需的图案。
4.沉积材料：使用物理或化学方法，在开放的区域上沉积金属或半导体材料。
5.刻蚀材料：使用干法或湿法刻蚀技术，去除不需要的材料，形成所需的结构。
6.清洗和检测：清洗芯片表面，去除残留物，然后使用检测设备对芯片进行测试和验证。
7.封装和测试：将芯片封装成完整的芯片组件，并进行功率测试、功能测试等。
晶体管制造基本构造晶体管是集成电路中最基本的元器件之一，其制造过程包括以下几个步骤：1.掩膜制备：使用光刻技术将掩膜图案转移到硅片上。
2.掺杂：通过离子注入方法，在硅片上引入杂质，形成N型或P型区域。
3.扩散：将掺杂的杂质通过高温扩散到硅片中。
4.雕刻：使用刻蚀技术去除不需要的杂质，并形成晶体管的构造。
5.金属互连：通过金属层进行电极的连接。
工艺参数晶体管的制造工艺中有一些关键的参数需要注意，它们包括：•掺杂浓度：掺杂浓度决定了晶体管的导电性能，过高或过低的掺杂浓度都会导致器件性能的下降。
《集成电路基本工艺》课件
化学镀
通过将电解液中的金属离子沉 积在硅片表面上，制备金属膜 层。
蚀刻制备工艺
1
湿法蚀刻
利用酸性或碱性液体对硅片进行局部溶
干法蚀刻
2
解，去掉不需要的材料，如基片氧化、 铝线等。
在高真空、高能等环境下，通过粒子炮
轰去除硅片表面材料，常用于制备微米
级别的结构体。
3
电子束蚀刻
利用电子束对物质进行瞬间撞击，形成 微小的凸块和凹坑，制备高性能的微电 子元器件。
集成电路基本工艺
集成电路是现代电子技术的核心，广泛应用于计算机、通信、医疗、汽车和 家用电器等领域。本课件将介绍集成电路的制备工艺。
集成电路的意义和应用
催生信息时代
集成电路的问世使得信息处理速度不断提升，促进了计算机等行业的发展，推动了信息时代 的到来。
方便快捷
集成电路能将成千上万条电子元器件集成在一起，减少了体积、功耗和成本，提高了可靠性 和制造效率。
广泛应用
集成电路不仅是高科技产业的基础，也渗透到了日常生活中的方方面面，如智能手机、电视、 家电等。
集成电路工艺概述
1
掩膜制备
通过光刻、显影和烘烤等工艺在硅片上形成图案化的金属掩膜。
2
晶圆制备
将掩膜盖在硅片上，利用扩散、沉积、蚀刻等工艺在硅片上形成电路。
3
封装测试
将制好的芯片封装成IC，进行测试，排除不良品。
清洗工艺
洁净室
清洗和制造过程中需要超净的环 境，减少灰尘等颗粒的污染。
旋涡清洗
使用高速旋转的旋涡洗去硅片表 面的污物和胶水等杂质。
超声波清洗
利用高频超声波振荡溶液中的气 泡，对硅片表面进行无接触清洗。
集成电路未来发展趋势
集成电路制造工艺 教学课件 ppt 作者 刘新 彭勇 蒲大雁 主编 第3章 集成电路制造工艺概况
图3-17 制作电极引线
4．生长多晶硅栅 制作步骤如下：氧化、P管场区注入、栅氧化、生长多晶 硅、形成硅栅。
图3-13 多晶硅栅的形成
5．形成PMOS的源、漏区 栅电极形成后，就可以制作PMOS管和NMOS管。p沟道 MOS晶体管的制作包括：光刻、掺杂。
图 3-14 PMOS的源、漏区的形成
6．形成NMOS的源、漏区 生成p沟道MOS晶体管后，就可采用类似方法制作n沟道 MOS晶体管。
n
p基区
n外延层
p
沟 道 阻 挡 层
n 埋层
p型si
图3-6 形成基区
7. 发射区形成 在基区上生长一层氧化物，进行第五次光刻，刻蚀出发射区 ，进行磷或砷注入（或扩散），并退火形成发射区。
8. 金属接触 淀积二氧化硅后，进行第六次光刻，刻蚀出接触窗口，用于 引出电极线。接触孔中通过溅射金属铝形成欧姆接触。
图3-15 NMOS的源、漏区的形成
7．生长PSG 接下来的二氧化硅层都是通过化学反应沉积而成的，其中 加入PH3形成PSG，加入B2H6形成BPSG 以平坦表面。 PSG或BPSG能很好的稳定可动离子，保证MOS器件的电 压稳定性，它们还起到保护管芯表面提高使用可靠性的作 用。
图3-16 生长PSG
p
沟 道 阻 挡 层
n 埋层
p型si
图3-4 形成隔离区
5. 深集电极接触的制备 这里的“深”指集电极接触深入到了N型外延层的内部。 为 降低集电极串联电阻，需要制备重掺杂的N型接触，进行第 三次光刻，刻蚀出集电极，再注入（或扩散）磷并退火。
n外延层
n
p
n 埋层
集电极
p
沟 道 阻 挡 层
n外延层
《集成电路制造工艺与工程应用》第三章第四节热载流子注入效应与LDD工艺技术
《集成电路制造工艺与工程应用》第三章第四节热载流子注入效应与LDD工艺技术内容简述：为了不断提高器件的性能和单位面积器件的密度，器件的尺寸不断按比例缩小。
但是这种按比例缩小并不是理想的，不是所有的参数都是等比例缩小的，例如器件的工作电压不是等比例缩小的，器件的沟道横向电场强度会随着器件尺寸的不断缩小而增加，特别是漏端附近的电场最强，当器件的特征尺寸缩小到亚微米和深亚微米，漏端附近会出现热载流子效应（Hot carrier Inject --HCI）。
因为热载流子注入效应会导致几个严重的问题，最终使器件和芯片失效。
为了改善热载流子注入效应，半导体研发人员提出利用降低漏端与衬底pn结附近的峰值电场强度的LDD工艺技术来改善热载流子注入效应。
3.4 热载流子注入效应与轻掺杂漏（LDD）工艺技术--------------------------------------3.4.1 热载流子注入效应简介-----------------------------------------------------------3.4.2 双扩散漏（DDD）和轻掺杂漏（LDD）工艺技术--------------------------3.4.3 隔离侧墙（Spacer Sidewall）工艺技术--------------------------------------3.4.4 轻掺杂漏离子注入和隔离侧墙工艺技术的工程应用-----------------------3.4热载流子注入效应与轻掺杂漏（LDD）工艺技术3.4.1热载流子注入效应简介为了不断提高器件的性能和单位面积器件的密度，器件的尺寸不断按比例缩小，但是这种按比例缩小并不是理想的，不是所有的参数都是按比例缩小的，例如器件的工作电压不是等比例缩小的，器件的沟道横向电场强度会随着器件尺寸的不断缩小而增加，特别是漏端附近的电场最强。
当器件的特征尺寸缩小到亚微米和深亚微米，漏端附近会出现热载流子效应(Hot Carrier Inject - HCI)。
第3章集成电路制造工艺讲解-2022年学习资料
本章基本要求：-≤了解集成电路基本加工工艺-≤了解CMOS工艺流程的主要步骤-≤掌握MOS工艺的自对准原理-≤了解器件模拟及工艺模拟的意义及原理
内容提要-≤3.1引言-≤3.2集成电路基本加工工艺-≤3.3CMOS集成电路的基本制造工艺-≤3.4集成电路工艺及器件CAD-≤3.5本章小结
必离子注入法掺杂-≤离子注入掺杂也分为两个步骤：离子注入和退火再分布。-偏转板-1加速管·-磁分析器-y扫描仪-聚焦-束流捕捉扫描仪-▣一-晶圆-40KV-离子源空-中等电流离子注入系统示意图
3.2.5绝缘层形成-≤在集成电路工艺中，导体和绝缘体是互补而又相对-的。-≤绝缘层的作用-:电隔离-g防止湿气侵扰、化学玷污和机械划伤的保护作用-≤制作如MOS晶 管等器件-≤两种常见的隔离手段-≤局部氧化隔离法隔离LOCOS-≤浅沟槽隔离STI
3.2集成电路基本加工工艺-≤制造一个集成电路需要经过几十甚至几百道工艺过程。这样复杂-的工艺过程其实是由数种基本的集成电路加工工艺组成的。集成-电路的基本加工工艺 括外延生长、掩膜制版、光刻、掺杂、金-属层的形成、绝缘层的形成等。任何复杂的集成电路制造都可以-分解为这些基本加工工艺。下面分别介绍几种主要的集成电路基
≤光刻基本步骤：-≤涂光刻胶≤曝光必显影与后烘必刻蚀必去除光刻胶-显影、坚膜、固胶等-脱水、增黏、涂胶、软烘-显影液-掩模版-正性光刻胶层-SiO2-正性光刻胶层S O2-SiOz-S品体-Si品体-S1品体-刻蚀过程-Si晶体-si品体
3.2.4掺杂-“热扩散法掺杂-≤利用原子在高温下的扩散运动，使杂质原子从浓度很高-的杂质源向硅中扩散并形成一定的分布。-≤热扩散通常分两个步骤进行：-≤预淀积pr deposition,也称预扩散-≤推进drive in,也称主扩散。-加热炉-硅晶圆-液态掺杂源-N2-02-种热扩散法掺杂的系统示意图
集成电路的基本制造工艺课件
薄膜制备设备
化学气相沉积设备
通过化学反应将气体转化为固体薄膜 ，用于制备各种材料薄膜，如二氧化 硅、氮化硅等。
物理气相沉积设备
利用物理方法将固体材料转化为气态 ，再将其沉积在晶圆表面，用于制备 金属、合金等薄膜材料。
光刻设备
曝光机
利用紫外线或其他光源将掩膜板上的图案曝光在涂有光敏材 料的晶圆上。
集成电路的发展历程
1940年代
晶体管的发明，为集成电路的出现奠定了 基础。
1980年代至今
集成电路技术不断进步，进入深亚微米、 纳米时代，向着更高的集成度和更小的特 征尺寸发展。
1950年代
第一块锗集成电路研制成功。
1970年代
超大规模集成电路（VLSI）出现，集成度 大幅提升。
1960年代
硅集成电路研制成功，标志着集成电路进 入大规模生产阶段。
05
集成电路制造技术发展趋势
纳米级制造技术
纳米级制造技术是指制造集成电路中元件和互连线尺寸达到纳米级别（10^-9米 ）的制造技术。随着半导体工艺的不断进步，集成电路的元件和互连线尺寸越来 越小，这使得集成电路的性能得到了极大的提升。
纳米级制造技术包括光刻技术、刻蚀技术、镀膜技术等，其中光刻技术是关键技 术之一。随着光刻技术的发展，集成电路的线宽不断缩小，现在已经达到了纳米 级别。
集成电路的基本制造制造工艺流程 • 集成电路制造材料 • 集成电路制造设备 • 集成电路制造技术发展趋势
01
集成电路概述
集成电路的定义和特点
定义
集成电路是将多个电子元件集成 在一块衬底上，完成一定的电路 或系统功能的微型电子部件。
特点
高密度集成、高可靠性、低功耗 、高性能、低成本。
电子技术第三章集成电路-107页精品文档
3.1 集成运放的简介
集成电路简介
*集成电路:是把整个电路的各个元件以及相互之间的联接 同时制造在一块半导体芯片上, 组成一个不可分的整体。 *集成运算放大器:是一种具有很高放大倍数的多级直接耦 合放大电路。是发展最早、应用最广泛的一种模拟集成电 路。 *集成电路优点:工作稳定、使用方便、体积小、重量轻、 功耗小,可靠性高、价格低。 *集成电路分类：模拟集成电路、数字集成电路；小、中、 大、超大规模集成电路；
A u d u i1 1 u o u i2 d 2 u u o 1 i1 2 i i b b R R b c / R r b / L e 2 R R b c /r R b / Le
输入和输出方式
1. 双端输入、双端输出:输入输出端没有接地.
(1)差模电压放大倍数 :
Aud1
(Rc
//
RL 2
Rb rbe
)
+ V CC
Rc + uo - Rc
(2)共模电压放大倍数
Rb T1
+
u-o 1
RL
+
u-o 2
T2 Rb
Auc 0
+
(3)差模输入电阻
u i1
R i d 2R brbe
3.3 差动放大电路
典型结构与原理
*原理分析要点:(1)差分放大电路的静态和动态计算方法与
基本放大电路基本相同。为了使差分放大电路在静态时,其
输入端基本上是零电位，将Re从接地改为接负电源－VEE。 (2)分析方法要注意2个等效关系:①对每个三极管Re等效2
倍Re,②差模输入的虚地问题.
+ V CC
《集成电路基本工艺》课件
掩膜版材料
掩膜版是集成电路制造中的重要材料之一，用于将设计 好的电路图形转移到硅片上。
掩膜版的精度和稳定性对集成电路的性能和可靠性有着 至关重要的影响，需要保证高精度和高质量。
掩膜版通常由石英、铬等材料制成，具有良好的耐腐蚀 性和透光性。
01
集成电路设计是整个集成电路工 艺流程的起点，它包括电路设计 、版图设计以及可靠性分析等环 节。
02
03
版图设计是将电路设计转化为可 以在硅片上实现的几何图形，这 一过程需要遵循一定的物理规则 和工艺条件。
04
集成电路制造
集成电路制造是将设计好的版图转移到硅片 上的过程，这一过程需要精确控制温度、压
化学机械抛光技术是一种将化学腐蚀和机械研磨 相结合的抛光技术。
化学机械抛光技术的关键在于抛光液的配方和抛 光工艺的参数控制，需要综合考虑腐蚀、研磨和 表面粗糙度等多个因素。
该技术在集成电路制造中用于实现硅片的平坦化 和表面处理，提高光刻、掺杂、刻蚀等工艺的精 度和效率。
随着集成电路技术的发展，对化学机械抛光技术 的要求也越来越高，需要不断改进和优化抛光液 的配方和工艺参数，以适应不断缩小的电路尺寸 和不断提高的加工效率需求。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
集成电路发展历程
1947年：晶体管的 发明。
1960年：硅集成电 路。
1958年：第一块锗 合金集成电路。
集成电路发展历程
新工艺
新型工艺技术如纳米压印、电子束光刻、离 子注入等的研究和应用为集成电路制造提供 了更高的精度和效率。
第三章-基本功率集成电路工艺
高低压器件可同时实现优化； 高压器件的耐压可以简单地通过增大或减小漂移
区的长度而改变，因此一种制造工艺便可获得不 同耐压的最佳化高压器件； 可以实现强抗闩锁能力的CMOS电路和高性能双 极器件的集成； 浅隔离结易于制作，不会消耗过多芯片有效面积。
2022/1/20
24
厚外延PN结隔离
采用厚外延技术的PN结隔离实现的功率器件一 般为纵向VDMOS结构为主。
…
9
…
10
…
2022/1/20
(b) CMOS-DMOS兼容工艺 P-衬底 N阱注入
N-drift注入 P-drift注入
场氧化 N-沟道区注入 P-沟道区注入 栅氧化及多晶硅淀积
NMOS和PMOS源漏注入
…
9
Bipolar-CMOS-DMOS兼容工艺
Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）是一种 将Bipolar、CMOS和DMOS晶体管集成在同一块硅衬底 上的工艺。
Cross section
S
G
N+
N+
P+ P-
P- P+
N-
N+
D S GD S GD
N+
N+ P- P+
N+
N-
N+
AK
AK AK
N+ P+ P-
N+ P+
AK
P++ N+ P+
P+ N+ A
Deep P+ N-
N+
K
T. Fujihira 等人研制出 用于汽车低面(low-side) 开关的自隔离NMOSDMOS工艺（1991年）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cross section
S
G
N+
N+
P+ P-
P- P+
N-
N+
D S GD S GD
N+
N+ P- P+
N+
N-
N+
AK
AK AK
N+ P+ P-
N+ P+
AK
P++ N+ P+
P+ N+ A
Deep P+ N-
N+
K
T. Fujihira 等人研制出 用于汽车低面(low-side) 开关的自隔离NMOSDMOS工艺（1991年）
2020/11/13
16
BCD工艺几个发展方向
SOI方向：
利用SOI良好的隔离优势进行高性能和高稳定性的PIC产品 的实现。
BCD工艺集成DMOS功率器件，不仅不需要额外的封装和 片外整合就可以直接驱动负载，而且可以达到提高性能、 减小成本和降低功耗的目的。
2020/11/13
10
ST公司的第一代BCD工艺
ST公司开发的第一代BCD工艺，是在传统的结隔离 双极工艺基础上，兼容纵向DMOS器件的4μm 60V 工艺。
6
CMOS-DMOS兼容工艺
Source
Gate
Drain
STI N+ Pwell
N+ STI
Nwell
Pwell
P-substrate
(a) DE-NMOS
Source
Gate
Drain
STI P+ Nwell
Pwell P+ STI
P-substrate
(b) DE-PMOS
基于0.18 μm标准CMOS工艺的扩展漏MOS结构
NMOS 25V and 10V enhancement Depletion
Zeners 25V 10V
5V(Option) Poly-Si Zener
8V(option)
HV Zener Vz controllable (Option)
20R2es0is/to1rs1a/nd1C3apacitors
第三章-基本功率集成电路工艺
主要内容
功率集成电路兼容工艺概况 PIC的隔离技术 PIC功率器件PN结的终端技术 主流工艺Bipolar-CMOS-DMOS技术 SPIC工艺例子 HV-IC工艺例子
2020/11/13
2
功率集成电路工艺
功率集成电路内部包含低压控制电路（以低压CMOS为 主）和功率器件两大部分，要实现低压和高压集成在一块芯 片上，基本条件满足： 一方面必须使高低压器件在电路结构、电性能参数上兼容; 另一方面必须在制备工艺上相互兼容。
2020/11/13
7
CMOS-DMOS兼容工艺
2020/11/13
基于标准0.5μm标准 CMOS工艺采用智能电 压扩展技术的RESURF 结构LDMOS。
8
CMOS-DMOS与标准CMOS工艺对比
次序 1 2 3 4 5 6 7 8
(a) 标准CMOS工艺 P-衬底 N阱注入 场氧化
N-沟道区注入 P-沟道区注入 栅氧化及多晶硅淀积 NMOS和PMOS源漏注入
2020/11/13
3
功率集成电路兼容工艺概况
NMOS-DMOS兼容工艺 CMOS-DMOS兼容工艺 Bipolar-CMOS-DMOS兼容工艺
2020/11/13
4
功率集成电路工艺
由于一般传统CMOS或者Bipolar工艺均无法满足PIC需求， 随着工艺水平的不断进步，目前出现的PIC兼容工艺主要有： NMOS-DMOS兼容工艺 CMOS-DMOS兼容工艺 Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）等
…
9
…
10
…
2020/11/13
(b) CMOS-DMOS兼容工艺 P-衬底 N阱注入
N-drift注入 P-drift注入
场氧化 N-沟道区注入 P-沟道区注入 栅氧化及多晶硅淀积
NMOS和PMOS源漏注入
…
9
Bipolar-CMOS-DMOS兼容工艺
Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）是一种 将Bipolar、CMOS和DMOS晶体管集成在同一块硅衬底 上的工艺。
第一代BCD工艺只需要12块掩模版，相比普通的双极 工艺并没有增加很多。
基于第一代BCD工艺的PIC产品为L6202和L6203，均 为集成DMOS的桥驱动IC，最大驱动电流可以达到 3A。
2020/11/13
11
ST公司的第二代BCD工艺
相比第一代： 光刻精度4μm->2.5μm 单位面积集成器件650个/mm2->1500个/mm2 功率器件的特征导通电阻下降接近一半
20世纪80年代中期，意法半导体（ST）公司率先研制成功 BCD工艺技术，在一套工艺制程能在一个硅片上制造出Bipolar、 CMOS和DMOS高压功率器件。随着集成电路和微电子工艺的进 一步发展，BCD工艺已成为PIC制造的主流技术。
2020/11/13
5
NMOS-DMOS兼容工艺
Device
Vertical Power MOSFET
2020/11/13
13
ST公司
ST公司从1986年开发出第一代BCD工艺之后，其工艺水平 得到不断改进和提高。目前ST公司已开发出一系列用于功 率集成电路制造的BCD工艺，如BCD3、BCD4、BCD5、 BCD6。
继BCD6之后，BCD工艺已发展到采用特征线宽为0.18μm 的BCD8技术，同时在VLSI CMOS工艺基础上集成功率 LDMOS器件（包括N型和P型沟道）。目前ST公司的BCD 系列工艺的PIC产品广泛运用于通信、消费类电子、汽车电 子等领域。
2020泛运用于电源管理、显示驱动、汽车电 子、工业控制等PIC领域。
众多国内外的功率半导体厂商加入到BCD工艺这一领域： ST Microelectronics Philips BCD semiconductor Texas Instruments National Semiconductor Onsemi Power Integration等等公司。
2020/11/13
14
国家半导体公司
国家半导体（National Semiconductor）公司 开发一系列BCD工艺，其相应产品主要集中在电 源管理方面，是全球第一大的稳压器及电压参考 电路供应商。
2020/11/13
15
BCD工艺几个发展方向
目前BCD工艺还向以下几个方向发展： SOI方向 与微电子机械系统（MEMS）结合 与SOC系统结合