培训教材-半导体封装工艺简介
合集下载
半导体封装知识-For培训
真空吸盘工作台
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区 域
同时研磨背面。研磨之后，去除胶带，测量厚度；
DIE Saw晶圆切割
Wafer Mount Wafer Saw
晶圆安装
Die attach
Back-side Marking (Laser/ink) SE8117T33
Trimming Solder plating Forming
1101-LF
Back Grinding背面减薄
高速旋转的砂轮
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
封装分类
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology，表面贴装式。 目前市面上大部分IC均采为SMT式的
Package
Lead
PCB
பைடு நூலகம்
SMT
封装分类
按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、
晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落 ；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后 面的
Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
DIE Saw晶圆切割
半导体封装知识培训 生产部
第三章半导体制造工艺简介ppt课件
8 常用工艺之五：薄膜制备
❖ 四种薄膜：氧化膜；电介质膜；多晶硅膜； 金属膜
8 常用工艺之五：薄膜制备
❖ （1〕氧化 ❖ SiO2的作用 ❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面
钝化 ❖ SiO2的制备 ❖ 需要高纯度，目前最常用的方法是热氧化法。主要
分为干氧氧化、水汽氧化和湿氧氧化三种。 ❖ 氮化硅的制备 ❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底， 经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使 迁移率和寿命等半导体参数受到严重影响。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
度取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
半导体封装工艺讲解——芯片制造流程课件PPT
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
半导体封装简介（精）
半导体封装简介（精）半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
各种半导体封装形式的特点和优点:一、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP 结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装QFP封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。
采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。
将芯片各脚对准相应的焊点，即可实现与主板的焊接。
用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。
唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
培训教材-半导体封装工艺简介 130425
Introduction of IC Assembly Process 半导体封装工艺简介
半导体 Process Flow
Customer 客 户
IC Design IC设计 SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
FOL– Die Attach 芯片装片
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
FOL– Epoxy Cure 银浆固化
Die Attach质量检查： 银浆固化： 175°C，1个小时； N2环境，防止氧化： Die Shear（芯片剪切力）
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接；
金线采用的是99.99%的高纯度金；
同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； 线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用；
主要材料为铜，会在上面进行镀银、 NiPdAu等材料；
L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；
FOL– Wire Bonding 引线键合
半导体 Process Flow
Customer 客 户
IC Design IC设计 SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
FOL– Die Attach 芯片装片
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
FOL– Epoxy Cure 银浆固化
Die Attach质量检查： 银浆固化： 175°C，1个小时； N2环境，防止氧化： Die Shear（芯片剪切力）
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接；
金线采用的是99.99%的高纯度金；
同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； 线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用；
主要材料为铜，会在上面进行镀银、 NiPdAu等材料；
L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；
FOL– Wire Bonding 引线键合
半导体制造工艺培训课程(56页)
图1-9 PN结电容结构
13
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
14
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
4. CMOS结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
19
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
20
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
21
1.3 半导体器件工艺的发展历史
图1-18 台面型结型晶体管示意图
22
1.3 半导体器件工艺的发展历史
50
1.8 芯片制造的生产环境
1.8.1 净化间沾污类型 净化间沾污类型可以分为5大类：颗粒、金属杂质、有机物沾污、
自然氧化层和静电释放。 1.颗粒
图1-30 颗粒引起的缺陷
51
1.8 芯片制造的生产环境
2.金属杂质 3.有机物沾污 4.自然氧化层 5.静电释放 1.8.2 污染源与控制
应严格控制硅片加工生产厂房里的各种沾污，以减小对芯片的 危害。作为硅片生产厂房的净化间其主要污染源有这几种：空气、 人、厂房、水、工艺用化学品、工艺气体和生产设备。 1.空气
30
1.4 集成电路制造阶段
表1-2 1μm以下产业的技术节点列表
(2)提高芯片的可靠性 芯片的可靠性主要指芯片寿命。 (3)降低芯片的成本 半导体芯片的价格一直持续下降。
13
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
14
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
4. CMOS结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
19
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
20
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
21
1.3 半导体器件工艺的发展历史
图1-18 台面型结型晶体管示意图
22
1.3 半导体器件工艺的发展历史
50
1.8 芯片制造的生产环境
1.8.1 净化间沾污类型 净化间沾污类型可以分为5大类：颗粒、金属杂质、有机物沾污、
自然氧化层和静电释放。 1.颗粒
图1-30 颗粒引起的缺陷
51
1.8 芯片制造的生产环境
2.金属杂质 3.有机物沾污 4.自然氧化层 5.静电释放 1.8.2 污染源与控制
应严格控制硅片加工生产厂房里的各种沾污，以减小对芯片的 危害。作为硅片生产厂房的净化间其主要污染源有这几种：空气、 人、厂房、水、工艺用化学品、工艺气体和生产设备。 1.空气
30
1.4 集成电路制造阶段
表1-2 1μm以下产业的技术节点列表
(2)提高芯片的可靠性 芯片的可靠性主要指芯片寿命。 (3)降低芯片的成本 半导体芯片的价格一直持续下降。
半导体封装工艺相关介绍
市场发展趋势
持续增长
随着电子设备市场的不断扩大和技术的不断进步， 半导体封装市场将持续保持增长态势。
竞争加剧
随着技术的不断进步和市场需求的多样化，半导体 封装市场的竞争将越来越激烈。
产业链整合
为了提高竞争力，半导体封装企业将通过并购、合 作等方式进行产业链整合，形成更加完善和高效的 产业生态。
THANK YOU
详细描述
引脚插入式封装采用金属引脚将芯片与外部电路连接，引脚插入 到电路板上的孔洞中，然后用焊接或胶水固定。这种封装技术具 有较高的可靠性，但制造成本较高，且不适合小型化和高密度集 成。
表面贴装技术封装
总结词
表面贴装技术封装是一种先进的封装技术，通过将半导体芯片直接贴装在电路板表面实现。
详细描述
表面贴装技术封装的芯片没有引脚，而是通过焊盘与电路板连接。这种封装技术可以实现小型化、轻量化、高密 度集成，并且制造成本较低。常见的表面贴装技术封装有SMT（表面贴装技术）和BGA（球栅阵列）等。
晶片级封装
总结词
晶片级封装是一种将整个芯片封装在晶片中的技术，实现了芯片与外部电路的 无缝连接。
详细描述
晶片级封装的芯片在晶片上直接进行封装，整个晶片可以被切割成独立的芯片。 这种封装技术具有极高的集成度和可靠性，适用于高性能、高可靠性的应用领 域。
3D封装
总结词
3D封装是一种将多个芯片垂直堆叠、通过内部连接实现高速数据传输的封装技 术。
常用的切割方法有激光切割和刀片切割，根据不同材 料和工艺要求选择合适的切割方式。
芯片贴装
芯片贴装是将芯片固定在封装 基板上的过程，通过导电胶或 焊料将芯片与基板相连。
贴装过程中需确保芯片位置准 确、贴装平整，以减小应力并 提高散热性能。
半导体封装工艺
半导体封装工艺
半导体封装工艺是将芯片封装成可使用的电子元件的过程，是半导体制造中不可或缺的一环。
在半导体封装工艺中，主要包括芯片切割、封装材料应用、焊接和测试等步骤。
芯片切割是半导体封装工艺的第一步。
它是将一个大片的芯片切割成小块，以便后续的封装处理。
芯片切割采用切割机器，通过高速旋转的切割刀，将大片的芯片切割成若干个小块。
切割后的芯片形状和大小不同，取决于不同的应用需求。
封装材料应用是半导体封装工艺的第二步。
在封装过程中，需要使用多种材料，如塑料、金属、陶瓷等，将芯片和外部环境隔离。
封装材料的选择取决于应用需求和生产成本。
常用的封装材料包括塑料封装、铅插封装和球栅阵列封装等。
焊接是半导体封装工艺的第三步。
焊接是将芯片和外部引脚连接在一起的过程。
焊接方法可以分为焊盘焊接和球栅阵列焊接。
其中，焊盘焊接是将芯片上的引脚焊接在封装基板上的焊盘上，而球栅阵列焊接则是将芯片上的焊球焊接在基板上的焊盘上。
测试是半导体封装工艺的最后一步。
测试是为了确保封装后的芯片可以正常工作。
测试过程包括功能测试、可靠性测试和尺寸测试等。
功能测试是为了检测芯片是否可以按照设计要求正常工作，可靠性测试是为了检测芯片的寿命和可靠性，尺寸测试是为了检测芯片的
尺寸是否符合设计要求。
总体来说，半导体封装工艺是一个复杂的过程，需要严谨的操作和高精度的设备。
随着半导体技术的不断发展，封装工艺也在不断创新和改进，以满足更加复杂的应用需求。
半导体封装制程 die attach 胶 EPOXY 工艺培训教材
No
依最终检验 结果作处置
Yes
成品是否符 合规格?
退出
依入料检验结 果作处置
装填至胶管 包装出货
原材料的入料检验 Raw Material Incoming Inspection
由于银粉和氧化铝及铁弗龙非常 薄及平坦很难加以量测或无法量测其 银粉 尺寸大小，所以一般以光扫描机来计算其 银粉尺寸大小。
填料Fillers
控制黏度,热膨涨系数和导电/导热度Control of Viscosity,CTE and Electrical/Thermal Conductivity
银胶接合剂烘烤的化学性质 Cure chemistry for Epoxy system
R
C
R’ Epoxide Group
O C
银胶制造流程 Epoxy adhesive Manufacturing Process
开始
原材料收料
入料检验
其它原材料 检验
入料测试规格 (物理性/功能性)
制造
最终检验及 测试
材料送至至生产线 制造
Yes 材料是否合 乎规格?
最终检验规 格
客户规格
Material
No
Review
Board
(MRB)
半导体封装导电型黏着材料 银胶
前言
♦ 目的:
♦
本课程为银胶之制造流程介绍与其
应用，主要目的为使新进工程师瞭解银胶接合
之物性及其制造流程。在选择材料时掌握其特
性或发生问题时能依据物性及制造流程，迅速
查找解决 点，有效解决问题。
银胶接合剂的成分
Epoxy adhesive composition
银胶接合剂是为了将芯片固定在基板或钉架所使用之接合剂，有含银填料
依最终检验 结果作处置
Yes
成品是否符 合规格?
退出
依入料检验结 果作处置
装填至胶管 包装出货
原材料的入料检验 Raw Material Incoming Inspection
由于银粉和氧化铝及铁弗龙非常 薄及平坦很难加以量测或无法量测其 银粉 尺寸大小，所以一般以光扫描机来计算其 银粉尺寸大小。
填料Fillers
控制黏度,热膨涨系数和导电/导热度Control of Viscosity,CTE and Electrical/Thermal Conductivity
银胶接合剂烘烤的化学性质 Cure chemistry for Epoxy system
R
C
R’ Epoxide Group
O C
银胶制造流程 Epoxy adhesive Manufacturing Process
开始
原材料收料
入料检验
其它原材料 检验
入料测试规格 (物理性/功能性)
制造
最终检验及 测试
材料送至至生产线 制造
Yes 材料是否合 乎规格?
最终检验规 格
客户规格
Material
No
Review
Board
(MRB)
半导体封装导电型黏着材料 银胶
前言
♦ 目的:
♦
本课程为银胶之制造流程介绍与其
应用，主要目的为使新进工程师瞭解银胶接合
之物性及其制造流程。在选择材料时掌握其特
性或发生问题时能依据物性及制造流程，迅速
查找解决 点，有效解决问题。
银胶接合剂的成分
Epoxy adhesive composition
银胶接合剂是为了将芯片固定在基板或钉架所使用之接合剂，有含银填料
半导体光电器件封装工艺_解释说明以及概述
半导体光电器件封装工艺解释说明以及概述1. 引言1.1 概述半导体光电器件封装工艺是将半导体光电器件通过封装技术进行保护和连接，从而实现其正常工作和应用的过程。
在现代科技领域中，半导体光电器件广泛应用于通信、信息技术、医疗设备等各个领域，其封装工艺的质量和稳定性对整个系统性能的影响至关重要。
1.2 文章结构本文将分为五个主要部分进行论述。
引言部分旨在概述半导体光电器件封装工艺，介绍文章的结构以及明确文章的目的。
第二部分将解释什么是半导体光电器件封装工艺，并探讨其重要性及作用以及封装工艺的发展历程。
第三部分将详细说明半导体光电器件封装工艺的主要步骤和流程，并给出各个步骤的具体操作与技术要点，还包括常见的封装工艺问题及相应解决方法。
第四部分将对半导体光电器件封装市场现状和趋势进行概述，并比较与评价国内外相关技术，同时展望未来的发展方向和挑战。
最后一部分是结论部分，总结文章主要观点和论证结果，给出对半导体光电器件封装工艺发展的建议，并提供读者启示和展望。
1.3 目的本文旨在全面介绍半导体光电器件封装工艺，解释其定义与重要性，并说明该工艺的步骤、操作技巧以及常见问题解决方法。
同时，通过概述市场现状和趋势以及对比国内外技术，探讨未来发展方向和面临的挑战。
通过本文的阐述，读者将对半导体光电器件封装工艺有更深入全面的了解，并能够为其在实际应用中提供指导和展望。
2. 半导体光电器件封装工艺解释：2.1 什么是半导体光电器件封装工艺：半导体光电器件封装工艺是将制造好的半导体光电器件在保护壳体中进行封装和组装的过程。
通过封装，可以保护器件不受外界环境的干扰，并提供连接外部电路所需的引脚接口，以便实现器件与其他元器件之间的联接。
2.2 封装工艺的重要性及作用：封装工艺在半导体光电器件制造过程中起着重要的作用。
首先，封装能够提供对光学元素、半导体芯片等关键部分的保护，降低因环境变化引起的温度、气候、振动等因素带来的不利影响。
半导体封装知识For 培训
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
2021/5/9
13
DIE Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Hale Waihona Puke Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
2021/5/9
14
DIE Saw晶圆切割
Wafer Saw Machine
2021/5/9
Saw Blade(切割刀片)： Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
2021/5/9W/B是封装工艺中最为关键的一部工艺。
20
Wire Bonding 引线焊接
Key Words：
Capillary：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool，内部为 空心，中间穿上金线，并分别在芯片的Pad和Lead Frame的Lead上形成 第一和第二焊点；
EFO：打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温， 将外露于Capillary前端的金线高温熔化成球形，以便在Pad上形成第一 焊点（Bond Ball）；
EFO打火杆在磁 Cap下降到芯片的Pad
嘴前烧球
上，加Force和Power
形成第一焊点
Cap牵引金 线上升
2021/5/9
13
DIE Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Hale Waihona Puke Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
2021/5/9
14
DIE Saw晶圆切割
Wafer Saw Machine
2021/5/9
Saw Blade(切割刀片)： Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
2021/5/9W/B是封装工艺中最为关键的一部工艺。
20
Wire Bonding 引线焊接
Key Words：
Capillary：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool，内部为 空心，中间穿上金线，并分别在芯片的Pad和Lead Frame的Lead上形成 第一和第二焊点；
EFO：打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温， 将外露于Capillary前端的金线高温熔化成球形，以便在Pad上形成第一 焊点（Bond Ball）；
EFO打火杆在磁 Cap下降到芯片的Pad
嘴前烧球
上，加Force和Power
形成第一焊点
Cap牵引金 线上升
集成电路芯片封装技术培训课程(2024)
2024/1/28
生物医学应用中的特殊封装实例
如植入式医疗设备、生物传感器、神经刺激器等。
26
06
封装设备选型及使用注意事项
2024/1/28
27
关键设备介绍及选型建议
封装设备分类
根据封装工艺和芯片类型，封装设备可分为手动、半自动和全自动 三类。
关键设备介绍
包括贴片机、焊线机、塑封机、切筋打弯机等，分别用于芯片贴装 、焊接、塑封和引脚成型等工序。
金
高导电性、抗氧化、耐腐 蚀，用于高端封装中的引 线和触点。
8
绝缘材料
陶瓷
高热稳定性、良好的绝缘 性和机械强度，用于高端 封装和特殊环境。
2024/1/28
塑料
低成本、易加工、良好的 绝缘性，广泛用于中低端 封装。
玻璃
较高的热稳定性和绝缘性 ，用于某些特定封装中。
9
密封材料
环氧树脂
低成本、良好的密封性和绝缘性，广 泛用于中低端封装。
主要以金属罐封装为主，体积大 、重量重、成本高。
2024/1/28
中期封装技术
逐渐出现塑料封装和陶瓷封装，体 积减小、重量减轻、成本降低。
现代封装技术
不断追求小型化、轻量化、高性能 化和低成本化，出现了多种先进封 装技术，如BGA、CSP、3D封装等 。
5
常见封装类型及其特点
DIP封装
双列直插式封装，引脚从两侧引出，插装方便 ，但封装密度较低。
选型建议
根据生产需求、预算和工艺要求，选择适合的设备型号和配置，注意 设备的精度、稳定性、生产效率和易维护性。
2024/1/28
28
设备操作规范与维护保养要求
2024/1/28
操作规范
半导体封装工艺介绍
半导体封装工艺 流程
晶圆制程
晶圆制造：将硅材料制成硅晶圆 光刻：在硅晶圆上刻蚀电路图案 离子注入：将离子注入硅晶圆形成半导体器件 化学机械抛光：去除硅晶圆表面的缺陷和污染物 电镀：在硅晶圆上沉积金属层形成导线 封装：将硅晶圆封装在塑料或陶瓷外壳中保护半导体器件
芯片切割
芯片切割是半导体封装工艺流程中的重要环节 芯片切割的目的是将晶圆上的芯片分离出来 芯片切割的方法包括机械切割、激光切割等 芯片切割的质量直接影响到封装工艺的质量和可靠性
添加标题
添加标题
质量控制：检查切割后的芯片边缘 是否光滑、无缺陷
电镀
目的：提高芯片的导电性和耐腐蚀性 材料：铜、镍、金等金属 工艺：电镀、化学镀、溅射镀等 应用：芯片封装、连接器、引线框架等
打标
目的：在半导体芯片上标记出芯片 的型号、规格等信息
过程：通过激光在芯片表面烧蚀出 标记
添加标题
添加标题
塑封固化
目的：保护半导体芯片免受外界环 境的影响
过程：将半导体芯片放入模具中注 入树脂加热固化
添加标题
添加标题
材料：环氧树脂、硅树脂等
添加标题
添加标题
效果：形成坚固、透明的保护层提 高芯片的稳定性和可靠性
切筋整型
目的：去除芯片边缘的毛刺和缺陷
过程：切割、磨削、清洗等
添加标题
添加标题
工具：切割刀、磨刀等
5G通信：半导体封装工艺在5G通信设备中的关键作用如射频前端、基带芯片 等
自动驾驶：半导体封装工艺在自动驾驶汽车中的重要应用如传感器、处理器、 控制器等
感谢您的观看
汇报人：
应用：集成电路、 微电子等领域
发展趋势：高密度 、高可靠性、低成 本
半导体封装制程 die at ch 胶 EPO Y 工艺培训教材
主剂(环氧树酯)和硬化剂(胺系)及填料(银粉)之混合 Epoxy and Hardness(Amine) and Filler(Silver flak) mixing
主剂(环氧树酯)和硬化剂(胺系)及填料(银粉)经过检验后及 以天平秤重后，随即 倒入混合搅拌机。作搅拌混合之动作。
混合搅拌机一边抽真空，一边搅拌，以防空气慎入混合之 材料中。以免造成混合 不均匀和气泡之情形生成。
+
X
Hardener
Hydroxyl
Group
(hydrophilic)X
= phenol amine
OH
anhydride
RC
C
X
R’
Crosslinking reaction between the epoxide group and the hardener
微差扫瞄热量曲线图
DSC curve (differential scanning calorimetry curve)
接合强度 Adhesion 一般以推晶强度及破坏靭度，来评定银胶接合剂的接合强
度能力。但这只是其中 一种初步确认方式。而一般则会将产品作信赖度测试，以决定其接 合强度是否合乎产 品之要求。
MIL-STD-883E METHOD 2019.5
DIE SHEAR STRENGTH
推晶强度，又可分为一般常温(25‘C)之推晶强度(Die Shear Strength)及高热 (250‘C/275’C)推晶强度(Hot Die Shear Strength)及经过高湿及高热(85‘C/85RH/168hrs) 后推晶强度(Hot Wet Die Shear Strength)。一般选择在三种推晶强度最佳者，如果三 者无最佳者，则选择高热推晶强度(Hot Die Shear Strength)及经过高湿及高热后推晶 强度(Hot Wet Die Shear Strength)较佳者。
半导体封装工艺介绍ppt
详细描述
静电放电
半导体封装工艺发展趋势和挑战
05
将多个芯片集成到一个封装内，提高封装内的功能密度。
集成化封装
利用硅通孔（TSV）等先进技术实现芯片间的三维互连，提高封装性能。
2.5D封装技术
将多个芯片通过上下堆叠方式实现三维集成，提高封装体积利用率和信号传输速度。
3D封装技术
技术创新与发展趋势
详细描述
金属封装是将半导体芯片放置在金属基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其高可靠性、高导热性等特点，金属封装被广泛应用于功率器件、高温环境等领域。
金属封装
总结词
低成本、易于集成
详细描述
塑料封装是将半导体芯片放置在塑料基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其低成本、易于集成等特点，塑料封装被广泛应用于民用电子产品等领域。
半导体封装工艺中常见问题及解决方案
04
VS
机械损伤是半导体封装工艺中常见的问题之一，由于封装过程中使用到的材料和结构的脆弱性，机械损伤往往会导致封装失效。
详细描述
机械损伤包括划伤、裂纹、弯曲、断裂等情况，这些损伤会影响半导体的性能和可靠性，甚至会导致产品失效。针对这些问题，可以采取一系列预防措施，如使用保护膜保护芯片、优化封装结构、控制操作力度和避免不必要的搬动等。
腐蚀和氧化
静电放电是半导体封装工艺中常见的问题之一，由于静电的存在，会导致半导体器件的损伤或破坏。
总结词
静电放电是指由于静电积累而产生的放电现象，它会对半导体器件造成严重的危害，如电路短路、器件损坏等。为了解决这个问题，可以在工艺过程中采取一系列防静电措施，如接地、使用防静电设备和材料、进行静电测试等。同时，还可以在设计和制造阶段采取措施，如增加半导体器件的静电耐受性、优化电路设计等。
静电放电
半导体封装工艺发展趋势和挑战
05
将多个芯片集成到一个封装内，提高封装内的功能密度。
集成化封装
利用硅通孔（TSV）等先进技术实现芯片间的三维互连，提高封装性能。
2.5D封装技术
将多个芯片通过上下堆叠方式实现三维集成，提高封装体积利用率和信号传输速度。
3D封装技术
技术创新与发展趋势
详细描述
金属封装是将半导体芯片放置在金属基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其高可靠性、高导热性等特点，金属封装被广泛应用于功率器件、高温环境等领域。
金属封装
总结词
低成本、易于集成
详细描述
塑料封装是将半导体芯片放置在塑料基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其低成本、易于集成等特点，塑料封装被广泛应用于民用电子产品等领域。
半导体封装工艺中常见问题及解决方案
04
VS
机械损伤是半导体封装工艺中常见的问题之一，由于封装过程中使用到的材料和结构的脆弱性，机械损伤往往会导致封装失效。
详细描述
机械损伤包括划伤、裂纹、弯曲、断裂等情况，这些损伤会影响半导体的性能和可靠性，甚至会导致产品失效。针对这些问题，可以采取一系列预防措施，如使用保护膜保护芯片、优化封装结构、控制操作力度和避免不必要的搬动等。
腐蚀和氧化
静电放电是半导体封装工艺中常见的问题之一，由于静电的存在，会导致半导体器件的损伤或破坏。
总结词
静电放电是指由于静电积累而产生的放电现象，它会对半导体器件造成严重的危害，如电路短路、器件损坏等。为了解决这个问题，可以在工艺过程中采取一系列防静电措施，如接地、使用防静电设备和材料、进行静电测试等。同时，还可以在设计和制造阶段采取措施，如增加半导体器件的静电耐受性、优化电路设计等。
半导体封装知识__For 培训ppt课件
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
整理版课件
14
DIE Saw晶圆切割
Wafer Saw Machine
Saw Blade(切割刀片)：
Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um；
5、Bond Head Speed：1.3m/s；
整理版课件
17
FOL– Die Attach 芯片粘接
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
整理版课件
18
Epoxy Cure 银浆固化
银浆固化：
175°C，1个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力）
整理版课件
19
Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点，Lead是 Lead Frame上的 连接点。
W/B是封装工艺中最为关键整的理版一课部件工艺。
20
Wire Bonding 引线焊接
Key Words：
Capillary：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool，内部为 空心，中间穿上金线，并分别在芯片的Pad和Lead Frame的Lead上形成 第一和第二焊点；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；
➢主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；
➢存放条件：零下5°保存，常温下需回温24小时；
BGA采用的是Substrate；
Raw Material in Assembly(封装原材料)
【Wire】键合丝
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金；
➢同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；
➢线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
Wafer Saw 晶圆划片
Wire Bond 引线键合
3rd Optical 第三道光检
FOL– Back Grinding背面减薄
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
FOL– Wafer Saw晶圆划片
Wafer Mount 晶圆贴膜
Wafer Saw 晶圆划片
Wafer Wash 划片后清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
半导体 Package （半导体的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
金属封装
半导体 Package （半导体的封装形式）
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素:
➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
半导体 Package （半导体的封装形式）
半导体 Package Structure（半导体结构图）
TOP VIEW
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epoxy 银浆
Mold Compound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装原材料)
【Wafer】晶圆
Introduction of IC Assembly Process 半导体封装工艺简介
半导体 Process Flow
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
半导体 Package （半导体的封装形式）
Raw Material in Assembly(封装原材料)
【Epoxy】银浆/焊料
➢成分为环氧树脂填充金属粉末（Ag）；
➢有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；
➢-50°以下存放，使用之前回温24小时；
Typical Assembly Process Flow
FOL/前段
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式。 目前市面上大部分半导体均采为 SMT式的
SMT SMT
半导体 Package （半导体的封装形式）
• 按封装外型可分为：
SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
➢半导体 Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分Байду номын сангаас： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP、TO等；
EOL/中段 Plating/电镀
EOL/后段 Final Test/测试
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片装片
Back Grinding
磨片
Wafer Wash 划片后清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆贴膜