第三章 指令级并行 计算机系统结构
计算机系统结构 张晨曦 王志英 (高等教育出版社)课后答案
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
计算机系统结构与并行处理
计算机系统结构与并行处理计算机系统结构是指计算机硬件和软件组成的总体结构，包括计算机的层次结构、功能单元的组织和连接方式、寄存器组织和指令集等。
并行处理则是指使用多个处理器同时处理任务，以提高计算机系统的性能和效率。
一、计算机系统结构的基本概念计算机系统结构是计算机硬件和软件相互配合的总体组织方式，它决定了计算机的性能、可靠性和可扩展性。
计算机系统结构的基本概念包括：1. 指令集体系结构（Instruction Set Architecture，ISA）：指导计算机硬件执行操作的规范，包括指令集合、寄存器、存储器和I/O设备等。
2. 存储器层次结构：计算机系统中不同速度和容量的存储器层次，包括高速缓存、主存储器和辅助存储器等。
3. 控制器结构：控制计算机硬件执行指令的组织方式，包括指令流水线、分支预测和异常处理等。
4. 总线结构：连接计算机硬件各个部件的通信介质，包括数据总线、地址总线和控制总线等。
二、并行处理的概念与分类并行处理是指将任务分解为多个子任务，由多个处理器同时执行，以提高计算机系统的性能和效率。
根据任务的分解方式，可以将并行处理分为以下几类：1. 任务并行：将任务分解为多个子任务，由多个处理器同时执行，每个处理器负责一个子任务的处理，最后将结果进行合并。
2. 数据并行：将数据分成多个部分，由多个处理器分别处理，最后将处理结果进行合并，适用于数据量较大的计算。
3. 流水线并行：将指令执行过程分为多个阶段，由多个处理器分别执行不同阶段的指令，以提高指令执行速度。
4. 任务流并行：将任务按照依赖关系划分为多个任务流，每个任务流由一个处理器执行，可以提高任务的并行度。
三、并行处理的应用领域并行处理广泛应用于科学计算、大数据处理和人工智能等领域，以满足对计算效率和性能的要求。
1. 科学计算：并行处理可用于模拟天气预测、地震模拟等科学计算，以提高计算速度和精度。
2. 大数据处理：并行处理可以对大规模数据进行分布式处理，包括数据存储、数据分析和数据挖掘等，以实现高效的大数据处理。
并行计算机体系结构PPT课件
17
二、Amdahl定律
*基本思想：优化某部件所获得的系统性能的改善程度，取 决于该部件被使用的频率，或所占总执行时间的比例
S T0
p
Te
1
(1
fe
)
fe re
*举例：某功能处理时间占系统时间的40%，将其处理速度加
快10倍后，整个系统性能提高多少？ Sp
10
解—已知fe=0.4，re=10，利
23
*特点：吞吐率与I/O软硬件组织方式及OS有很大关系； 能够反映软硬件系统对多任务的响应能力
*提高吞吐率方法： 流水化--使多个作业流水处理； 并行处理--给每个PE分配多个作业，各PE相互协调
3、利用率 *定义：利用率＝持续性能÷峰值性能 *特点：不直接表示系统性能，与前两种指标有密切关系； 对系统性能优化及结构改进起着至关重要的作用！
A系统 B系统
得到性能可扩放性曲线 1
n
影响因素—结构、处理器数、问题规模、存储系统等
25
二、性能评价与比较
1、评价技术
(1)分析技术 *思路：在一定假设条件下，计算机系统参数与性能指标间
存在着某种函数关系，按其工作负载的驱动条件列出方程，用 数学方法求解后评价
*发展：从脱离实际的假设发展到近似求解 近似求解算法—聚合法、均值分析法、扩散法等
2
二、参考教材
1、并行计算机体系结构，陈国良等著，高等教育出版社， ISBN 7-04—11558-1，2002.9
2、并行计算机体系结构，David E.Culler等著，李晓明等译， 机械工业出版社，ISBN 7-111-07888-8，2002.10
3、可扩展并行计算—技术、结构与编程，黄铠、徐志伟著，陆 鑫达等译，机械工业出版社，2000.5
并行计算机体系结构的分类
并行计算机体系结构的分类并行计算机体系结构是指在计算机系统中，通过多个处理单元同时执行任务以提高计算性能的架构框架。
根据不同的设计思想和实现方式，可以将并行计算机体系结构分为多种分类。
本文将介绍几种常见的并行计算机体系结构分类，并对其特点和应用进行讨论。
1.指令级并行体系结构指令级并行体系结构（ILP）是基于指令级并行技术的一种体系结构。
ILP通过将单个指令分解为多个子操作，并在不同的处理单元上同时执行这些子操作，从而实现指令级并行。
这种体系结构适用于需要大量计算的应用，如科学计算和图像处理。
其中，超标量和超流水线是常见的ILP体系结构。
超标量体系结构通过在一个时钟周期内同时发射多条指令，利用指令之间的独立性实现指令级并行。
而超流水线体系结构则通过将指令的执行过程分解为多个阶段，并在每个阶段上同时执行不同的指令，进一步提高了并行度。
这两种体系结构能够充分利用处理器资源，提高计算性能。
2.向量处理体系结构向量处理体系结构是基于向量处理器的一种体系结构。
向量处理器是一种特殊的处理器，能够同时处理多个数据元素。
在向量处理体系结构中，处理器通过执行向量指令，对向量数据进行并行操作。
这种体系结构适用于需要对大规模数据进行相同类型操作的应用，如科学计算和图像处理。
向量处理体系结构具有高度的并行性和数据吞吐量，能够充分利用数据级并行性，提高计算性能。
然而，由于向量处理器对数据的访问具有一定的限制，对于不适合向量化的应用，其性能优势可能会受到限制。
3.多核体系结构多核体系结构是指在一个计算机系统中，使用多个处理核心来执行任务的体系结构。
每个处理核心都具有独立的处理器和内存，能够同时执行不同的指令流。
多核体系结构适用于需要同时执行多个任务的应用，如服务器和大数据处理。
多核体系结构具有良好的可扩展性和并行性，能够提供更高的计算性能。
通过将任务分配给不同的处理核心，可以充分利用系统资源，提高系统的吞吐量和响应速度。
然而，多核体系结构也面临着任务调度和数据共享的挑战，需要采用合适的并行编程模型和调度算法来优化性能。
《计算机系统结构》指令级并行及限制 (2)
3
答案肯定是NO. 因此如果要避免暂停流水线，一个相关指令的执行必须和 被相关的前一条指令的要分开，分开的时钟周期需至少等 于被相关的指令的流水线延迟。
例如： load r1, 100(r2);若顺序执行，则这两条指令之间 必须暂停一个时钟周期。
add r3, r1, 也r4可在这两条指令之间插入一条 非数据相器换名，消除读后写和写后写。
F0、F4：用于展开后的第1个循环体；
F2：保存常数；
F6和F8：用于展开后的第2个循环体； F10和F12：用于第3个循环体；
数据冒险
F14和F16：用于第4个循环体。
Loop:
LD F0 , 0(R1) ADD.D F4 , F0 , F2 SD 0(R1) , F4 LD F0 , -8(R1) ADD.D F4 , F0 , F2 SD -8(R1) , F4 LD F0 , -16(R1) ADD.D F4 , F0 , F2 SD -16(R1) , F4 LD F0 , -24(R1) ADD.D F4 , F0 , F2 SD -24(R1) , F4 SUBI R1 , R1 , #32 BNEZ R1 , Loop
延迟时钟周期数 3
浮点数据存操作（SD）
2
浮点计算
1
浮点数据取操作（LD） 浮点数据存操作（SD）
0
指令流入时钟
Loop: LD F0 , 0(R1) 1
（空转）
2
ADD.D F4 , F0 , F2 3
（空转）
4
（空转）
5
SD 0(R1) , F4 6
SUBI R1 , R1 , #8 7
（空转）
如Intel的Pentium系列采用动态调度；Intel的Itanium（ 用于科学领域和特殊应用）采用静态调度。在RISC机器中，指令 系统支持编译优化，其编译器都会采用静态调度方式，有的也同 时采用动态调度。
《指令级并行概念》课件
向更高级别的并行度发展
异构并行计算
利用不同类型的处理器实现并行计算，如GPU、 FPGA等加速器与CPU的混高级别的并行度发展，如线程级并行和 任务级并行。
并行算法和编程模型的研 究
随着并行计算技术的发展，需要研究更高效 的并行算法和编程模型，以充分利用硬件资 源并降低编程难度。
减少内存访问延迟
通过优化内存访问机制， 减少访问延迟，提高处理 器的性能。
支持多种编程模型
为了满足不同应用的需求 ，指令级并行处理器应该 支持多种编程模型，如向 量编程、消息传递接口（ MPI）等。
03
指令级并行编程模型
指令级并行编程模型的定义
指令级并行编程模型是一种利用现代处理器指令级并行性的编程模型，旨在提高 程序的执行效率。
并行算法设计
指令级并行也应用于并行算法设计，通过优化算法和数据结构，充 分利用处理器资源，提高算法的执行效率。
02
指令级并行处理器的结构
指令级并行处理器的组成
指令译码单元
将取回的指令进行译码，确定 指令的操作码和操作数。
执行单元
负责执行指令，完成相应的操 作。
指令取指单元
负责从内存中取出指令并存放 到指令缓冲区中。
。
超长指令字（VLIW）处理器
03
将多条指令打包成一个超长指令字，由一个控制器来调度和分
配这些指令到不同的执行单元。
指令级并行处理器的设计思路
充分利用硬件资源
通过并行处理技术，使处 理器能够在同一时间内执 行多个操作，从而提高处 理器的性能。
优化指令调度
根据指令的顺序和依赖关 系，合理地分配和调度指 令，以减少等待和冲突， 提高处理器的效率。
《指令级并行概念》ppt课件
计算机体系结构优化基础知识
计算机体系结构优化基础知识计算机体系结构是指计算机硬件与软件共同组成的系统结构，涉及到计算机的组成部分、数据流动及处理方式等方面。
优化计算机体系结构可以提升计算机的性能、降低能耗并提高系统的可靠性。
本文将介绍计算机体系结构优化的基础知识，包括指令级并行、数据级并行、内存层次结构和硬件加速等方面。
一、指令级并行指令级并行是通过并发处理多条指令来提高系统性能。
它主要有以下几种形式：1. 流水线技术：流水线将一条指令的执行过程分解成多个步骤，并同时执行多条指令的不同阶段。
这样可以提高指令的执行速度。
典型的流水线包括取指、译码、执行、访存和写回等阶段。
2. 超标量技术：超标量技术允许同时发射多个指令，通过乱序执行和重排序来提高指令级并行性。
它可以同时执行多条在数据相关上无冲突的指令，从而提高系统的吞吐量。
3. 动态调度技术：动态调度技术可以根据指令之间的数据依赖关系，动态地调整指令的执行顺序，以最大程度地利用系统资源。
这样可以提高指令级并行性和执行效率。
二、数据级并行数据级并行是通过同时处理多个数据元素来提高系统性能。
它主要有以下几种形式：1. 向量处理器：向量处理器可以同时对一个向量中的多个元素进行计算，从而提高计算性能。
它适用于科学计算和图形处理等需要大量并行计算的应用场景。
2. 并行计算：并行计算将一个大问题拆分成多个子任务，并通过分布式计算来同时解决这些子任务。
这样可以充分利用多核处理器或集群系统的计算能力。
3. SIMD指令集：SIMD指令集允许一条指令同时对多个数据元素进行操作。
这样可以提高数据级并行性，加速图像处理和多媒体应用等。
三、内存层次结构内存层次结构是计算机存储器层次之间的组织方式。
通过合理的内存层次结构可以提高数据访问效率，减少内存访问延迟。
常见的内存层次结构包括：1. 高速缓存（Cache）：高速缓存是位于处理器和主存之间的一层快速存储器。
它通过保存最近访问的数据和指令，减少了对主存的访问次数，提高了系统的运行速度。
计算机系统结构考试重点
冯诺依曼的5个架构：控制器、运算器、存储器、输入设备、输出设备。
Cpu的发展趋势：1、多核技术出现的原因因为：“处理器功耗正比于电流x 电压 x 电压 x 主频”，“IPC 正比于电流”，所以：“处理器功耗正比于 IPC“。
由单核处理器增加到双核处理器，如果主频不变的话，IPC理论上可以提高一倍，功耗理论上也就最多提高一倍，因为功耗的增加是线性的。
而实际情况是，双核处理器性能达到单核处理器同等性能的时候，前者的主频可以更低，因此功耗的下降也是指数方(三次方)下降的。
反映到产品中就是双核处理器的起跳主频可以比单核处理器更低，性能更好。
由此可见，将来处理器发展的趋势是：为了达到更高的性能，在采用相同微架构的情况下，可以增加处理器的内核数量同时维持较低的主频。
这样设计的效果是，更多的并行提高IPC，较低的主频有效地控制了功耗的上升。
2、2个1G的多核和2G的单核处理器单核CPU也有高频率的，双核CPU也有低频率的。
内存则有DDR DDR2和DDR3之分。
型号频率不同，自然效果也不同。
如果是同时运行多个任务，双核自然是占有优势。
在上网，做工作时，高频率的内存则可以加快存取传输的速度如果内存是同一个型号，那么自然是1G内存+双核快一些，内存的大小不直接关系到存取的速度。
3、编程模型：SIMD VS MIMD?(应用场景、架构优缺点)单指令流多数据流计算机SIMD计算机有n个相同的处理器，每个都有其自己的本地存储器，可以存储数据。
一个由中央控制单元发出的单指令流控制所有处理器的工作。
有N个数据流，每1个处理器操作1个数据。
所有处理器是同步操作的，在每一步中，处理器对于不同的数据元素执行相同的指令。
SIMD计算机比MISD更通用。
许多应用问题可以通过SIMD计算机并行算法求解。
另一个有趣的特点是，这些计算机算法比较容易设计，分析和实现。
局限是只有可被细分为一组相同子问题的那些计算才可以被处理。
有很多的计算，不适合这种模式：这种问题通常使用下面的MIMD计算机解决。
计算机体系结构和并行计算的原理和方法
计算机体系结构和并行计算的原理和方法计算机体系结构是指计算机系统中各个部件以及它们之间的相互关系和连接方式。
而并行计算则是指在计算机体系结构中同时执行多个任务或多个指令，以提高计算机系统的运算速度和效率。
一、计算机体系结构的原理和方法计算机体系结构的原理和方法包括指令系统、数据传输方式、存储器层次结构和输入输出系统等。
1. 指令系统指令系统是计算机体系结构的核心之一，它定义了计算机中各种指令的格式和功能。
指令系统可以分为精简指令集（RISC）和复杂指令集（CISC）两种类型。
RISC指令集精简而快速，适用于高性能计算；CISC指令集功能丰富，适用于通用计算。
2. 数据传输方式数据传输方式包括存储器与处理器之间的数据传输方式以及处理器内部数据传输方式。
常见的数据传输方式有总线、直接存储器访问（DMA）和存储器映射I/O等。
总线是计算机系统中各个部件之间的传输通道，它们以并行或串行的方式传输数据和控制信号。
3. 存储器层次结构存储器层次结构是计算机中不同速度和容量的存储器按照层次进行组织和管理。
存储器层次结构一般包括高速缓存、主存和辅助存储器等。
高速缓存是位于处理器内部的快速存储器，它以就近原则提供数据和指令，以提高数据访问速度和系统性能。
4. 输入输出系统输入输出系统是计算机与外部设备之间进行数据交换和通信的桥梁。
输入输出系统包括设备控制器、设备驱动程序和操作系统等。
设备控制器负责与设备的物理连接和数据传输，设备驱动程序则负责与操作系统的交互和数据传递。
二、并行计算的原理和方法并行计算是指在计算机体系结构中同时执行多个任务或多个指令，以提高计算机系统的运算速度和效率。
并行计算可以分为并行指令级、并行数据级和并行任务级三种类型。
1. 并行指令级并行指令级是利用流水线技术将多条指令同时执行，从而提高指令执行的效率。
流水线将指令的执行过程划分为多个阶段，每个阶段独立执行。
并行指令级可以充分利用处理器的运算能力，提高系统的吞吐量。
高级计算机系统结构期末考试复习总结
第一章量化设计与分析根底1.计算机性能提升表现在哪些方面：半导体技术不断提高，如特征尺寸和时钟频率；计算机体系结构不断改良，如高级语言编译器、标准化的操作系统和指令更为简单的RISC 体系结构。
2.并行分类：1〕应用程序的并行分类：数据级并行(DLP)：同时操作多数据任务级并行(TLP)：创立了一些能够独立处理但大量采用并行方式执行的工作任务2〕硬件的体系结构：指令级并行(ILP)：在编译器帮助下。
利用流水线的思想开发数据级并行，利用推理执行的思想以中等水平开发数据集并行。
向量体系结构和图像处理单元(GPUs)：将单条指令并行应用于一个数据集，来到达数据集并行线程级并行：在紧耦合硬件模型中开发数据集并行或任务及并行，这种模型允许在线程之间进行交互。
请求级并行：在程序员或操作系统制定的大量去耦合任务之间开发并行3.Flynn’s分类是如何分类的？Flynn’s分类主要分为四类：1）单指令流、单数据流(SISD)：一条指令处理一个数据，可以利用指令级并行(ILP)2）单指令流、多数据流(SIMD)：将大量重复设置的处理单元按一定方式互连成阵列，在单一控制部件CU(Contrul Unit)控制下对各自所分配的不同数据并行执行同一指令规定的操作，主要应用于向量体系结构、多媒体扩展指令和图像处理单元(Graphics processor units) 3）多指令流、单数据流(MISD)：用多个指令作用于单个数据流，没有商业实现4）多指令流多数据流(MIMD)：每个处理器都提取自己的指令，对自己的数据进行操作，主要用于开发线程级并行TLP〔紧耦合MIMD〕和请求级并行RLP〔松耦合MIMD〕4.什么是“真正〞的计算机体系结构？1）满足目标和功能需求的组成和硬件；2）限制条件下最大化性能：本钱、功耗、可用性；3）包括指令集体系结构(ISA)，微体系结构，硬件5.计算题：可靠性的计算平均无故障时间：Mean time to failure (MTTF)，MTTF是故障率的倒数。
计算机体系结构指令级并行与超标量技术的优化方法
计算机体系结构指令级并行与超标量技术的优化方法计算机体系结构指令级并行与超标量技术的优化方法是指通过提高计算机指令级并行性和利用超标量技术来提高计算机性能的方法。
本文将介绍这些优化方法，并讨论它们在现代计算机体系结构中的应用。
一、指令级并行优化方法指令级并行是指在执行一条计算机指令时，同时执行多条指令的能力。
在传统的单指令多数据（SIMD）和多指令多数据（MIMD）体系结构中，指令级并行主要通过指令流水线、乱序执行和分支预测等技术来实现。
1. 指令流水线指令流水线是将一条指令的执行过程划分为多个子阶段，并通过并行执行这些子阶段来提高计算机的吞吐量。
典型的指令流水线包括取指、译码、执行、访存和写回等阶段。
指令流水线的优化方法包括增加流水线的深度、减少流水线的停顿以及解决流水线冲突等。
2. 乱序执行乱序执行是指根据指令之间的依赖关系，在不改变程序执行结果的前提下，通过调整指令的执行顺序来提高指令级并行性。
乱序执行技术包括乱序发射、数据回复和指令重排序等。
3. 分支预测分支预测是为了解决程序中分支指令对流水线的冲击而出现的一种技术。
分支预测通过猜测分支指令的执行方向来提高指令级并行性。
常见的分支预测方法包括静态分支预测和动态分支预测。
二、超标量技术的优化方法超标量技术是指在同一个时钟周期内同时发射多条指令，并通过并行执行这些指令来提高计算机性能的技术。
超标量技术主要包括超标量发射、超标量执行和动态调度等。
1. 超标量发射超标量发射是指在一个时钟周期内同时发射多条指令到执行单元。
通过增加发射宽度，可以同时发射更多的指令，从而提高指令级并行性。
2. 超标量执行超标量执行是指在一个时钟周期内通过并行执行多条指令来提高计算机性能。
超标量执行的优化方法包括增加执行单元的数量、增加执行单元的功能和使用更高效的执行指令等。
3. 动态调度动态调度是指通过调度器来动态选择可以立即执行的指令，并将其发送到执行单元。
通过动态调度，可以有效地利用执行单元的资源，提高指令级并行性和计算机性能。
计算机体系结构指令级并行基础知识详解
计算机体系结构指令级并行基础知识详解计算机体系结构是计算机科学中的一个重要领域，它研究计算机各个组成部分之间的关系和相互作用。
指令级并行是计算机体系结构中的一个重要概念，它可以提高计算机的性能和效率。
本文将详细介绍计算机体系结构指令级并行的基础知识。
一、什么是计算机体系结构指令级并行？计算机体系结构指令级并行是指在计算机指令的执行过程中，同时执行多条指令，以提高计算机的性能和效率。
传统上，计算机执行一条指令需要按照顺序依次执行多个步骤，即取指令、译码、执行、访存和写回。
而指令级并行则允许多个指令的某些步骤并行执行，从而加快指令的执行速度。
二、指令级并行的基本原理1. 流水线技术流水线是指将指令的执行过程分为多个阶段，并使每个阶段同时执行不同的指令。
每个阶段执行完毕后，指令便进入下一个阶段，以此类推。
这样可以使多条指令同时在不同的阶段执行，达到指令级并行的效果。
2. 超标量技术超标量是指在一个时钟周期内，同时发射并执行多条指令。
通过提高处理器的运算能力和硬件资源，可以达到超标量执行多条指令的效果。
三、指令级并行的优势和挑战1. 优势指令级并行可以提高计算机的性能和效率，缩短程序的执行时间。
通过同时执行多条指令，可以充分利用计算机硬件资源，加快指令的执行速度。
2. 挑战指令级并行虽然可以提高计算机的性能，但同时也带来了一些挑战。
例如，指令之间可能存在数据依赖关系，需要解决数据相关性问题。
此外，指令级并行还需要考虑硬件资源分配和调度问题，以充分利用计算机的处理能力。
四、指令级并行的应用指令级并行广泛应用于现代计算机体系结构中。
例如，现代CPU通过流水线和超标量技术实现指令级并行，提高计算机的性能。
同时，指令级并行也被用于并行计算和分布式系统中，以加快任务的执行速度。
五、结论计算机体系结构指令级并行是提高计算机性能和效率的重要手段之一。
通过流水线和超标量技术，可以实现指令的并行执行，加快程序的执行速度。
知识点归纳 计算机架构中的指令级并行与存储器层次优化
知识点归纳计算机架构中的指令级并行与存储器层次优化计算机架构中的指令级并行与存储器层次优化计算机架构是指计算机系统的组织和设计原则，它包括指令系统设计、寄存器组织、数据通路设计以及控制单元设计等方面。
在计算机架构中，指令级并行和存储器层次优化是两个重要的概念。
本文将对这两个知识点进行归纳总结。
一、指令级并行指令级并行是指在执行指令时，同时执行多条指令的能力。
这种并行可以通过硬件的方式实现，以提高计算机系统的执行效率。
指令级并行主要包括指令流水线、乱序执行和超标量执行。
1. 指令流水线指令流水线是一种将指令执行过程划分为多个阶段，并在不同阶段同时执行不同指令的技术。
它将多条指令的执行过程重叠起来，提高了系统的吞吐量。
指令流水线由取指、译码、执行、访存和写回等阶段组成。
每个阶段专门负责某一操作，通过流水线的方式，多条指令可以同时在不同阶段执行，从而提高了指令级并行的效率。
2. 乱序执行乱序执行是指在保证程序正确性的前提下，通过重新安排指令的执行顺序，提高指令级并行的能力。
它通过动态地调整指令的执行顺序，尽可能地隐藏指令之间的依赖关系，减少指令等待的时间，提高程序的执行效率。
乱序执行可以通过重排序缓冲区和重编码技术实现。
3. 超标量执行超标量执行是指在一条指令周期内同时发射多条指令执行的技术。
它通过增加硬件资源，实现多个指令的同时执行。
超标量执行可以在指令流水线的基础上进一步提高指令级并行的能力，充分发挥硬件资源的潜力，提高了系统的性能。
二、存储器层次优化存储器层次优化是指利用存储器层次结构中的不同级别的存储器来提高计算机系统的性能。
存储器层次结构一般由高速缓存、主存和辅助存储器等多级存储器组成。
存储器层次优化的核心思想是通过增加靠近处理器的高速缓存，减少对慢速存储器的访问次数，从而提高存储器的访问效率。
存储器层次优化主要包括局部性原理、高速缓存和虚拟存储器等概念。
1. 局部性原理局部性原理是指程序在执行过程中，存在着时间局部性和空间局部性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
见图3.2：结论 1.随着窗口大小的减小，可开发的指令级并 行度严重下降。 2.定点程序的指令级并行度要少于浮点程序 的指令级并行度。 3.与理想情况相比，实际的窗口大小回事指 令的吞吐量严重下降。 因此，我们以后假设窗口大小为2K,最大发射 能力为每时钟周期64条指令。
实际转移和跳转预测的影响
多线程主要有两种方法： 细密度多线程和粗密度多线程 细密度多线程能够在指令之间进行线 程切换，从而使多个线程交替执行。 粗粒度多线程作为细粒度多线程的替 代方法而设计的，只在发生代价较高的停顿 时才切换线程，比如二级Cache缺失。
同时多线程：将线程并行转化为指 令级并行
见图3.8 1.不支持多线程的超标量处理器 2.支持粗粒度多线程的超标量处理器 3.支持细粒度多线程的超标量处理器 4.支持同时多线程的超标量处理器
3.3实际处理器中的指令级并行性限制
预先设定以下一组属性： 1.没有发射限制，每时钟周期至少发射64条 指令。 2.1K入口的tournament预测器和16入口 的返回预测器。 3.动态的、完美地消除存储器引用的二义性 4.64个附加定点寄存器和64个附加浮、点 寄存器用于寄存器重命名。
图3.7 ：
3.2指令级并行性限制的研究
理想处理器： 1.寄存器重命名：可用寄存器数量没有限制 2.转移预测：能够准确预测所有的调剂转移。 3.跳转预测：能够预测所有的跳转。 4.存储器地址别名分析：能够准确确定所有 的存储器地址（最佳地址别名分析）。 5.最优Cache：所有的存储器访问花费一个 时钟周期。
窗口大小对定点程序的影响不如对浮点程 序（循环级并行度较高，因此可开发的指令 级并行度较高）的影响大。
怎样在简单的、有大容量Cache和高时钟 频率的处理器与强调指令级并行度但时钟 频率较慢且Cache容量较小的处理器之间 做出权衡。见例题
克服研究模型的限制
完美模型中的主要限制： 1.访问存储器的WAW和WAR冒险。 2.多余的相关。 3.克服数据流的限制。 本节中讨论的这些限制理论上并不是无法 克服的。
图3.10中所示当前最新的四种高性能处 理器的特性 和总体性能同等重要的是对硅晶体面积 和功耗的利用率。 四种方法中没有哪一种是可以用来高效 开发指令级并行的捷径。
有限存储器的影响
图3.5结论： 说明了减少重命名可用寄存器的数量的 对并行度的影响，浮点寄存器和定点寄存器 的数目随寄存器数量的增长而增长。 使用无限数量的寄存器仍然是不现实的。
非完美别名分析的影响
三种存储器别名分析模型： 1.全局/堆栈完美分析模型 2.检测分析模型：在编译阶段对访问操作 进行检测，以确定它们是否会相互影响。 3.无分析 要想获得更高的并行度，就必须有复杂编 译技术和按需动态分析的支持。
目前用来提升多发射处理器性能的技术都是 低效的，原因有二： 1.多发射会增加一些逻辑开销，而这类 开销的增长速度要快于发射率的增长速度。 2.发射速率的峰值与持续性能之间差距 的拉大。 推测永远不可能是完美的， 且对于绝大 多数实际程序来说，推测处理器不可能节约 能源。
3.6综合:高级多发射处理器的性能和效率
第三章 指令级并行性的限制
3.1介绍 3.2指令级并行性限制的研究 3.3实际处理器中的指令级并行性限制 3.4相关问题:硬件推测和软件推测 3.5多线程:使用指令级并行支持线程级并行 的开发 3.6综合:高级多发射处理器的性能和效率
3.1 介绍
指令级并行性的限制： 程序结构、硬件的预测以及推测使用 的关键技术（如转移预测等）的准确率。
3.4 相关问题：硬件推测和软件推测
硬件推测方法和软件方法为我们开发指令 级并行度提供了不同的选择。如何在两者之 间做出权衡？
3.5多线程：使用指令级并行支持线程级 并行的开发
由于逻辑结构为可独立执行的线程，因此 称这种高层并行度为线程级并行。 与开发循环或直线型代码中的并行操作的 指令级并行不同，线程级并行的目标是开发 多个执行线程之间内在的并行性。 开发线程级并行所学要的成本要比指令 级并行低得多。
同时多线程对性能起到的实际作用比当初 的研究结果逊色得多。 大多数设计者更倾向于在单独的CPU晶片 上实现多个核心，同时辅以轻量级的多发射 和多线程的支持。
是什么限制了多发射处理器
功耗是限制当代处理器的首要因素。 功耗是静态功耗和动态功耗的函数。 静态功耗随晶体管的数量成比例增长，动功耗通常是能源的主要 消费者。
同时多线程的设计挑战
平衡单线程性能同多线程性能之间的矛盾 同时多线程处理器的设计还面临一些其他 的挑战 注：1.在大多数情况下，由多线程引起的开 销通常是很小的，简单的选择已经足够应付 2.当前超标量处理器的效率相当低， 还有很大的上升空间，在这种情况下即使付 出一些代价也是值得的。
同时多线程的潜在性能优势
窗口大小和最大发射数的限制
窗口： 为了实现并行执行，需要对指令之间是 否存在相关进行检测，被检测指令的合称为 窗口。 限制： 所需的存储容量、能够承受的比较次数 以及有限的发射速率，大窗口未必能发挥更 大的作用。 最大吞吐量有可能受到发射速率的限制。
窗口大小直接限制了在给定时钟周期内开始 执行的指令数量。实际上，可以在同一时钟 周期内发射、启动执行或提交的指令数量通 常要远远低于窗口大小。
转移预测的五个等级： 1.完美：所有的跳转和转移都在执行开始时 被准确地预测。 2.基于tournament的转移预测器：使用相 关2bit预测器和不相关2bit预测器，结合使 用选择器。 3.有512个2bit入口的标准2bit预测器。 4.基于历史的预测器 5.无转移预测
图3.3 转移预测方法的影响 结论：在两种浮点程序中，转移行为要比在其他 程序中简单得多，这主要是由于这两种程序的 转移较少，且大部分转移的可预测性非常高。 因此，我们可以通过实际的转移预测方法开发 更高的并行度。