第六章IO接口与总线
合集下载
第六章 IO接口和总线
2、采用I/O接口的必要性
（1）CPU与外设的速度不匹配 （2） 信号电平不匹配（CPU信号是TTL电平） （3）信号格式（位数、传送方式、模拟/数字） 不匹配） （4）时序不匹配。。
3、接口的功能
设置数据缓冲来解决速度不匹配的问题（缓 冲器和锁存器特点、作用） 设置信号电平转换电路 设置信息转换逻辑 设置时序控制电路来同步CPU和外设的工作 提供地址译码电路实现设备选择 设置输入输出控制、读写控制及中断控制
外 部 总 线
左边的接线方法是零MODEM方式的简单连法， 只要任何一方自身请求发送有效和数据终 端就绪有效，即可实现发送和接收。
外 部 总 线
右边的接线方法是按照RS-232-C标准定义 的控制MODEM的规则进行引脚连接的，双方 的DTE仍以为与自己一侧的DCE在通讯，其 实双方DTE都跳过了DCE，而实现异步通信。
RS-2322、RS-232-C机械特性 联络控制信号线
数据装置准备好（ ready-DSR） 数据装置准备好（Data set ready-DSR） 数据终端准备好（ ready-DTR） 数据终端准备好（Data set ready-DTR） 请求发送（ send-RTS） 请求发送（Request to send-RTS） 允许发送（ send-CTS） 允许发送（Clear to send-CTS） 接收线信号检出（ detection接收线信号检出（Received Line detectionRLSD） RLSD） 振铃指示（Ringing-RI） 振铃指示（Ringing-RI）
RS-232-C总线 外 部 总 线
美国电子工业协会EIA制定的一种串行物理接 口标准。 口标准。 RS-232-C总线标准设有25条信号线，包括一 RS-232- 总线标准设有25条信号线， 25条信号线 个主通道和一个辅助通道， 个主通道和一个辅助通道，在多数情况下主要使 用主通道，对于双工通信， 用主通道，对于双工通信，仅需几条信号线就可 实现，如一条发送线、一条接收线及一条地线。 实现，如一条发送线、一条接收线及一条地线。 RS-232- 标准规定的数据传输速率为每秒50 50、 RS-232-C标准规定的数据传输速率为每秒50、 75、100、150、300、600、1200、2400、4800、 75、100、150、300、600、1200、2400、4800、 9600、19200波特 波特。 9600、19200波特。
第6章 总线和接口(简)
EIA-RS232C，25根线，用于串行通信 IEEE-488，25根线，用于微型计算机系统与 计测仪器之间的连接
总线标准
计算机界承认或推荐的系统中互连各个模块的标准， 它通常对总线所用插座的尺寸、引线数目、各引线信 号的含义和时序做了明确的统一规定 常用的标准外部总线：
EIA-232C总线 IEEE-488总线
第六章 I/O接口与总线
I/O接口 总线
什么是I/O接口？
I/O接口是位于系统与外设间、用来协助 接口是位于系统与外设间、 接口是位于系统与外设间 完成数据传送和控制任务的逻辑电路 PC机系统板的可编程接口芯片 、 I/O总 机系统板的可编程接口芯片、 机系统板的可编程接口芯片 总 线槽的电路板（适配器） 线槽的电路板（适配器）都是接口电路
I/O端口的寻址方式
存储器映象寻址方式 I/O单独编址方式
存储器映象寻址方式
特点：把系统中的每个I/O端口都看作一个存 储单元，并与存储单元一起统一编址，这样访 问存储器的所有指令均可用来访问I/O端口， I/O 不用设置专门的I/O指令 优点：简化指令；能用类型多、功能强的访问 存储器指令对I/O设备进行操作；I/O地址空间 大小可以灵活变化 缺点：I/O译码电路较复杂；输入输出操作较 慢 典型CPU：MC6800、MC68000和68HC05
CPU与外设间的数据传送方式
程序控制方式 中断方式传送 DMA方式
程序控制方式
CPU与外设之间的数据传送是在程序控制 下完成的，分为； 无条件传送方式（同步传送方式）：在 这种方式下，程序不必检查外设的状态， 在需要进行输入或输出操作时，直接执 行输入输出指令即可 条件传送方式（查询传送方式）：在传 送数据之前，CPU要先读取外设的状态
总线标准
计算机界承认或推荐的系统中互连各个模块的标准， 它通常对总线所用插座的尺寸、引线数目、各引线信 号的含义和时序做了明确的统一规定 常用的标准外部总线：
EIA-232C总线 IEEE-488总线
第六章 I/O接口与总线
I/O接口 总线
什么是I/O接口？
I/O接口是位于系统与外设间、用来协助 接口是位于系统与外设间、 接口是位于系统与外设间 完成数据传送和控制任务的逻辑电路 PC机系统板的可编程接口芯片 、 I/O总 机系统板的可编程接口芯片、 机系统板的可编程接口芯片 总 线槽的电路板（适配器） 线槽的电路板（适配器）都是接口电路
I/O端口的寻址方式
存储器映象寻址方式 I/O单独编址方式
存储器映象寻址方式
特点：把系统中的每个I/O端口都看作一个存 储单元，并与存储单元一起统一编址，这样访 问存储器的所有指令均可用来访问I/O端口， I/O 不用设置专门的I/O指令 优点：简化指令；能用类型多、功能强的访问 存储器指令对I/O设备进行操作；I/O地址空间 大小可以灵活变化 缺点：I/O译码电路较复杂；输入输出操作较 慢 典型CPU：MC6800、MC68000和68HC05
CPU与外设间的数据传送方式
程序控制方式 中断方式传送 DMA方式
程序控制方式
CPU与外设之间的数据传送是在程序控制 下完成的，分为； 无条件传送方式（同步传送方式）：在 这种方式下，程序不必检查外设的状态， 在需要进行输入或输出操作时，直接执 行输入输出指令即可 条件传送方式（查询传送方式）：在传 送数据之前，CPU要先读取外设的状态
微机原理与接口技术(chap6)IO接口和总线
省级精品课建设
第六章
•
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
2
第六章 I/O接口和总线
一． I/O接口的功能
1．采用I/O接口的必要性
CPU与外部设备交换信息的过程：在控制信号的作用下通过数据总 线来完成的。外部设备种类繁多，它们对所传输的信息的要求也各不相 同，计算机和外设之间的信息交换存在如下问题：
•
9
6-1 I/O接口
【 I/O接口的功能】
•
10
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
11
6-1 I/O接口
二． 简单的输入输出接口芯片
最常用的简单输入输出接口芯片主要有缓冲器(Buffer)和锁
(13) (14)
D
C Q D C Q
6O
7O
8D
(18) D C Q (19) 8O
G
(11) •
15
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
16
外围设备 显示器 键盘
存储器
控制器
输入/输出 接口
鼠标 硬盘
第六章
•
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
2
第六章 I/O接口和总线
一． I/O接口的功能
1．采用I/O接口的必要性
CPU与外部设备交换信息的过程：在控制信号的作用下通过数据总 线来完成的。外部设备种类繁多，它们对所传输的信息的要求也各不相 同，计算机和外设之间的信息交换存在如下问题：
•
9
6-1 I/O接口
【 I/O接口的功能】
•
10
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
11
6-1 I/O接口
二． 简单的输入输出接口芯片
最常用的简单输入输出接口芯片主要有缓冲器(Buffer)和锁
(13) (14)
D
C Q D C Q
6O
7O
8D
(18) D C Q (19) 8O
G
(11) •
15
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
16
外围设备 显示器 键盘
存储器
控制器
输入/输出 接口
鼠标 硬盘
IO接口与总线
? 不同的寄存器有不同的端口地址，即用地址访问 ? 端口由一个或多个寄存器组成 ? 接口由若干个端口加上相应的控制逻辑组成
2 I/O端口的寻址方式
? CPU 对外设访问实质上是对 IO 接口中的 端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为 I/O 端口地址 ，通过译 码电路访问。
接口电路的结构
实现对CPU 数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB
地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU 一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
Байду номын сангаас
寻址操作
读/写操作和时序控制
I/O端口
? 传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
? 接口特点
? CPU的DB→I/O 接口(输出锁存器)→外设（CPU驱动LED） ? CPU的DB←I/O 接口(输入缓冲器)←外设（CPU读按键信
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入
缓冲器端
/G
口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
………….. 处理K1 的程序
JMP
EXIT
………………….
程序查询输入方式 ( 条件传送方式 )
? 三种数据传送方式： ? 程序控制方式：无条件程序控制和程序查询 ? 中断控制方式 ? 直接存储器存取方式，DMA 方式
2 I/O端口的寻址方式
? CPU 对外设访问实质上是对 IO 接口中的 端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为 I/O 端口地址 ，通过译 码电路访问。
接口电路的结构
实现对CPU 数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB
地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU 一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
Байду номын сангаас
寻址操作
读/写操作和时序控制
I/O端口
? 传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
? 接口特点
? CPU的DB→I/O 接口(输出锁存器)→外设（CPU驱动LED） ? CPU的DB←I/O 接口(输入缓冲器)←外设（CPU读按键信
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入
缓冲器端
/G
口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
………….. 处理K1 的程序
JMP
EXIT
………………….
程序查询输入方式 ( 条件传送方式 )
? 三种数据传送方式： ? 程序控制方式：无条件程序控制和程序查询 ? 中断控制方式 ? 直接存储器存取方式，DMA 方式
第六章IO接口与总线
READY? N
MOV CX， COUNT_1
READ_SI:IN AL，PORT_SI TEST AL, 01H ；查询READY
Y 输入数据信息
JZ READ_SI
IN AL，PORT_IN MOV [BX],AL
请思考：
INC BX LOOP READ_SI
假如D1代表输出状态位BUSY，输 出的程序该如何完成？例：打印机
接口与端口：CPU要与多个外设打交道，一个外设又需和CPU 交换多种信息，所以一个接口通常包含多个端口。同一时刻 CPU只能和一个端口交换信息。
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器 作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效 常用连接：A端接外设，Y端接 CPU的数据总线。两个G端并接， 由CPU片选。
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
DB
主 AB
机 CB
接口电 路
数据信息
外 状态信息
设 制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制 逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种 端口：数据端口、状态端口、命令端口（控制端口）。三种信息 分别进入三种端口的寄存器，完成不同的功能。但是传输的通道 都是一样的，都是通过数据总线。
传送前，CPU首先将有关参数，包括DMAC的工作方式， 要访问的存储单元的首地址，要传送的字节数等预先写入 DMAC。 当外设需要传送数据时，向DMAC提出请求，该信号应该 维持到DMAC响应为止。 DMAC收到请求后，向CPU提出HOLD总线请求，申请借 用总线，CPU在当前总线周期结束时，将响应该请求，发回 HLDA信号，然后输出高阻态放弃总线。 DMAC向外设发回响应，DMA传送开始。DMAC接管总 线，将数据从外设顺序传送到存储器，并进行地址增量，对 传送次数计数等操作，一直到传输完成，将HOLD信号置为 无效，将总线交还给CPU。
第六章 IO接口和总线
1、缓冲器 74LS244
单路基本组成：
真值表 A
B
G#
0
A
1
B
1
0 G
1
0
高阻
0
状态
1A1 1A2
/1G 1A1 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND
1 2 3 4 5 6 7 8 9 10
1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4
244
20 19 18 17 16 15 14 13 12 11
需要输入设备送入信息，输出设备送出结果，这些输 入输出设备被称为外设。
通信：计算机（CPU）与外设间的数据、状态和控制
命令的交换过程统称为通信。
2、CPU与外设直接通信存在的问题 速度不匹配（CPU快，外设慢） 信号电平不匹配 （CPU使用TTL电平，外设多为机电设备） 信号格式不匹配 （CPU总线上为并行数字量，而外设有串行模拟量等） 时序不匹配 解决方案： 用I/O接口：把外设连接到CPU总线上的一组逻辑电 路的总称。用于协调外设与主机之间的信息交换。
2、译码的常用方法
线选法
利用一根地址线，产生指定的端口地址的选择信号。
A7
PORT1
当A7=1,选中PORT1，地址可为80H 当A6=1,选中PORT2，地址可为40H 当A5=1,选中PORT3，地址可为20H
A6
PORT2
对于PORT1，地址为81H，82H，83H
等仍可选中。
A5
PORT3
无条件输出电路例子 例：假设该端口号为
0# D0
80H，要想让0、2、4、
6号灯亮，如何编写
D1
1D 2D
微型计算机原理与接口技术第6章 IO接口和总线第四版
由D触发器构成 可直接挂到总线上
具有对数据的锁存能力
具有三态总线驱动能力
第六章：I/O接口和总线
1. 2. 3. 4. 5. 输入/输出接口功能 CPU和输入输出设备间的信号 接口部件的I/O端口和寻址方式 CPU和外设间的数据传送方式 总线概念
12
第六章：I/O接口和总线——CPU和I/O设备间的信号
17
第六章：I/O接口和总线——I/O端口和寻址方式
I/O端口的寻址方式
220 1M
I/O端口 216 64K 存储 单元 存储器映像编址
内存单元 I/O端口 独立编址方式
18
第六章：I/O接口和总线
1. 2. 3. 4. 5. 输入/输出接口功能 CPU和输入输出设备间的信号 接口部件的I/O端口和寻址方式 CPU和外设间的数据传送方式 总线概念
20
第六章：I/O接口和总线——数据传送方式 程序控制方式 之无条件传送方式
无条件传送方式也称为同步传送方式，主要用于对简单外设进行 操作，或者外设的定时是固定的或已知的场合。也就是说，这类外 设在任何时刻均已准备好数据或处于接收数据状态，或者在某些固 定时刻，它们处在数据就绪或准备接收状态，因此程序可以不必检 查外设的状态，而在需要进行输入或输出操作时，直接执行输入输 出指令。 无条件传送方式一般用于控制CPU与低速接口之间的信息交换.例 如开关、温度、压力流量等(A/D)转换器。由于这些信号变换缓慢， 当需要采集这些数据时，外设已经将数据准备就绪了，因此无需检 查端口的状态，就可以立即采集数据。由于数据保持时间相对于CPU 的处理时间长得多，故输入端可直接用输入缓冲器与CPU的数据总线 相连。若外设是输出设备，一般要求接口有锁存能力，也就是CPU送 给外设的数据应该在接口中保持一段时间，其原因是外设的速度较 慢，所以要求CPU送到接口的数据能保持到外设动作相适应的时间。
第六章IO接口与总线
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
第六章 I/O接口 和 总线
6.1 I/O接口概述ຫໍສະໝຸດ 一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
存储器映像方式 I/O独立编址方式
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
第六章 I/O接口 和 总线
6.1 I/O接口概述ຫໍສະໝຸດ 一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
存储器映像方式 I/O独立编址方式
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
第六章-IO接口和总线
1-12 4
二、 I/O端口及其寻址方式
1. I/O端口 CPU与外设通信时，传送的信息主要包括数据 信息、状态信息和控制信息。这些信息存放在不 同的寄存器中，以不同的端口地址来区分。
AB CPU DB CB
1 I/O 接口 2 DATA
STATUS
I/O 设备
3 CONTROL
1-12
CPU 与外设之间的接口信息
输入设备
无条件传送输入输出接口框图
输出操作：OUT PORT， AL M/IO=0，WR=0，地址译码有效，输出锁 存器被选中。
1-12
17
2.条件传送方式
（1）查询式输入
下图为查询式输入接口电路框图。
RD
80H
数据总线 数据缓 冲器 地址总线 端 口 译 码 锁 存 器
数据 选通
D7
输 入 设 备
1-12 30
（3）DMA传送的一般操作过程
外设准备好进行DMA操作, 外设接口向DMAC发DREQ DMAC向CPU发HOLD CPU现行总线周期结束,向DMAC发HLDA, AB, CB, DB呈高阻态 DMAC接管总线向外设接口发DACK DMAC向AB发地址信息, 向外设,存储器 发IOR, MEMW或IOW, MEMR, 且自动 修改地址指针. N
向CPU发出中断请求，请求CPU进行数据的 输入输出。
1-12
24
数据
数据 锁存器
三态 缓冲器
D7～D0
RD
STB
＋5V
D
R
Q 中断 类型号
输入 设备
中断请求 触发器
译 码 器 三态缓 冲器 G
A15～A0 M/ IO
INTA INTR
二、 I/O端口及其寻址方式
1. I/O端口 CPU与外设通信时，传送的信息主要包括数据 信息、状态信息和控制信息。这些信息存放在不 同的寄存器中，以不同的端口地址来区分。
AB CPU DB CB
1 I/O 接口 2 DATA
STATUS
I/O 设备
3 CONTROL
1-12
CPU 与外设之间的接口信息
输入设备
无条件传送输入输出接口框图
输出操作：OUT PORT， AL M/IO=0，WR=0，地址译码有效，输出锁 存器被选中。
1-12
17
2.条件传送方式
（1）查询式输入
下图为查询式输入接口电路框图。
RD
80H
数据总线 数据缓 冲器 地址总线 端 口 译 码 锁 存 器
数据 选通
D7
输 入 设 备
1-12 30
（3）DMA传送的一般操作过程
外设准备好进行DMA操作, 外设接口向DMAC发DREQ DMAC向CPU发HOLD CPU现行总线周期结束,向DMAC发HLDA, AB, CB, DB呈高阻态 DMAC接管总线向外设接口发DACK DMAC向AB发地址信息, 向外设,存储器 发IOR, MEMW或IOW, MEMR, 且自动 修改地址指针. N
向CPU发出中断请求，请求CPU进行数据的 输入输出。
1-12
24
数据
数据 锁存器
三态 缓冲器
D7～D0
RD
STB
＋5V
D
R
Q 中断 类型号
输入 设备
中断请求 触发器
译 码 器 三态缓 冲器 G
A15～A0 M/ IO
INTA INTR
第六章_IO接口和总线讲解
中断服务程序
启动外设
外设准备好 输入设备Ready=1 中断请求 输出设备 Busy=0
中断响应
中断请求 外设又一次准备好
中断响应
数据IN/OUT IRET
18
2019/8/3
4. DMA方式
第6章 I/O接口和总线
（1）DMA方式的提出----为什么要用DMA方式传送数据？
查询方式：查询时占用CPU时间。 中断方式：比查询方式传送效率高，但执行中断服务程序，
输入时，外设数据已送到三态缓冲器。 输出时，CPU的输出信息已送到输出锁存器输入端。
14
2019/8/3
2.查询方式
第6章 I/O接口和总线
无条件传送的局限性：对于那些慢速的或总是准备好的 外设是适用的。
所谓查询方式就是微型计算机利用程序不断询问外部设 备的状态，根据它们所处的状态来实现数据的输入和输出。
安排在内存的地址空间中，外设地址 与内存地址统一编址。 优点：不需要专门的输入输出指令，
可用全部的存储器操作指令。 如：mov kou1,bx 缺点：外设占用内存单元，相对减少
了内存容量。
第6章 I/O接口和总线
内存与外设
00000 00001
65
F3
02
00
24
内存
E0
EFFFF
F0000
F0001
查询工作方式1示5 意图
2019/8/3
(1)单一外设查询
CPU先查询外设状 态，而后决定数 据的传送。
第6章 I/O接口和总线
单一外设查询示意图
16
2019/8/3
(2)多个外设查询方式工作
2
多个外设查询方式工作流程
IO接口和总线
DMA传送方式
CPU
与
在存储器和外设之间建立起直接的数据传送
外
通路，即不经由CPU，而由专门的DMA控制器
设 间
实现存储器和外设之间的操作。
的
传送就不必进行保护现场等一系列额外操作，
数
从而减轻了CPU的负担，因此特别适合于高
据 传
速度大批量数据传送的场合。
送
要增设DMA控制器，硬件电路比前两种方式
第6章 I/O接口和总线
1
I/O接口
– I/O接口的功能 –简单的输入输出接口芯片 – I/O端口及其寻址方式 –CPU与外设间的数据传送方式
总线
2
I/O接口功能
• 必要性
–速度不匹配 –信号电平不匹配 –信号格式不匹配 –时序不匹配
• 功能
–数据缓冲-锁存器、缓冲器 –信号电平转换-MC1488、MC1489、MAX232、MAX233 –信息逻辑转换-A/D、D/A –时序控制 –地址译码 –中断控制
3
输入输出接口芯片
数据缓冲器 74LS245(74LS244)/8286(8287) (8287输 入与输出反相,74LS244单向)
地址锁存器74LS373/8282(8283)(8283输 入与输出反相)
4
I/O端口及其寻址方式
• 数据端口：数据缓冲 • 状态端口：状态信号
– 准备就绪位 – 忙碌位 – 错误位
能用功能强的存储器指令访问 I/O设备；
必须用全译码方式形成I/O地 址，译码电路复杂；
• 指令系统需要有专门的IN和 OUT指令，这些指令没有存储 器指令强；
• I/O地址译码电路较简单；
• 执行速度快；
延长了输入输出操作时间。
第6章 IO接口和总线
PC/AT机的I/O端口分配（表6.3）
系统板 I/O通道
作业
P259：3、4、7
②I/O操作时使用的指令字节长，增加操作时间。
6.1.4 CPU与外设间的数据传送方式
程序控制方式
无条件传送方式 条件传送方式
中断方式
DMA方式
1 . 程序控制方式
以CPU为中心，数据传送的控制来自CPU，通过预先 编制好的输入或输出程序（传送指令和I/O指令）实 现数据的传送。
74LS373锁存器逻辑电路和真值表
6.1.3 I/O端口及其寻址方式
一个基本的外设接口如图所示：
2. I/O端口的寻址方法
CPU通过对I/O端口寻址，连接并访问与I/O端 口相连的外设。每个外设I/O端口都有自己的地址。 I/O单独编址方式 I/O端口寻址方式： 存储器映象寻址方式
⑴I/O单独编址方式
程序控制的数据传送分为无条件传送、有条件传送；
1）无条件传送方式
2）条件传送
又称“查询传送方式”。用于外设的定时是不固定的或未 知的场合，CPU必须先对外设进行状态检测。 完成一次传送过程的步骤如下：
（1）通过执行一条输入指令，读取所选外设的当前状态。 （2）根据该设备的状态决定程序去向，如果外设正处于“忙” 或“未准备就绪”，则程序转回重复检测外设状态，如果 外设处于“空”或“准备就绪”，则发出一条输入/输出指 令，进行一次数据传送。
74LS244缓冲器逻辑电路和引脚图
（2）8路双向数据收发器74LS245 三态输出的8总线收发器； 内部包括8个双向三态缓冲器，A1~A8，B1~B8； 两个控制端—使能端 G 和方向控制端DIR； 芯片的功能见表6-2。 表 74LS245的真值表
6.第六章 IO接口和总线
？
IOW IOR
①
DRQ DACK
CPU
MEMW MEMR IOR
HLDA
DMAC
MEMW MEMR AEN
外设接口
DB AB
AEN IOW MEMW
③
AEN
④
IOR MEMR
DB AB
IOW
⑦
⑤
系统总线
① ② ③ ④ ⑤
外设发出DMA请求 DMAC向CPU申请总线 CPU响应，释放总线控制权 DMAC得到总线控制权，并发出DMA响应信号 由DMAC发出各种控制信号，控制外设与存储器之 间的数据传送 ⑥ 数据传送完后，DMAC撤销HOLD信号 ⑦ CPU释放HLDA信号，并重新控制总线
第六章 I/O接口和总线
教学内容：①I/O接口的功能及简单的输入输 出接口芯片②I/O端口及其寻址方式③CPU与外 设间的数据传输方式④总线的概念⑤常见标准 总线 教学要求：了解I/O接口及总线的概念及功用。 掌握4种CPU与外设间传输数据方式的原理及特 点。了解常见标准总线结构。 教学重点：CPU与外设间传输数据方式 教学难点：DMA方式
OE
外 设
3FBH
C B A
Y3
BUSY
Q S D
Q CP
+5v · ACK
≥1
状态端口
首先读状态端口,当译码器输出Y3和 IOR都为‘0’时，下面一个或门输出’0’, 经反向后，打开三态门，将状态线 （BUSY)上的电平送到数据总线(D5).
A15~A12 A11A10 A9 A8 A7 A6 A5 A4 A3A2A1A0 当外设把数据取走后，发出 ACK信号， 0
DB AB
存储器
DMA控制器的工作过程
第06章 IO接口和总线
每个端口存储一个字节数据，地址相邻的两个字 节端口可以组成一个字端口，低地址存放地字节， 高地址存放高字节。 端口的访问用输入输出指令
IN AL，port IN AX，port
OUT
IN
port，AL
AL，DX
OUT
IN
port，AX
AX，DX
OUT
DX，AL
OUT
DX，AX
访问外设的IN/OUT指令与访问存储器的MOV指令 硬件的区别在于：M/IO（对8086）、IO/M（对 8088）。
2、接口的功能 设置数据缓冲以解决速度不匹配：在CPU与外设之 间设置缓冲区，发送方可把数据存放在缓冲区中， 接收方再从缓冲区中读取数据。CPU与外设交换数 据不必总是联合进行，增加灵活性。 设置电平转换电路：实现TTL电平与外设信号电平 之间的转换，例如RS-232 设置信息转换逻辑以满足对各自格式的要求：例如 A/D转换器、D/A转换器、总线控制器 设置时序控制电路来同步CPU和外设的工作：设计 握手信号（准备好、出错） 提供地址译码电路：多个外设、多个端口的区分。
2.I/O端口编址方式
CPU通过地址信息区分不同的端口，接口电路中 要有地址译码功能。CPU有两种处理端口地址的 方法：统一编址、独立编址。 存储器映象编址：
把每个I/O端口当作一个存储器单元，并与存储 单元统一编址。 所有访问存储器的指令都可访问I/O端口。 地址译码电路简单，占用存储器地址空间。 例如：MC6800，51系列单片机。
八段码输出接口
D0 1D 1Q L1
D1
|
2D
|
2Q
|
L2
D7
8D
CLK
第六章 IO 接口和总线
(4)设置时序控制电路来同步CPU和外设的工作；
接口电路接受CPU送来的命令或控制信号、定时信号，实施对外设的 控制和管理，外设的工作状态和应答信号也通过接口及时返回给CPU，
以联络信号来同步CPU和外设的工作。
（5）提供地址译码电路 CPU要与多个外设通讯，一个外设又往往要与CPU交换几种信息，因而 一个外设接口中通常包含若干个端口，而在同一时刻，CPU只能和某 一个端口交换信息。外设端口不能长期与CPU相连，只有被CPU选中的 设备才能与CPU交换数据。这就需要外设地址译码电路，使CPU在同一 时刻只能选中某一个端口。
实现的。锁存器在打入脉冲CP上升沿将输入端D的数据锁存在它的输出
Q端。编写点亮二极管的程序。 （端口地址为0000H）
+5v 300 D0
D0
Q0
1
~
IOW
A8 A9 A10 A11 A12 A13 A14 A15
~
D7 A0 A1 A2 A3 A4 A5 A6 A7
D7
Q7
1
+5v 300
1
因此程序可以不必检查外设的状态，而在需要进行输入或输出操作时，直接 执行输入输出指令。
无条件传送方式一般用于控制CPU与低速接口之间的信息交换。 例如开关、温度、压力流量等(A/D)转换器。
由于这些信号变换缓慢，当需要采集这些数据时，外设已经将数据准备就绪 了，因此无需检查端口的状态，就可以立即采集数据。
CP
MOV MOV OUT
3、 74LS373
当G由高电平变低电平时，OE保持低电平，出现在输出端O的是以前锁 存的数据，D端变化不影响输出。 若OE为高电平，无论G端为何种电平，输出都为高阻态。 如果要先输入数据，以后适当时刻输出，可对G和OE分别控制。 如果只用记忆功能，不需三态缓冲，可直接将OE接地，仅控制G。
第六章_IO接口和总线..
二、IBM PC总线
22
2018/10/5
第6章 I/O接口和总线
一、总线的概念
1.什么是总线
总线是连接多个功能部件的一组公共信号线。
地址总线 AB
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
输 出 设 备
CPU
5
第6章 I/O接口和总线
74LS373、74LS374：锁存数据。
5
2018/10/5
第6章 I/O接口和总线
三、I/O端口及其寻址方式
1. I/O端口
CPU与外设之间传送的信号：数据信号、状态信号、控制信号。 （1）数据端口：用来存放外设送往CPU的数据以及CPU要输 出到外设去的数据。主要起数据缓冲的作用。 （2）状态端口：主要用来指示外设的当前状态。用“位”来表 示。 • 准备就绪位（Ready）
2.查询方式
无条件传送的局限性：对于那些慢速的或总是准备好的 外设是适用的。 所谓查询方式就是微型计算机利用程序不断询问外部设 备的状态，根据它们所处的状态来实现数据的输入和输出。
查询工作方式示意图 15
2018/10/5
第6章 I/O接口和总线
(1)单一外设查询
CPU 先查询外设状 态，而后决定数 据的传送。
例如：A/D转换，D/A转换，串/并转换，并/串转换等。
（4）设置时序控制电路以同步CPU和外设的工作； （5）提供地址译码电路。
4 2018/10/5
第6章 I/O接口和总线
二、简单的输入输出接口芯片
常用的数据缓冲器：
74LS244、74LS245：数据缓冲，提高总线驱动能力。
常用的数据锁存器：
DMA控制器8237
微机原理与接口技术第6章_IO接口和总线
在微型计算机系统中，CPU通过接口和外设交换数据时，只有输 入（IN）和输出（OUT）两种指令，所以只能把状态信息和命 令信息当作数据来传送，并且将状态信息作为输入数据，控制信 息作为输出数据，于是三种信息都可以通过数据总线来传送了。 这三种信息被送入三种不同端口的寄存器，因而能实施不同的功 能。
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
8
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
不同的寄存器有不同的端口地址，即用地址访问 端口由一个或多个寄存器组成 接口由若干个端口加上相应的控制逻辑组成
9
2 I/O端口的寻址方式
CPU对外设访问实质上是对IO接口中的端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为I/O端口地址，通过译 码电路访问。
第六章--IO接口与总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
接口：CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
2
6.1 输入/输出接口概述
一、IO接口的功能：
接口：解决微处理器与外设之间的不匹配问题 速度不匹配 信号电平不匹配 数据格式不匹配 时序不匹配
JMP
EXIT
………………….
18
程序查询输入方式(条件传送方式 )
一种CPU主动、外设被动的I/O操作方式，很好 地解决了CPU与外设之间的同步问题
接口特点：避免了对端口的“盲读”、“盲写” ，数据传送的可靠性高，并且硬件接口相对简单。 缺点是CPU工作效率低，I/O响应速度慢； 外设要求：状态口和数据口
优点： 不必设置专用的IO指令，简化了指令系统；对I/O口 的访问更灵活方便。 IO地址空间可大可小，可以根据外设数目调整。
缺点：I/O端口占用了主存地址，相对减少了主存的可 用范围。
12
（2）I/O独立编址（一）
指主存地址空间和I/O端口地址空间相互独立，分 别编址。CPU通过指令来区分是访问I/O口还是存 储单元
I/O端口有两种编址方式：
存储器映像方式 I/O独立编址方式
10
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
11
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
根据按键转向相应的服务程序。
START: MOV DX，INPORT
IN AL，DX；读入按键状态
TEST AL，01H；判断最低位按键
JNZ K1；最低位按键没闭合，转
…………………；处理K0的程序
JMP EXIT
K1：TEST AL，02H；
JNZ K2；次低位按键没闭合，转
…………..处理K1的程序
在有多个外设的系统中，CPU的查询顺序由外设 的优先级确定
19
查询控制的程序流程
读取状态端口 READY? N Y
读/写数据端口 状态端口复位
6
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
DB
主 AB
机 CB
接口电 路
数据信息
外 状态信息
设 控制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制
逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种
端口：数据端口、状态端口、命令端口（控制端口）。三种信息
4
2、74LS245
TTL8位双向缓冲器
控制端连接在一起 ， 低电平有效。
可以双向导通，输 出与输入同相。
E • DTR 1 A B
DTR
E • DTR 1 A B
E 1
不导通5
3、74LS373 具有三态输出的TTL电平锁存器
G
G电平锁存引脚
OE 输出允许引脚
如果希望先输入数据锁存，然 后在适当时刻输出，该如何？
故最大I/O空间是64K个字节端口（或32K个字 端口）
14
四 CPU与外设间的数据传送方式
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。
分别进入三种端口的寄存器，完成不同的功能。但是传输的通道
都是一样的，都是通过数据总线。
7
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
15
无条件程序控制方式（一）
也称同步传送方式。是最简单的I/O控制方式， CPU可以随时根据需要，无条件地读写I/O端口
外设要求：简单，数据变化缓慢。外设被认为始 终处于就绪状态。始终准备好数据或者始终准备 好接收数据。
接口是CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
接口与端口：CPU要与多个外设打交道，一个外设又需和CPU 交换多种信息，所以一个接口通常包含多个端口。同一时刻 CPU只能和一个端口交换信息。
3
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器 作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效 常用连接：A端接外设，Y端接 CPU的数据总线。两个G端并接， 由CPU片选。
优点：
主存和I/O端口的地址可用范围都比较大； 操作存储器指令和操作端口指令明显分开，清晰易读。
缺点：
专用I/O指令的功能一般比较弱； CPU要提供区分存储器访问和IO访问的控制信号。
13
2、I/O独立编址（二）
80X86系列微处理器采用独立的I/O编址方式 CPU使用地址总线中的A0～A15来寻址I/O口，
接口特点
CPU的DB→I/O接口(输出锁存器)→外设（CPU驱动LED） CPU的DB←I/O接口(输入缓冲器)←外设（CPU读按键信
息）
16
无条件程序控制方式（二）源自DBAB M/IO RD WR
端口 译码
器
数据输入 缓冲器端 /G 口
数据输出
锁存器端
G
口
输入数据 输出数据
17
无条件程序控制方式（三）