10-8255使用方法

制CPU将数据或状态信息
送到8255A。 CS：片选，输入，用来决 定芯片是否被选中。
WR CS A0 A1 RESET
读写 控制 逻辑
B组
控制 口B
PB0～PB7
A1，A0：内部口地址的选择，输 入。这两个引脚上的信号组合决 定对8255A内部的哪一个口或寄存
器进行操作。 8255A的操作功能表
RESET：复位信号，高电平有效，输入，用来 清除8255A的内部寄存器，并置A口，B口，C 口均为输入方式。 注意：8255工作之前，硬件上必须先复位，使 8255内部的各个部件处于待命状态。
• 74LS373
– 带三态输出的8-D锁存器 – 三态控制端OE接地，保持常通状态 – G(CP/LE)端接ALE信号，每当ALE产生下跳变时，373 锁存P0口的低8位地址
8.1.1 74LS373的扩展
1、 74LS373的结构
D0 D1 D2 D3
D Q CP D Q CP D Q CP D Q CP D Q CP D Q CP D Q CP D Q CP
– – – – ALE低8位地址选通信号 PSEN扩展程序存储器读选通信号 EA内、外程序存储器选择信号 RD、WR扩展数据存储器、I/O口读、写选通信号
• 片上I/O口
– 扩展三总线后，MCS-51单片机剩下P1和部分P3口做I/O 口线
8.1 不可编程并行口芯片的扩展
8.1.1 74LS373的扩展
8255的工作方式
8255A有三种工作方式： ① 可。 ② ③ 方式0――简单输入/输出――查询方式；A，B，C三个端口均 最为常用。 方式1――选通输入/输出――中断方式；A ，B，两个端口均可。 方式2――双向输入/输出――中断方式。只有A端口才有。
注意：工作方式的选择可通过向控制端口写入方式控制字来实现。
• 外部扩展总线
– 地址、数据、控制
MCS-51三总线
• 地址总线(Address Bus, AB)
– 传送地址信号，进行存储单元和I/O口访问 – 单向信号 – 地址总线数目决定访问存储单元数目
• MCS-51地址总线具有16条，可访问216 = 65536 =64K 存储单元
– MCS-51的地址总线由分时访问的P0口做低8位地址线， P2口做高8位地址线
～ D7 ～ D0
LE 74LS373
OE
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
思考:2片74LS373与89C51的连接图
计算74LS373的地址（8051送出何种地址码时可以将数送到Q端）
P27 P0.0 A15 P0.1 P0.2 0 P0.3 P0.4 1 P0.5 P0.6 89C51 P0.7 ALE P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 P26 A14 1 P25 P24 P23 P22 P21 P2 0 P07 P06 P05 P04 74LS373 A0 D0 A13 D1 A12A0 A11 A10 A9 A8 A7 A6 A5 A4 A1 A2 * D2 * * * * * * * D3* A3 * D4 A4 * * A5* * * * * * * * D5 D6 A6 D7 A7 LE OE P03 P02 P01 P00 A3 * A2 A1 A0 * * *
8.2.1 8255的结构 8.2.2 8255的引脚 8.2.3 8255的工作方式 8.2.4 8255的控制字 8.2.5 8255的应用
8.2.1 8255的结构
A组
控制
D0～D7
口A 口C 高4 口C 低4
PA0～PA7
数据 总线 缓冲器
PC4～PC7
RD WR CS A0 A1 RESET
PC0～PC3
读写 控制 逻辑
B组
控制 口B
PB0～PB7
8位的双向的三态缓冲器。作为8255A与系统总线 连接的界面，输入/输出的数据，CPU的编程命令以及 外设通过8255A传送的工作状态等信息，都是通过它 来传输的。
8.2.1 8255的结构
A组
控制
D0～D7
口A 口C 高4 口C 低4
PA0～PA7
命令来对C口的指定位进行置/复位的操作。
8.2.1 8255的结构
A组
控制
D0～D7
口A 口C 高4 口C 低4
PA0～PA7
数据 总线 缓冲器
PC4～PC7
RD WR CS A0 A1 RESET
PC0～PC3
读写 控制 逻辑
B组
控制 口B
PB0～PB7
A口是一个独立的8 位I/O口，它的内部
C口可以看作是一个独立的8 位I/O口；也可以看作是两 个独立的4位I/O口。也是仅 对输出数据进行锁存。
A组
控制
D0～D7
口A 口C 高4 口C 低4
PA0～PA7
数据 总线 缓冲器
PC4～PC7
RD WR CS A0 A1 RESET
PC0～PC3
读写 控制 逻辑
B组
控制 口B
PB0～PB7
这是两组根据CPU命令控制8255A工作方
①A组控制电路用来控制A口 及C口的高4位。 ②B组控制电路用来控制B口 及C口的低4位。 式的电路，这些控制电路内部设有控制寄 存器，可以根据CPU送来的编程命令来 控制8255A的工作方式，也可以根据编程
8255与89C51的连接图
8.2.2 8255的引脚
D0-D7：8位，双向，三态 数据线，用来与系统数据 A组 控制
D0～D7 数据
wenku.baidu.com口A 口C 高4 口C 低4
PA0～PA7
总线相连。
RD：读信号，输入，控制 8255将数据或控制信息送 到CPU。
RD
总线 缓冲器
PC4～PC7
PC0～PC3
WR：写信号，输入，控
数据 总线 缓冲器
PC4～PC7
RD WR CS A0 A1 RESET
PC0～PC3
读写 控制 逻辑
B组
控制 口B
PB0～PB7
读/写控制逻辑电路负责管理8255A的数据传输过 程。它接收片选信号及系统读信号、写信号、复位信 号RESET，还有来自系统地址总线的口地址选择信号 A0和A1。
8.2.1 8255的结构
第八章 MCS-51并行口的扩展
MCS51单片机内部有4个并行口，当内部并行口不够用
时可以外扩并行口芯片。可外扩的并行口芯片很多，分成2
类：不可编程的并行口芯片（74LS3734和74LS245）和可编 程的并行口芯片（8255）。 8.1 不可编程并行口芯片的扩展 8.2 可编程并行口芯片的扩展
扩展三总线
• 扩展2764/27128
扩展程序存储器ROM
– 2764为8K紫外线可擦写EPROM，27128为16K紫外线可擦写 EPROM
扩展数据存储器RAM
• MCS-51的数据存储器
– 片内128Byte – 片外可扩展64K
• 常用数据存储器芯片
– 61162K × 8位 – 62648K × 8位 – 6225632K × 8位
DB
A0
AB
A12 A15 A1 A0
A15
CB
PSEN WR RD
各端口地址码的计算
89C51送出何种地址码时选中端口
P27 P26 A15 A14 口A 0 * 口B 0 * 口C 0 * 控制 0 * P25 A13 * * * *
A2~A7须为0
D0～D7 RD WR CS A1 A0 RESET 8255
A0
AB
A15
PSEN WR RD
A15
CB
+
地址码的计算
计算74LS373的地址（8051送出何种地址码时可以将数送到Q端）
P27 P26 P25 A13 * P24 A12 * P23 P22 P21 P2 0 P07 P06 P05 P04 P03 P02 P01 P00 A8 A7 A6 A5 * * * * A4 A3 * * A2 A1 A0 * * * A15 A14 0 * A11 A10 A9 * * *
PC0～PC3
读写 控制 逻辑
B组
控制 口B
PB0～PB7
8255有三个并行的 8位I/O接口，分别称为A口、B口、C口。也就
是说，扩展一片8255则可扩展24位并行端口。
8.2.1 8255的结构
A组
控制
D0～D7
口A 口C 高4 口C 低4
PA0～PA7
数据 总线 缓冲器
PC4～PC7
RD WR CS A0 A1 RESET
DB
0
*
*
*
*
AB
A15
A14 A15
CB
+ +
PSEN WR RD
～ D7 ～ D0 LE 74LS373
OE
～ D7 ～ D0 LE 74LS373
OE
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
• 2764
扩展程序存储器
– 8K EPROM – 使用A0~A12共13根地址线，具有213=8192个存储单元 – CE为片选输入端，低电平有效。CE有效时，系统选中该芯片， 可以读取EPROM中的程序指令或数据 – 确定2764的地址
B组
控制 口B
PB0～PB7
PB0~PB7：B组数据信 号，用来连接外设。
8255 与 89C51 的 连 接 图
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 89C51 P0.7 ALE P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 74LS373 D0 A0 D1 A1 D2 A2 D3 A3 D4 A4 D5 A5 D6 A6 D7 A7 LE OE
• CE接P2口地址线P2.7，A0~A12接地址总线的A0~A12，A13，A14未接， 地址范围为： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 x x 0 0 0 0 0 0 0 0 0 0 0 0 0 0 x x 1 1 1 1 1 1 1 1 1 1 1 1 1 • 2764地址范围：0000H~1FFFH
• P0口输出低8位地址线信号时，ALE有效 • 扩展系统总线时采用ALE作锁存信号，将低8位地址锁存在 74HC373中 • 74HC373输出的地址总线低8位+P2输出的地址总线高8位构成 16位地址总线
MCS-51三总线(续)
• 数据总线(Data Bus, DB)
– P0口做8位数据总线
• 控制总线(Control Bus, CB)
Q0 Q1 Q Q3 Q4 Q5 Q6 Q7
2、 74LS373的引脚
D4 D5 D6 D7 LE
OE
3、 74LS373与89C51的连接
连接图
思考
74LS373与89C51的连接图 DB
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 89C51 P0.7 ALE P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 74LS373 D0 A0 D1 A1 D2 A2 D3 A3 D4 A4 D5 A5 D6 A6 D7 A7 LE OE
• 6116的引脚
– – – – – – A0~A10，地址输入线 D0~D7，双向三态数据线 CE，片选输入线低电平有效，选中该芯片 OE，读选通输入信号，低电平有效 WE，写选通输入信号，低电平有效 VCC，GND，电源
扩展RAM 2764和6116
8.2 可编程并行口芯片的扩展（8255）
PA0～PA7 PC0～PC7 PB0～PB7
P24 P23 P22 P21 P2 0 P07 P06 P05 P04 P03 P02 P01 P00 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 * * * * * 0 0 0 0 0 0 0 0 * * * * * 0 0 0 0 0 0 0 1 * * * * * 0 0 0 0 0 0 1 0 * * * * * 0 0 0 0 0 0 1 1
B口也是一个独立的
8位I/O口，仅对输 出数据的锁存功能。
有对数据输入/输出
的锁存功能。
8.2.2 8255的引脚
PA0～PA7
A组
控制
D0～D7 数据
口A
口C 高4 口C 低4
总线 缓冲器
RD WR CS A0 A1 RESET
PC4～PC7
PC0～PC3
读写 控制 逻辑 B组 控制
口B
PB0～PB7
8.2.2 8255的引脚
A组 控制 PA0~PA7：A组数据信 号，用来连接外设。
D0～D7 数据
口A 口C 高4 口C 低4
PA0～PA7
总线 缓冲器
RD WR CS A0 A1 RESET
PC4～PC7
PC0～PC3
PC0~PC7：C组数据信
号，用来连接外设或者
作为控制信号。
读写 控制 逻辑