微机原理与汇编

2．何为最大模式? 如何使8086工作于最大模式? 何为最小模式? 如何使8086工作于最小模式?

答：所谓最小模式，就是在系统中只有8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086产生，因此，系统中的总线控制逻辑电路被减到最少。当8086的第

33脚MN／MX#固定接到+5V时，就处于最小工作模式。最大模式是相对最小模式而言，它用

在中等规模的或者大型的8086系统中，在此系统中，包含两个或多个微处理器，其中一个主处理器就是8086，其它的处理器称为协处理器，它们是协助主处理器工作的。和8086配合的协处理器有两个，一个是数值运算协处理器8087，一个是输入／输出协处理器8089。

当8086的第33脚MN／MX#固定接地时，就处于最大工作模式。

5．试说明最小模式的内存读、内存写、I/O读、I/O写靠哪些信号来区分，如何区分？答：在最小模式下，内存读、内存写、I/O读、I/O写靠控制信号M/IO#、RD#、WR#区分。具体方法是:①M/IO#高、RD#低、WR#高，是内存读操作②M/IO#高、RD#高、WR#低，是内存写操作③M/IO#低、RD#低、WR#高，是I/O读操作④M/IO#低、RD#高、WR#低，是I/O写操作。6．指令MOV AX，[519H]译码后执行时，8086各有关引脚要送出何种电平信号？就最小工作模式予以说明(不妨假设(DS)=200H)。

答：最小工作模式下，指令MOV AX，[519H]译码后执行时，M/IO#为高、RD#为低、WR#为高、DT/R#为低，设(DS)=200H则内存单元物理地址为200H*10H+519H=2519H，故AD19～AD0依次为00000010010100011001。

8．若CPU的主频为5M，每个时钟周期为多长时间？每个基本总线周期为多长时间？假设执行某条指令要占用3个总线周期，执行该指令至少要用多长时间？注: 1s(秒)=103ms(毫秒)=106μs(微秒)= 109ns(纳秒)

答：一个时钟周期为 109/5000000=200 ns；一个基本总线周期为200*4=800 ns；执行该指令至少要用800*3=2400ns=2.4μs

12．试说明为什么要在T3和T4之间插入Tw状态？

答：因为存储器和外设的速度慢，往往在一个基本总线周期（4个时钟）内，完成不了一次读写操作，为了实现与CPU的同步，以保证正确读写数据，就必须插入等待周期Tw 13．何为总线保持请求？何为总线保持应答？

答：当系统的其它总线设备（如8237A）要求占用总线时，就向CPU发出HOLD信号，请求接管总线。称其为总线保持请求。CPU收到HOLD信号后，如果允许其它总线设备占用总线，就发出一个应答信号HLDA，让出总线控制权。称其为总线保持应答。

3．条件查询方式传送与无条件传送相比有何优点？还有哪些问题？

答：查询传送方式输入/输出与无条件传送相比的优点是传送可靠性提高，不会丢失数据。但查询传送方式仍没有解决输入/输出独占CPU的问题。

5．中断传送方式与条件传送相比有何优点？还有哪些问题？

答：中断传送方式与查询传送方式相比的优点是CPU不再反复执行查询输入/输出程序，可以在两次传送的间隔期间处理其它工作，从而提高了CPU的工作效率。但在中断传送方式下，还是由CPU执行程序来实现数据传送的，CPU还未得到真正解放。

6．试述DMA方式输出的过程。

答：当外设准备好接收一个数据时向DMAC（8237）发出请求，DMAC向CPU发出总线保持请求信号HOLD并一直维持该信号为高，CPU如果允许让出总线，就向DMAC发出一个高电平的总线保持应答HLDA，同时与总线在逻辑上断开。DMAC得到总线控制权后，发出地址和内存读信号，将数据送到总线上，然后发出外设端口写信号将数据输出，然后将HOLD信号变低，

CPU检测到HOLD变低，知道DMA输出已完成，将HLDA变低，收回总线控制权。

7．DMA传送方式与中断传送相比有何优点？

答：在中断传送方式下，还是由CPU执行程序来实现数据传送的。CPU响应中断去执行输入/输出处理程序时，要保存断点、保护现场，处理完毕还要恢复断点、恢复现场。这样占用了CPU的大量时间做许多与输入/输出无关的工作。此外，在进入中断或中断返回时，CPU 内的指令队列就要清除，总线接口部件和执行部件之间的并行工作方式暂时会受到破坏，从而降低处理速度。如果外设速度很快，两次传送的间隔时间本来就很短，CPU就很难再有间隔时间去处理其它工作。而在DMA方式，是由DMAC控制I/O传送，进行DMA传送时，CPU 可以做任何与总线无关的工作，CPU得到了真正的解放。

8．为什么一般I/O接口的地址总线总是单向的，而DMA的地址总线是双向的？

答：DMA控制器作为主模块工作时，要控制内存和外设或内存和内存之间的数据传送，因此,必须通过地址总线向外传送内存地址；而当DMA作为从模块工作时，CPU又必须通过地址总线对其进行寻址；故DMA 的地址总线必须是双向的。

4．什么叫中断向量、中断优先权和中断嵌套？

答：设置在内存0～3FFH区域，对应于每个中断类型的中断处理子程序的入口地址称为中断向量；在有多个中断源的情况下，根据轻重缓急，为每一个中断类型设置一个响应级别，称之为中断优先权；当CPU正在处理某一中断时，又出现了优先权级别更高的中断请求，CPU 就响应此中断而挂起正在执行的中断服务程序，在高优先权中断处理完后，再返回执行被挂起的中断服务程序，这种情况称为中断嵌套或多重中断。

5．CPU响应中断的条件是什么？ CPU如何响应中断？

答：对于软中断和不可屏蔽中断，CPU无条件响应。对于可屏蔽中断，CPU响应中断的条件是IF位为1。CPU响应中断的过程是：CPU 在遇到中断指令或收到中断请求信号后, 如果为可屏蔽中断，首先看标志寄存器的IF位是否为1, 如为0，则不响应，否则在当前指令执行完后, 通过INTA#引腿发出中断应答信号，从8259获取中断类型号(其它中断无此步骤)，使当前标志寄存器的内容及断点地址入栈保护，根据中断类型号在中断向量表中取出中断处理程序的入口地址,送CS、IP从而转去执行相应的中断处理子程序, 执行完后将断点地址及标志从栈中弹回IP、CS和FR，返回断点处继续工作。

6．已知某中断的中断类型号为2，假设此时内存第 06H～0DH 的内容依次为40H、50H、60H、70H、80H、90H、A0H、 B0H，求该中断的中断处理程序的入口地址。

答： 2*4=8H, 从内存第8H～BH的内容应依次为IP的低位字节, IP的高位字节, CS的低位字节, CS的高位字节, 故 IP=7060H, CS=9080H, 中断处理程序的入口地址为: 9080H*10H+7060H=97860H

7．假设对应某个中断的中断处理程序入口地址为 83A00H，内存第14H～1BH的内容依次为：50H、3AH、00H、80H、00H、3AH、00H、80H，求该中断的中断类型号。

答：该中断向量应存放在以 4 的倍数为起始地址的 4 个单元中, 依次为 IP的低位、IP 的高位、CS 的低位、CS 的高位，比较所给中断程序的入口地址和中断向量表的内容可知, 所求中断向量在中断向量表中的起始地址为18H, 故该中断的中断类型号为 18H/4=06H. 2．一片8259最多可以处理几个中断源的中断请求? 两片级联在一起呢?

答：一片8259最多可以处理8个中断源的中断请求，两片级联在一起最多可以处理15个中断源的中断请求。

3．如何屏蔽来自某一台设备的中断? 如何屏蔽与8259从片相联的所有设备的中断请求? 如何屏蔽所有可屏蔽中断请求?

答：将中断控制器8259的中断屏蔽寄存器IMR中对应某设备的中断屏蔽位置1，可屏蔽来自该设备的中断；将主8259的中断屏蔽寄存器IMR中对应从8259中断请求的中断屏蔽位置