(集成电路原理)作业习题与答案
2023年继续教育集成电路作业(八)
2023年继续教育作业(八)集成电路一、单选题（共3题，每题20分）1、按（）来份，集成电路分为双极型和单极型。
答案： D、导电类型2、光生伏特效应是由（）发现的。
答案： D、法国科学家贝克雷尔3、EMIB理念跟基于硅中介层的2.5D封装类似，是通过（）进行局部高密度互连。
答案： C、硅片4、（）是指的在材料结构、工艺品质和精度、可靠性以及稳定性等性能方面，达到了半导体设备及技术要求的零部件。
答案： B、半导体零部件5、从区域分布情况来看，我国集成电路企业（）密度最高。
答案： C、长三角二、多选题（共5题，每题8分）1、芯片核心设备主要有（）。
答案： D、芯片封测设备 E、晶圆制造设备2、韩国三星属于集成电路垂直整合制造厂，具备（）全流程能力。
答案： A、设计 B、制造 C、封装测试3、2020年国务院出台的《新时期促进集成电路产业和软件产业高质量发展的若干政策》中明确提出，进一步优化集成电路产业和软件产业发展环境，深化产业国际合作，提升产业（）。
答案： A、创新能力 C、发展质量4、在加工芯片的过程中，光刻机通过一系列的光源能量、形状控制手段，将光束透射过画着线路图的（），经物镜补偿各种光学误差，将线路图成比例（）后映射到硅片上，然后使用（）方法显影，得到刻在硅片上的电路图。
答案： A、掩模 B、缩小 C、化学5、就半导体工艺整体而言，（）和（）两个环节的技术壁垒极高。
答案： A、硅片制造 B、芯片制造三、判断题（共5题，每题6分）1、硬核是用硬件描述语言或软件编程语言描述的功能块。
答案：错误2、据掺杂杂质不同，我们把半导体可以分为N型半导体与P型半导体，P型半导体主要掺杂的是五价元素，如磷、砷等。
答案：错误3、集成电路产业在国民经济中的关键性和战略性作用日益凸显。
答案：正确4、整体来看，汽车芯片产业链的重点企业基本为国内企业，国外的领先企业数量不多。
答案：错误5、社会各界对维权援助机构的了解度较高。
1+X集成电路理论习题库(附参考答案)
1+X集成电路理论习题库（附参考答案）一、单选题（共39题，每题1分，共39分）1.如果焊接面上有（），不能生成两种金属材料的合金层。
A、阻隔浸润的污垢B、氧化层C、没有充分融化的焊料D、以上都是正确答案：D2.激光打字在打标前需要调整（）的位置。
A、场镜和收料架B、场镜和光具座C、显示器和收料架D、光具座和显示器正确答案：B3.进行芯片检测工艺中的编带外观检查时，其步骤正确的是（）。
A、编带固定→固定卷盘→归纳放置→检查外观→编带回料B、归纳放置→固定卷盘→检查外观→编带回料→编带固定C、固定卷盘→归纳放置→检查外观→编带回料→编带固定D、检查外观→归纳放置→固定卷盘→编带回料→编带固定正确答案：B4.引线键合前一道工序是（）。
A、第二道光检B、晶圆切割C、芯片粘接D、晶圆清洗正确答案：C答案解析：晶圆贴膜→晶圆切割→晶圆清洗→第二道光检→芯片粘接→引线键合5.下列关于平移式分选机描述错误的是（）。
A、传送带将料架上层的料盘输送至待测区料盘放置的指定区域B、料盘输送到待测区的指定位置后，吸嘴从料盘上真空吸取芯片，然后转移至“中转站”C、等待芯片传输装置移动到“中转站”接收芯片并将芯片转移至测试区D、当待测区料盘上的芯片全部转移后，需要更换料盘，继续进行上料正确答案：A6.单晶硅生长完成后，需要进行质量检验，其中四探针法可以测量单晶硅的（）参数。
A、少数载流子寿命B、电阻率C、导电类型D、直径正确答案：B7.利用全自动探针台进行扎针测试时，关于上片的步骤，下列所述正确的是（）。
A、打开盖子→花篮放置→花篮下降→花篮到位→花篮固定→合上盖子B、打开盖子→花篮放置→花篮固定→花篮下降→花篮到位→合上盖子C、打开盖子→花篮放置→花篮下降→花篮固定→花篮到位→合上盖子D、打开盖子→花篮放置→花篮到位→花篮下降→花篮固定→合上盖子正确答案：B8.晶圆检测工艺中，在进行上片之前需要进行( )操作。
A、导片B、加温、扎针调试C、扎针测试D、打点正确答案：A答案解析：晶圆检测工艺流程：导片→上片→加温、扎针调试→扎针测试→打点→烘烤→外检→真空入库。
1+X集成电路理论习题及答案
1+X集成电路理论习题及答案1、在电子产品测试中需保证测试环境稳定，其中使用环境稳定是指（）。
A、软件的工作参数稳定B、模拟真实用户使用时的场景C、使用人员操作得当D、硬件的工作参数稳定答案：B2、单晶硅锭切片后需要进行倒角，其目的是( )。
A、确定定位面B、产生精确的材料直径C、去除硅锭两端的不符合直径要求的部分D、去除硅片边缘锋利的棱角答案：D定位面研磨时为了确定硅锭的定位面。
径向研磨获得更精确的直径。
切割分段是为了去除硅锭两端的不符合直径要求的部分。
倒角是为了去除硅片边缘锋利的棱角使硅片边缘获得平滑的半径周线。
3、在使用万用表之前先应（）。
A、机械调零B、选择合适的量程C、选择合适的挡位D、表笔短接答案：A4、下列描述正确的是（）。
A、DIP和S0P封装一般为重力式分选B、PLCC和LCCC封装一般为重力式分选C、QFP和SOP封装一般为重力式分选D、BGA封装一般为重力式分选答案：A5、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。
A、2000B、4000C、6000D、8000答案：B一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。
6、二氧化硅和碳在( )℃的环境下反应可生成粗硅。
A、100~200B、500~700C、700~900D、1600~1800答案：D因为硅—氧之间的键结很强，所以二氧化硅非常稳定，因此要用碳进行还原反应则需要很高的温度。
一般工业上将二氧化硅和碳在1600~1800℃的温度下反应，破坏硅—氧之间的键结，进而生成粗硅和一氧化碳。
7、重力式分选机进行芯片检测时，测试机对芯片测试完毕后，将检测结果通过（）把结果传回分选机。
A、串口B、GPIBC、数据线D、VGA答案：B8、下面选项中不属于激光打字的优点的是（）。
A、塑封体上易反复进行B、字迹清晰C、精度高D、不易擦除答案：A9、塑封一般采用（）为塑封料。
(整理)集成电路工艺原理作业王蔚1
集成电路制造技术作业热氧化1、解释名词：自掺杂外扩散 SOS技术 SOI技术。
答：自掺杂：是指在高温外延时，高掺杂衬底中的杂质从基片外表面扩散进入气相边界层，又从边界层扩散掺入外延层的现象。
外扩散：又称为互扩散，是指在高温外延时，衬底和外延层中的杂质互相由浓度高的一侧向浓度低的一侧扩散的现象。
SOS技术：是SOI技术的一种，是在蓝宝石或尖晶石衬底上异质外延硅获得外延材料的技术。
SOI技术：是指在绝缘衬底上异质外延硅获得外延材料的技术。
2、详述影响硅外延生长速率的因素。
答：影响外延生长速率的因素主要有外延温度、硅源种类、反应剂浓度、外延反应器结构类型、气体流速、衬底晶向等。
外延温度的影响：外延过程可分为质量传递过程和表面反应过程。
在气相质量传递过程中，随着温度升高气相边界层中的气体分子热运动加剧、气体黏度增加、气体密度降低、气相边界层增厚，综合以上效应，气相质量传递速率随温度缓慢升高有所加快。
在表面反应过程中，外延剂吸附和气态生长物的解吸过程很快，对外延生长速率影响效果不明显；外延剂化学反应和生成硅原子迁移随着温度升高而明显加快，综合几个过程的综合效果，硅表面反应过程随温度升高速率加快非常明显。
因此，外延温度升高，外延生长速率加快。
硅源种类的影响：实际测得采用不同硅源，生长速率不同。
外延生长速率由高到低对应的硅源依次为：Si H4>SiH2Cl2>SiHCl3>SiCl4。
反应剂浓度的影响：一般地，在反应剂浓度较低时，随着反应剂浓度增加，质量传递至衬底表面的外延剂就会增加，外延速度就会加快。
但是，随着浓度进一步升高，到达某一临界浓度时，衬底表面生成硅原子速率大于硅原子在衬底表面生成单晶的速度或者反应剂分解形成硅粒堆积，就会生长出多晶硅，此时外延层的生长速率由硅原子形成单晶的速率控制。
当采用含氯硅源时，如果反应剂浓度继续增加，到达某一浓度时，外延生长速率反而开始减小。
其他影响因素：外延器的结构类型、气体流速的因素对气相质量传递快慢造成影响。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
1+X集成电路理论复习题与参考答案
1+X集成电路理论复习题与参考答案1、在集成电路中，将掩膜版上的图形位置及几何尺寸转移到光刻胶上的工艺是（）。
A、薄膜制备B、光刻C、刻蚀D、金属化答案：B在集成电路中，将掩膜版上的图形位置及几何尺寸转移到光刻胶上的工艺是光刻。
2、晶圆进行扎针测试时，完成晶圆信息的输入后，需要核对（）上的信息，确保三者的信息一致。
A、MAP图、探针台界面、晶圆测试随件单B、MAP图、测试机操作界面、晶圆测试随件单C、MAP图、软件版本、晶圆测试随件单D、MAP图、软件检测程序、晶圆测试随件单答案：B3、在制备完好的单晶衬底上，沿其原来晶向，生长一层厚度、导电类型、电阻率及晶格结构都符合要求的新单晶层，该薄膜制备方法是（）。
A、外延B、热氧化C、PVDD、CVD答案：A外延是在制备完好的单晶衬底上，沿其原来晶向，生长一层厚度、导电类型、电阻率及晶格结构都符合要求的新单晶层。
4、重力式外观检查是在( )环节之前进行的。
A、编带B、测试C、分选D、真空包装答案：D重力式分选机设备芯片检测工艺流程：上料→测试→分选→编带（SOP）→外观检查→真空包装。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C答案：A一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、在版图设计过程中，N-MOS管的源极接（），漏极接（），P-MOS管的源极接（），漏极接（）。
A、地、高电位、电源、低电位B、地、高电位、GND、高电位C、地、高电位、GND、低电位D、电源、高电位、GND、低电位答案：C7、若遇到需要编带的芯片，在测试完成后的操作是( )。
A、测试B、上料C、编带D、外观检查答案：C转塔式分选机的操作步骤一般为：上料→测试→编带→外观检查→真空包装。
8、使用测编一体的转塔式分选设备进行芯片测试时，如果遇到需要编带的芯片，在测试完成后的操作是（）。
1+X集成电路理论试题库(附参考答案)
1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。
A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。
2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。
A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。
3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。
A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。
A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。
A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。
不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。
7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。
集成电路工艺原理（考试题目与答案_广工版）
集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。
4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。
9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
《集成电路设计原理》试卷及答案解读
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET 可以分为 、 、 、四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
二、画图题：（共12分）1．（6分）画出由静态CMOS 电路实现逻辑关系Y ABD CD =+的电路图，要求使用的MOS 管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。
三、简答题：（每小题5分，共20分） 1.简单说明n 阱CMOS 的制作工艺流程，n 阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS 工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为 2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
集成电路原理及应用课后答案
6.4如图1所示，当分别取如下两组参数时，试分别求出该电路的G，，等参数。
（1）R=R=24kΩ，C=940pF，C=470pF，R=。
（2）R=7.3kΩ，R=39.4kΩ，C=C=0.047F，R=4kΩ，R=20kΩ。
(图6.4）
解：由电路得：
则当取⑴参数时：
当取⑵参数时： ，
因两个输入信号均从同相端输入，所以输入阻抗比较高。该电路为高输入阻抗的差动放大器。
2.11求图3所示电路的增益A，并说明该电路完成什么功能。
解：该电路由两个集成运放构成，A1为主放大器接成反相运算放大器，A2为辅助放大器，A2也接成反相放大器，利用A2对A1构成正反馈，是整个电路向信号源索取的电流极少。
解：电路图如下所示：
选择巴特沃斯型滤波器
则 又
令R=R=R, C=C=C取C=0.1F则R=160Ω，
又 ，则=1.586
又 取R=58.6KΩ,则R=100KΩ。
2.16设计一个运算电路，要求运算关系为u=20 。
解：此题设计方法较多，此只列举几种仅供参考
方法一：将求和电路的输出作为积分电路的输入，则积分电路的输出即为u；
方法二：将积分电路的输出作为求和电路的输入,则求和电路的输出即为u；
方法三：反相积分求和电路再加一个倒相器；
方法四：利用同相积分求和电路。
当u<0时，VD截止,VD导通,
对A：u=(1+ )u,对A：u=u=u，
此时u= （R+R 1）u
当 （R+R ）=1时，完成全波整流功能；由于为同相输入，故该电路输入电阻较高。
3.8 设计一个能实现图4所示曲线的二极管函数变换器。
（习题3.8图）
集成电路工艺原理答案2-5
第二次作业1．（1）随着MOS 器件尺寸不断缩小，栅氧化层的厚度也必须同时减薄。
在此情况下，请问MOS 器件对Na ＋的玷污的敏感度是增加了还是降低了，为什么？（2）在栅氧化层厚度不断减薄的情况下，对于硅片衬底的掺杂（或者器件沟道区的阈值电压的调整注入），必须采用什么样的措施才能保证器件的阈值电压不变，为什么？答：（1）根据阈值电压2TH FB f oxoxV V φ=+ 当t ox 减小时，C ox 会增加，所以此时同样的载流子数量Q M 对V TH 有更小的影响，即MOS 器件对Na ＋的玷污敏感度会降低。
（2）通过上面的分析，可知，在t ox 减薄时，，C ox 增大，为使V TH 保持不变，衬底（或沟道区掺杂浓度N A 必须增大。
2．2、基于使水（H 2O ）中的氧（O 2）含量达到饱和并以此作为氧化剂的方法，目前已经提出了一种新的清洗程序，即采用H 2O/O 2取代H 2O 2。
假定硅片受到了微量的金、铁和铜原子的玷污，这种新清洗工艺能够有效去除杂质吗？为什么？答：如课文所述，清洗硅片表面金属离子包含了下面的化学原理： z e M Mz +−←⎯→+所以清洗金属离子机理就是使金属离子氧化变成可溶性离子，从而洗去，利用氧化剂来实现清洗硅片就要求此氧化剂的标准氧化势要低于被还原的金属离子，从而使金属离子失去电子。
从下表可知：O 2/H 2O 的氧化势大于Au ，低于Cu 和Fe ，所以O 2/H 2O 氧化剂可以去掉Cu 和Fe ，但无法去除金。
第三次作业1． 对于NA ＝0.6的曝光系统，设K1＝0.6，K2＝0.5，考虑100nm －1000nm 之间的波长，计算其在不同的曝光波长下的理论分辨率和焦深，并作图，图中标出常用的光刻波长（i 线，g 线，KrF ，ArF ），根据计算和图，请说明ArF 对于0.13um 和0.1um 技术是否足够？答：根据公式：10.60.6R k NAλλ==和2220.5()(0.6)DOF k NA λλ=±=±对g 线：λ＝436nm ，则R ＝436nm ，DOF ＝605.6nm 对i 线：λ＝365nm ，则R ＝365nm ，DOF ＝506.9nm 对KrF: λ＝248nm ，则R ＝248nm ，DOF ＝344.4nm 对ArF ：λ＝193nm ，则R ＝193nm ，DOF ＝268.0nm 所得图如下所示：2． 假定某种光刻胶可以MTF ＝0.3分辨图形，如果曝光系统NA ＝0.4，S ＝0.5，则采用i线光源时光刻分辨的最小尺寸是多少？答：由ppt 讲义上图知：MTF ＝0.3，S ＝0.5时，对应空间频率y ＝0.57y o i 线λ＝365nm ，00.41.80/0.610.61*365NA y u nmλ===m 即分辨率是每um 1.80×0.57＝1.02条所以最小线条的分辨尺寸为1/2pitch ＝0.49um ，pitch ＝0.98um第四次作业1． 根据表格1中给定的值计算光刻胶Az －1450的4个波长的CMTF 。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
1+X集成电路理论试题及参考答案
1+X集成电路理论试题及参考答案一、单选题（共40题，每题1分，共40分）1、晶圆扎针测试在测到一定数量时，需要检查扎针情况。
若发现针痕有异常，需如何处理（）。
A、记录测试结果B、继续扎针测试C、重新设置扎针深度或扎针位置D、重新输入晶圆信息正确答案：C2、使用转塔式分选设备进行芯片测试时，芯片在该工位完成操作后，需要进入（）环节。
A、测后光检B、测试C、测前光检D、旋转纠姿正确答案：A3、料盘打包时,要在料盘的()个地方进行打包。
A、1B、2C、3D、4正确答案：C答案解析：料盘打包时，要在料盘的3个地方进行打包。
4、封装工艺中，装片机上料区上料时，是将（）的引线框架传送到进料槽。
A、任意位置B、底层C、顶层D、中间位置正确答案：B5、芯片封装工艺中，下列选项中的工序均属于前段工艺的是（）。
A、晶圆切割、引线键合、塑封、激光打字B、晶圆贴膜、芯片粘接、激光打字、去飞边C、晶圆贴膜、晶圆切割、芯片粘接、引线键合D、晶圆切割、芯片粘接、塑封、去飞边正确答案：C答案解析：封装工艺流程中前段工艺包括晶圆贴膜、晶圆切割、芯片粘接以及引线键合，后段工艺则包括塑封、激光打字、去飞边、电镀以及切筋成型。
6、采用全自动探针台对晶圆进行扎针调试时，若发现单根探针发生偏移，则对应的处理方式是（）。
A、更换探针测试卡B、调节扎针深度C、利用微调档位进行调整D、相关技术人员手动拨针，使探针移动至相应位置正确答案：D7、( )可以实现探针测试卡的探针和晶圆的每个晶粒上的测试模块之间一一对应。
A、测试机B、探针台C、塑封机D、真空包装机正确答案：B答案解析：探针台可以实现探针测试卡的探针和晶圆的每个晶粒上的测试模块之间一一对应。
8、利用平移式分选设备进行芯片分选时，分选环节的流程是（）。
A、吸嘴吸取芯片→分选→收料B、吸嘴吸取芯片→收料→分选C、分选→吸嘴吸取芯片→收料D、分选→收料→吸嘴吸取芯片正确答案：A9、使用重力式分选机设备进行芯片检测，当遇到料管卡料时，设备会( )。
1+X集成电路理论练习题库(含答案)
1+X集成电路理论练习题库（含答案）一、单选题（共40题，每题1分，共40分）1、当芯片移动到气轨( )时，旋转台吸嘴吸取芯片。
A、首端B、中端C、末端D、任意位置正确答案：C答案解析：当芯片移动到气轨末端时，旋转台吸嘴的升降电机到达芯片正上方，吸嘴产生一定负压将该芯片吸起，升降电机上移并后退进入旋转台，上料完成。
2、{在扎针测试时，需要记录测试结果，根据以下入库晶圆测试随件单的信息，如果刚测完片号为5的晶圆，那么下列说法正确的是：( )。
}A、TOTAL=5968，PASS=5788B、TOTAL=6000，PASS=5820C、T0TAL=5820，FAIL=180D、TOTAL=5788，FAIL=212正确答案：B答案解析：入库晶圆测试随件单中的合格数指的是除去测试不合格及外观不合格的合格数量，因此，总数TOTAL=“合格数”+“测试不良数”+“外观剔除数”，测试合格数PASS=“合格数”+“外观剔除数”，测试不合格数FAIL=“测试不良数”。
所以对于片号为5的晶圆，TOTAL=6000，PASS=5820，FAIL=180。
3、在光刻过程中，完成涂胶后需要进行质量评估，以下不属于涂胶质量评估时，光刻胶覆盖硅片的质量缺陷的是（）。
A、光刻胶的回溅B、光刻胶中有针孔C、光刻胶起皮D、光刻胶脱落正确答案：D4、低压化学气相淀积的英文缩写是（）。
A、APCVDB、PECVDC、LPCVDD、HDPCVD正确答案：C答案解析：APCVD是常压化学气相淀积；PECVD是等离子体增强型化学气相淀积；LPCVD是低压化学气相淀积；HDPCVD是高密度等离子体化学气相淀积。
5、清洁车间内的墙面时要求使用（）进行清洁。
A、麻布B、不掉屑餐巾纸C、无尘布D、棉正确答案：C答案解析：一周擦一次墙面，清洁车间内的墙时应使用无尘布。
无尘布由100%聚酯纤维双面编织而成，表面柔软，易于擦拭敏感表面，摩擦不脱纤维，具有良好的吸水性及清洁效率。
集成电路原理答案
集成电路原理答案1. CMOS工艺是目前集成电路制造中使用广泛的一种工艺。
CMOS是互补型金属氧化物半导体的缩写，它由P型和N型晶体管组成。
P型晶体管通过控制基极电压进行工作，而N型晶体管则通过控制栅极电压进行工作。
CMOS工艺具有低功耗、高浮点性能和抗干扰等优点。
2. 集成电路的制造过程通常包括晶片制备、晶圆切割、芯片封装和测试等环节。
晶片制备是指将半导体材料（通常是硅）加工成具有特定功能的晶片。
晶圆切割是将大片的晶圆切割成一颗颗独立的芯片。
芯片封装是将芯片封装在塑料或陶瓷封装体中，以便安装在电路板上。
测试是对芯片进行功能和质量的检测，确保芯片能正常工作。
3. 集成电路的原理是基于电子器件的原理。
常见的电子器件包括二极管、三极管和晶体管等。
二极管是一种具有两个电极的电子器件，它能够只允许电流在一个方向上通过。
三极管是一种具有三个电极的电子器件，由两个PN结构组成。
晶体管是一种能够控制电流的电子器件，它通过调节输入电压来改变输出电流的大小。
4. 集成电路的设计中，逻辑门是最基本的组成单元。
逻辑门用于实现不同的逻辑功能，如与门、或门和非门等。
与门输出只有在所有输入都为高电平时才为高电平，或门输出只要有一个输入为高电平就为高电平，非门的输出与输入相反。
通过逻辑门的组合，可以构建复杂的电路功能，如加法器、多路选择器和计数器等。
5. 集成电路的应用非常广泛，涵盖了电子设备的各个领域。
常见的应用包括计算机、通信、医疗设备、汽车电子和消费电子等。
计算机中的处理器、存储器和各种接口芯片都是集成电路的应用。
在通信领域，集成电路用于实现无线通信、数据传输和网络设备等。
医疗设备中的心脏起搏器、血压计和体温计等也需要集成电路来完成各种功能。
6. 集成电路技术的发展是随着摩尔定律的提出而加速的。
摩尔定律指出，集成电路中的晶体管数量将每隔18-24个月翻一番，而成本将减少一半。
摩尔定律的实现需要不断提升晶体管的集成度和性能，以及改进制造工艺和材料。
(集成电路原理)作业习题与答案
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
SiO2隔离岛
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
纵向NPN EB C
N+
N+
P
N阱
在现有N阱 CMOS工艺 上增加一块
掩膜板
优点：
• NPN具有较薄的基区，提高了其性能；
• N阱使得NPN管C极与衬底隔开，可根据电路需要接电位；
电子与通信技术：集成电路工艺原理考试题(强化练习)
电子与通信技术：集成电路工艺原理考试题（强化练习）1、名词解释蒸发镀膜正确答案：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
2、名词解释恒定表面源扩散正确答案：在整个（江南博哥）扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
3、判断题外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。
正确答案：对4、填空题制作通孔的主要工艺步骤是：1、（）；2、（）；3、（）。
正确答案：第一层层间介质氧化物淀积；氧化物磨抛；第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
6、名词解释物理气相沉积正确答案：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术：A.所生长的材料以物理的方式由固体转化为气体；B.生长材料的蒸汽经过一个低压区域到达衬底；C.蒸汽在衬底表面上凝聚，形成薄膜。
7、问答题简述引线材料？正确答案：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀。
8、判断题LPCVD反应是受气体质量传输速度限制的。
正确答案：对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。
正确答案：对10、判断题半导体级硅的纯度为99.9999999%。
正确答案：对11、判断题芯片上的物理尺寸特征被称为关键尺寸，即CD。
正确答案：对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。
正确答案：对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。
正确答案：错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
正确答案：对15、问答题测试过程4要素？正确答案：检测：确定被测器件（DUT）是否具有或者不具有某些故障。
1+X集成电路理论习题及参考答案
1+X集成电路理论习题及参考答案一、单选题（共40题，每题1分，共40分）1、以全自动探针台为例，上片过程中，当承重台下降到指定位置时，( )。
A、红色指示灯亮B、红色指示灯灭C、绿色指示灯亮D、绿色指示灯灭正确答案：B答案解析：以全自动探针台为例，承重台前的两个按钮指示灯：绿色表示上升，红色表示下降。
承重台下降到指定位置后，下降指示灯灭，即红色指示灯灭。
2、分选机选择依据是（）。
A、芯片封装类型B、芯片的管脚数量C、芯片的电气特性D、芯片的应用等级正确答案：A3、转塔式分选机常见故障不包括（）。
A、真空吸嘴无芯片B、测试卡与测试机调用的测试程序错误C、料轨堵塞D、IC定位错误正确答案：D4、清洗是晶圆制程中不可缺少的环节，使用DHF清洗液进行清洗时，可以去除的物质是（）。
A、光刻胶B、颗粒C、金属D、自然氧化物正确答案：D5、用重力式选机设备进行芯片检测的第二个环节是( )。
A、分选B、测试C、上料D、外观检查正确答案：B答案解析：重力式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→编带（SOP）→外观检查→真空包装。
6、晶圆进行扎针测试时，测试机将测试结果通过（）传输给探针台。
A、USDB、GPIBC、HDMID、VGA正确答案：B7、下列选项中错误的是（）。
A、客户需求量比较少的情况下，是需要编带的。
客户需要的量比较大，则可以不需要编带B、通常情况下，编带机要设置以下参数：1.编带一格的长度；2.编带一卷的数量；3.载带与盖带一卷长度；4.前空与后空IC数量；5.机械压刀的温度；6.产速C、编带是指利用编带机把散装元器件，通过检测、换向、测试等工位，放入载带中D、编带机的光检区能够运用高速高精度视觉处理技术自动检测芯片，将管脚不良或印章异常的芯片进行剔除正确答案：A8、墨点打点的位置是在( )的中央。
A、PAD点B、晶粒C、晶圆D、切割通道正确答案：B答案解析：打点时，合格的墨点必须控制在管芯面积的1/4~1/3大小，且墨点不能覆盖PAD点。
（集成电路原理）第5章MOS反相器习题与答案
第5章MOS反相器习题与答案1. 说明MOS器件的基本工作原理。
它与BJT基本工作原理的区别是什么？MOS器件基于表面感应的原理，是利用垂直的栅压V GS实现对水平I DS的控制。
它是多子（多数载流子）器件。
用跨导描述其放大能力。
双极器件（两种载流子导电）是多子与少子均起作用的器件，有少子存贮效应，它用基极电流控制集电极电流，是流控器件。
用电流放大系数描述其放大能力。
2. 试以栅介质和栅电极的种类对MOS器件进行分类。
当前VLSI MOSIC工艺的主流采用何种工艺？以SiO2为栅介质时，叫MOS器件，这是最常使用的器件形式。
历史上也出现过以Al2O3为栅介质的MAS器件和以Si3N4为栅介质的MNS 器件，以及以SiO2+ Si3N4为栅介质的MNOS器件，统称为金属-绝缘栅-半导体器件--MIS 器件。
以Al为栅电极时，称铝栅器件。
以重掺杂多晶硅(Poly-Si) 为栅电极时，称硅栅器件。
它是当前VLSI MOS器件的主流器件。
3. 试述硅栅工艺的优点。
①它使|V TP|下降1.1V，也容易获得合适的V TN值并能提高开关速度和集成度。
②硅栅工艺具有自对准作用，使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器件的频率特性得到提高。
另外，在源、漏扩散之前进行栅氧化，也意味着可得到浅结。
③硅栅工艺还可提高集成度，这不仅是因为扩散自对准作用可使单元面积大为缩小，而且因为硅栅工艺可以使用“二层半布线”即一层铝布线，一层重掺杂多晶硅布线，一层重掺杂的扩散层布线。
4. 画出MOS器件的输出特性曲线。
指出它和BJT输出特性曲线的异同。
何谓厄莱电压？在饱和区MOS器件的电流-电压特性将不再是水平直线的性状，而是向上倾斜，也就是说，工作在饱和区的NMOS器件的电流将随着V DS的增加而增加。
这种在V DS作用下沟道长度的变化引起饱和区输出电流变化的效应，被称为沟道长度调制效应。
衡量沟道长度调制的大小可以用厄莱(Early)电压V A表示，它反映了饱和区输出电流曲线上翘的程度。
(完整版)集成电路工艺原理试题总体答案
目录一、填空题（每空1分，共24分） (1)二、判断题（每小题1.5分，共9分） (1)三、简答题（每小题4分，共28分） (2)四、计算题（每小题5分，共10分） (4)五、综合题（共9分） (5)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。
5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。
常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。
13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。
14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。
16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
npn C(n)
n+-BL
P-Si
S(p)
衬底接最低电位
隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻
2020/11/9
10
2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？
E
B
C
S
电阻率过大将增大集电极串联电阻，扩大饱和压降，
若过小耐压低，结电容增大，且外延时下推大。
N+
As掺杂（离子注入）
2020/11/9
去胶
N+
去除氧化膜
15
外延层
2020/11/9
E
B
C
S
P+
n+
p
n-epi
n+-BL
n+
P+
Tepi
P-Si P-Si
16
II. 第二次光刻----P隔离扩散孔光刻
EB
C
S
P+
n+
p
n+
P+
n-epi
n+-BL
Tepi
P-Si P-Si
2020/11/9
5
4. 按电路功能或信号类型分，半导体集成电路分为哪几类？
1
0
输入与输出量均为二 进制的数字，不是高 电平，既是低电平， 在数字电路中表现为
“0”，“1”。
数模混合 集成电路
输入与输出量为连续变 化的模拟量
数字集成电路
模拟集成电路
2020/11/9
6
5. 什么是特征尺寸？它对集成电路工艺有何影响？ 集成电路中半导体器件的最小尺寸如MOSFET的最小
P+
n+
n+
P+
p
n-epi
n+-BL
TTL电路：0.2Ω.cm；模拟电路：0.5～5Ω.cm
P-Si
为了减小结电容，击穿电压高，外延层下推小，电阻率应取大； 为了减小集电极串联电阻，饱和压降小，电阻率应取小。
2020/11/9
11
3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ I. 第一次光刻----N+隐埋层扩散孔光刻
2020/11/9
涂胶
P-well
氮化膜生长
有源区光刻板
P-well
对版曝光
29
P-well
显影
3） 场区氧化：
P-well
场区氧化（湿法氧化）
2020/11/9
P-well 氮化硅刻蚀去胶
P-well 去除氮化硅薄膜及有源区SiO2
30
掩膜3： 光刻多晶硅
P-well
P+
P+
N-Si
2020/11/9
成电路的正常工作产生什么影响？如何防止MOS集成 电路产生寄生沟道？ 11.为什么说Latch-Up(锁定/闩锁)效应是CMOS IC存在的 一种特殊的寄生效应？画出其等效电路图，说明消除 “Latch-up”效应的方法？ 12.如何解决MOS器件中的寄生双极晶体管效应？
2020/11/9
种？
2020/11/9
47
7. SBD（Schottky-Barrier-Diode) 与pn结二极管相比较， 有何特点？SBD在TTL电路中有何作用？
8. 教材p.43， 图2.25示出肖特基箝位晶体管（SCT Schottky clamp transistor），说明其工作原理。
9. MOS集成电路中有哪些有源寄生效应？ 10.画图说明MOS IC寄生沟道的形成原因。它对MOS集
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
P-well
P+
P+
N-Si
N+
N+
P-well
2020/11/9
1、P+区光刻 2、离子注入B+，栅区有多晶硅做
掩蔽，称为硅栅自对准工艺。 3、去胶
33
P+
P-well
硼离子注入
P+
P+
P-well
去胶
2020/11/9
34
掩膜5 ：N+区光刻
P-well
P+ P+
N+ N+
P-well
P+
P+
N-Si
N+
N+
P-well
2020/11/9
1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩
蔽，称为硅栅自对准工艺。 3、去胶
35
N+
P+
P+
P-well
磷离子注入
P+
P+
N+
N+
P-well
去胶
2020/11/9
36
掩膜6 ：光刻接触孔
P-well
P+
P+
N-Si
2020/11/9
N+
N+
2020/11/9
4
3. 按照器件类型分，半导体集成电路分为哪几类？
电流I
参与导电的载流子 既有空穴又有电子，
称为双级型
Bipolar Junction Transistor
BJT型
Bi-CMOS
电流I
参与导电的载流 子只有空穴或电 子，称为单级型
MOS Transistor
MOS型
2020/11/9
5. 什么是特征尺寸？它对集成电路工艺有何影响？ 6. 名词解释：集成度、wafer size、die size、摩尔定律？
2020/11/9
2
1. 什么叫半导体集成电路？
通过一系列的加工工艺，将晶体管，二极管等有源器件 和电阻，电容等无源元件，按一定电路互连。集成在一块 半导体基片上。封装在一个外壳内，执行特定的电路或系 统功能。
2020/11/9
44
A
A’
P+
2020/11/9
E
B
E
B
n+
p
n+-BL
C
S
C
S
n+
P+
n-epi
P-Si
P+隔离扩散 P基区扩散
N+扩散 接触孔
铝线 隐埋层
45
8. 请画出CMOS反相器的 版图，并标注各层掺杂类 型和输入输出端子。
2020/11/9
46
第2章 集成电路中的晶体管及其寄生效应
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
22
4. 简述硅栅P阱CMOS的光刻步骤？ 掩膜1： P阱光刻
P-well
P-wபைடு நூலகம்ll
P-well
N-Si-衬底
N+ P+
P+
N+
N+ P+
P
N-Si
2020/11/9
23
具体步骤如下： 1）生长二氧化硅（湿法氧化）：
SiO2
Si-衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
2020/11/9
P-well
磷硅玻璃（PSG)
P+ P+
N+ N+
P-well
1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔
37
P+ P+
N+ N+
P-well
淀积PSG
P+ P+
N+ N+
P-well
刻蚀接触孔
2020/11/9
P+ P+
N+ N+
P-well
光刻接触孔
P+ P+
N+ N+
P-well
去胶
38
1. 为什么集成双极型晶体管会存在寄生效应？画出截面 图并说明何谓有源寄生效应。
2. 画出集成双极型晶体管截面图说明何谓无源寄生效应。 3. 如何抑制集成双极型晶体管的有源寄生效应和无源寄
生效应？ 4. 如图所示横向pnp管、纵向pnp管的剖面图。试说明它
们的结构与特点。 5. 说明提高衬底pnp管电流增益的主要措施。 6. 双极IC中的集成二极管有几种形式？最常用的是哪几