quartus学习笔记

合集下载
相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

关于quartus的功能学习:

总体设计过程是这样的:

Step1:创建工程

Step2:文本输入

Step3:编译

包括:

1、Analysis&Synthesis:分析和综合

2、Fitters:布局布线

3、Assembler:编译生成输出文件(sof,pof)

4、Timing analyzer:时序分析

5、EDA netlist writer:网表写入

这五步。注意编译后会有非常详细的编译报告。也分别包括是这五步的报告,从硬件角度进行了非常完整的描述,可以通过点击工具栏的compilation report选项来看,包括:

(一)compilation report:总体报告

1、Flow summary:流程总结:包括最基本的工程信息,包括两个方面,一是工程,包括工

程名,软件版本,是否时序分析等。二是器件,包括器件型号,

(1)LE使用率:combination连线使用率,logic register寄存器使用率。

这肯能正是LUT和LATCH结构

(2)Pin占用率:

(3)Virtual pin 占用率

(4)Memory bit占用率(内嵌SRAM单元占用率)

(5)Embedded multiplier 内嵌乘法器占用率

(6)PLL占用率。

2、一些设置,log

(二)Analysis&Synthesis:分析综合报告:(synthesis即为map)

1、summary:与上面相同

2、settings:非常详尽的综合设置,包括内嵌单元的使用方式,时空权衡,等等。

3、resource使用情况

4、messages:警告与错误

(三)fitter:布局布线报告:

1、summary:同上

2、settings:非常详尽的布线设置

3、pin out file:固定引脚的分配情况,对引脚说明非常详细

4、resource section :更为详尽的resource 使用情况。以及介绍。

(四)Assembler:输出文件报告:

1、generated files:输出文件的名称、位置

2、device options:sof的配置,介绍

3、device options:pof的配置,介绍

(五)Timer analyzer:时间分析报告:

1、频率

2、建立保持时间等。

(六)EDA netlist writer:EDA网表:

是为第三方软件准备的?放在simulation的modelsim文件夹下,包括sdo文件等。

Step5:分配引脚,下载

(一)菜单栏:

一、File:

1、new:

各种编辑输入文件。其中,

(1)block diagram/schematic file:为原理图输入(.bdf)。进而生成.bsf(block symbol file),也可以通过open design file 来打开其verilog文件

(2)EDIF file 为网表输入(.edf):它是已经综合完成的设计。下一步就直接是布局布线了。还有.edif,.edn类型的文件。

(3)State machine file (.smf)为有限状态机输入。

(4)SOPC builder system:?

(5)state machine file :状态机输入(.smf)

以上各种文件可以转为.v文件

在other files表单中,有:

(1)AHDL include file(.inc)

(2)Block symbol file (.bsf) 可以由open design file来打开其底层设计文件

(3)Chain description file(.cdf):下载链的文件器件等。

(4)Hexadecimal(Intel—format)(.Hex)文件:用以编辑存储器文件。这也提供了一个以后需要.hex文件时编辑的方法。也可以通过quartus来查看.hex文件(5)In-system sources and probes editor file:用以在线修改变量、内存,具体见下载的文章:《FPGA系统设计》

(6)Logic analyze interface file:

(7)Memory initialization file:mif文件,和hex文件很像,不知道怎么用。

(8)SignalTap II logic analyzer file(.stp):估计和在线逻辑分析仪有关。

(9)Synopsis design constraints file:(.sdc)文件:不清楚,翻译为:概要设计约束文件。从后面的时间分析设置中可以知道,该文件是约束时间分析参数之类的

东西。(synopsis:概述)

(10)Tcl script file(.tcl):脚本文件

(11)Text file

(12)Vector waveform file(.vwf):波形文件。

2、convert programming files 这个选项?

此外就是一些比较平常的选项,无关紧要

二、Edit:

显然无关紧要,粘贴复制之类

三、View:

就是一些界面的选择之类,无关紧要。

其中:ctrl+alt+space可以全屏。

四、Project:

没什么重要的

相关文档
最新文档