第六章单片机系统的并行扩展c方案
合集下载
单片机系统的扩展技术
INC R0
INC DPTR
; 修改数据指针
DJNZ R7, AG
END
4.2.3 MCS-51对外部存储器的扩展
下 图 所 示 的 8031 扩 展 系 统 中 ， 外 扩 了 16KB 程 序 存 储 器 （ 使 用 两 片 2764芯片）和8KB数据存储器（使用一片6264芯片）。采用全地址译码方 式，用于控制2―4译码器的工作，参加译码，且无悬空地址线，无地址重 叠现象。1# 2764, 2# 2764, 3# 6264的地址范围分别为：0000H～1FFFH, 2000H～3FFFH, 4000～5FFFH。
4.2 存储器的扩展
存储器是计算机系统中的记忆装置，用来存放要运行的程序和程序 运行所需要的数据。单片机系统扩展的存储器通常使用半导体存储器， 根据用途可以分为程序存储器（一般用ROM）和数据存储器（一般用 RAM）两种类型。
MCS-51单片机对外部存储器的扩展应考虑的问题：
（1）选择合适类型的存储器芯片
引脚符号的含义和功能如下：
D7～D0：三态数据总线； A0～Ai：地址输入线，i=12～15。2764的地址线为13位，i=12； 27512的地址线为16位，i=15； CE ：片选信号输入线； OE ：输出允许输入线；
CE
VPP：编程电源输入线； PGM ：编程脉冲输入线； VCC：电源； GND：接地； NC：空引脚。
8051扩展2764的电路连接方法：
数据线：P0口接EPROM的D0~D7 ；
地址线： 2764容量为8KB，213=8KB，需要A0～A12共13根地址线。P0口
经地址锁存器后接EPROM的A0~A7 ； 为了与片内存储器的空间地址衔 接，～接EPROM的A8~A11 ， 经非门后与A12连接。
MCS51单片机总线系统与IO口扩展
6.2.2 单片机总线扩展的编址技术
OE
LE
Dn
Qn
L
H
H
H
L
H
L
L
L
L
L
Qn-1
L
L
H
Qn-1
H
×
×
Z
地址锁存器74LS373
CLR D0-D7Q0-Q7 4 6 2 6 74LS24474LS273 E 0123456789E GG 12Q0-Q7CLKD0-D7AAAAAAAAAAA10A11A12I/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O7OWCE1CE2 56? UUU P0.0-P0.7P0.0-P0.7 +5V 11 01234567 E >> QQQQQQQQ O 01234567 E DDDDDDDDL 2 U74LS373 012 YYY ABC 3 U74LS138 R AD E R P20P07P21P06P22P05P23P04P24P03P25P02P26P01P27P00 W ALE 89C51 1 U
MOV
DPTR,#0FEFFH ;确定扩展芯片地址
MOVX
A,@DPTR
;将扩展输入口内容读入累加器A
当与74LS244相连的按键都没有按下时，输入全为1，若按下某键，则所在线 输入为0。
6.2.1 单片机I/O口扩展
输出控制信号由P2.0和相“或”后形成。当二者都为0后，74LS273的控制端 有效，选通74LS273， P0上的数据锁存到74LS273的输出端，控制发光二极管 LED ， 芯 片 地 址 与 74LS244 的 选 通 地 址 相 同 （ 都 是 ×××× ×××0 ×××× ××××B，通常取为FEFFH）。当某线输出为0时，相应的LED发 光。
第六章 单片机系统的并行扩展
部分地址译码法
Y0 CS 0＃芯片 A0 A1 A0 A1
—— 片选线中只 有一部分参与译码， 其余部分是悬空， A15 具有重叠地址
A14 A13悬空
(3FFCH～3FFFH)
A0
Y1
CS
1＃芯片 A0 A1
(7FFCH～7FFFH)
A0 A1
A1 Y2 S Y3 74LS138
2＃芯片 A0 CS A1 (0BFF8H～0BFFFH) A2
关于地址重叠:有一个以上CPU地址与存储单元对应。
X为无关项，即无论X取0，或取1，都不会影响对单元的确定，0#芯 片中每个单元都有210个重叠地址 。当X由全“0”，变到全“1”时， 0#芯片的地址范围即为6000H~7FFFH。基本地址范围：6000H~6007H。
A15 0 A14 1 A13 1 A12 X … … A3 X A2 0 A1 0 A0 0 0#单元
WR：
EA：
片外数据存储器写控制信号
程序存储器选择
二、扩展程序存储器电路： 常用EPROM芯片：Intel 2716(2K×8位)、2732(4KB)、 2764(8KB) 、27256(32KB)、27512(64KB)。 8031扩展 32KB EPROM Intel 27256
三. 扩展数据存储器电路： 常用RAM芯片： Intel 6116(2KB)、6264(8KB)、62256(32KB)。 8031扩展 8KB RAM Intel 6264
6.1.1 并行扩展总线 P0、P2口作为单片机的地址总线和数据总线 地址锁存原理 看时序图
– 注意三个控制引脚的电平变化：ALE、PSEN、
WR/RD
6.1.2 地址译码方法
n第6章80C51单片机的系统扩展
第六章80C51单片机的系统扩展
系统扩展是指单片机内部各功能部件不 能满足应用系统要求时，在片外连接相应的外 围芯片以满足应用系统要求。80C5l系列单片 机有很强的外部扩展能力，外围扩展电路芯片 大多是一些常规芯片，扩展电路及扩展方法较 典型、规范。用户很容易通过标准扩展电路来 构成较大规模的应用系统。 80C51系列单片机的系统扩展有程序存 储器(ROM)扩展、数据存储器(RAM)扩展、I/O 口扩展、中断系统扩展以及其它特殊功能扩展
第六章80C51单片机的系统扩展
6.1.2外部串行扩展性能 1 80C51系列单片机的串行总线结构 80C51系列单片机的串行总线包括： SPI（Serial Peripheral Interface）三线总线 和I2C公用双总线两种。 • (1) SPI三线总线结构 SPI三线总线结构是一个同步外围接口，允 许MCU与各种外围设备以串行方式进行通信。 一个完整的SPI系统有如下的特性：
第六章80C51单片机的系统扩展
(2) I2C公用二总线结构
在器件（IC为集成电路芯片）之间， 使用两根信号线（SDA和SCL）串行的 方法进行信息传送的并允许若干兼容器 件共享的二线总线，称为I2C总线。I2C 总线系统的示意图见图6-4。SDA线称 为串行数据线，其上传输双向的数据； SCL线称为串行时钟线，其上传输时钟 信号，用来同步串行数据线上的数据。
第六章80C51单片机的系统扩展
通常情况下，采用80C51/87C51的 最小应用系统最能发挥单片机体积小、 成本低的优点。但在许多情况下，构成 一个工业测控系统时，考虑到传感器接 口、伺服控制接口以及人机对话接口等 的需要，最小应用系统常常不能满足要 求，因此，系统扩展是单片机应用系统 硬件设计中最常遇到的问题。
单片机原理及应用(第3版)参考答案
单片机原理及应用（第3版）参考答案《单片机原理及应用(第3版)》习题参考答案姜志海黄玉清刘连鑫编著电子工业出版社目录第1章概述 ............................................................. 2 第2章 MCS,51系列单片机硬件结构 . (5)第3章 MCS,51系列单片机指令系统 .......................................10 第4章 MCS,51系列单片机汇编语言程序设计 ............................... 13 第5章 MCS,51系列单片机硬件资源的应用 ................................. 18 第6章 MCS,51系列单片机并行扩展接口技术 ............................... 23 第7章 MCS,51系列单片机串行总线扩展技术 ............................... 28 第8章单片机应用系统设计 . (30)第1章概述1(简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分;控制器控制计算机各部件自动地、协调一致地工作;存储器是存放数据与程序的部件;输入设备用来输入数据与程序;输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备(简称外设)。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU(Central Process Unit)。
2(微处理器、微型计算机、微型计算机系统有什么联系与区别,微处理器是利用微电子技术将计算机的核心部件(运算器和控制器)集中做在一块集成电路上的一个独立芯片。
第6章 单片机并行扩展
数据总线—— DB，P0口提供（D7 ~ D0），共8位。
控制总线—— CB，ALE 、 EA 、PSEN 、WR 、 RD 等。
2019/12/17
第6章 单片机并行存储器扩展
5
80C51单片机并行扩展总线结构图
2019/12/17
第6章 单片机并行存储器扩展
6
微机中存储器的层次
CPU
CACHE
23
2019/12/17
第6章 单片机并行存储器扩展
24
数据存储器并行扩展
2019/12/17
第6章 单片机并行存储器扩展
25
80C51单片机系统地址空间结构图
2019/12/17
第6章 单片机并行存储器扩展
26
80C51存储器的4个物理存储空间和3个逻辑存储空间的区分
2019/12/17
第6章 单片机并行存储器扩展
9
1、掩膜式只读存储器(MROM)
• MROM的内容是由生产厂家按用户要求在 芯片的生产过程中写入的，写入后不能修 改。MROM采用二次光刻掩膜工艺制成， 首先要制作一个掩膜板，然后通过掩膜板
曝光，在硅片上刻出图形。制作掩膜板工
艺较复杂，生产周期长，因此生产第一片 MROM的费用很大，而复制同样的ROM就
• （1）全部I/O口线均可供用户使用。 • （2）内部存储器容量有限（只有4KB地址空
间）。 • （3）应用系统开发具有特殊性。
2019/12/17
第6章 单片机并行存储器扩展
2
• 单片机内资源少，容量小，在进行较复杂 过程的控制时，它自身的功能远远不能满 足需要。为此，应扩展其功能。
2019/12/17
很便宜了，所以适合于大批量生产，不适 用于科学研究。MROM有双极型、MOS型 等几种电路形式。
控制总线—— CB，ALE 、 EA 、PSEN 、WR 、 RD 等。
2019/12/17
第6章 单片机并行存储器扩展
5
80C51单片机并行扩展总线结构图
2019/12/17
第6章 单片机并行存储器扩展
6
微机中存储器的层次
CPU
CACHE
23
2019/12/17
第6章 单片机并行存储器扩展
24
数据存储器并行扩展
2019/12/17
第6章 单片机并行存储器扩展
25
80C51单片机系统地址空间结构图
2019/12/17
第6章 单片机并行存储器扩展
26
80C51存储器的4个物理存储空间和3个逻辑存储空间的区分
2019/12/17
第6章 单片机并行存储器扩展
9
1、掩膜式只读存储器(MROM)
• MROM的内容是由生产厂家按用户要求在 芯片的生产过程中写入的，写入后不能修 改。MROM采用二次光刻掩膜工艺制成， 首先要制作一个掩膜板，然后通过掩膜板
曝光，在硅片上刻出图形。制作掩膜板工
艺较复杂，生产周期长，因此生产第一片 MROM的费用很大，而复制同样的ROM就
• （1）全部I/O口线均可供用户使用。 • （2）内部存储器容量有限（只有4KB地址空
间）。 • （3）应用系统开发具有特殊性。
2019/12/17
第6章 单片机并行存储器扩展
2
• 单片机内资源少，容量小，在进行较复杂 过程的控制时，它自身的功能远远不能满 足需要。为此，应扩展其功能。
2019/12/17
很便宜了，所以适合于大批量生产，不适 用于科学研究。MROM有双极型、MOS型 等几种电路形式。
第6章单片机系统并行扩展
④其它：8259、8279、8253、8251等。
三、扩展连接的一般方法实际上是三总线对接。 要保证单片机和扩展芯片协调一致地工作，即 要共同满足其工作时序。
8D锁存器74LS373（8282）：
G=1，Q1~8=D1~8； G负跳变，D1~8打入Q1~8； 并在G为低时，保持。
地址锁存器74LS373
避免重复方法： 1、未用到片选线为1，未用到地址线全部为1； 0#芯片的地址范围即为7FF8H~7FFFH； 2、未用到的片选线为1，其他未用到的地址线全 部为0；0#芯片的地址范围即为6000H~6007H；
线选法
例: 外扩8KB EPROM （2片2732）
4KB RAM （2片6116）
2732:4KB ROM，12根地址线A0～A11，1根片选线 6116:2KB RAM，11根地址线A0～A10，1根片选线 片选端低电平有效 地址范围： 2732（1）的地址范围：7000H～7FFFH; 2732（2）的地址范围: B000H～BFFFH; 6116（1）的地址范围：E800H～EFFFH; E000H～E7FFH 6116（2）：D800H～DFFFH; D000H～D7FFH 线选法特点
1设计一个8051单片机最小系统。配备：时 钟电路、上电及复位电路。要求：画出电 路图、标明必须的信号名称及其连接 .
最小应用系统
8051/8751最小应用系统
返回
8031最小应用系统
返回
6.1.1 并行扩展总线 ：一、三总线结构
6.1.并行扩展总线原理
MCS-51用于扩展存储器的外部总线信号： 1.地址总线：P0.0～0.7：低8位地址A0～A7. P2.0～2.7：高8位地址信号A8～15 2.数据总线：P0.0～0.7 提供8位数据总线。 传输数据、指令、信息. 3.控制总线：扩展输出控制线和片外输入控制。 a. ALE: 下降沿控制锁存器锁存P0低8位地址。 b.PSEN：片外程序存储器（ROM）读控制。 c.RD、 WR ：扩展RAM和I/O口读、写选通信号。 d.EA： 内、外部程序存储器选择.
MSC51-6_80C51单片机的系统扩展
二、单片机并行总线I/O扩展
（一）并行总线输入接口扩展方式
74LS244 三 态 外
1) 74LS138—3-8译码器，将 A15,A14和RD信号连接的译 码器的片选端； A2~A0选择8个输入接口芯 片的控制信号（OE） 8个接口控制信号 (INP0~INP7)可以扩展8个并 行接口 2) 74LS244三态缓冲器可用作 输入接口芯片 3) 端口地址为8000~8007H 4) 也可以使用可编程接口芯片 8255，8155扩展并行接口
二、外部存储器结构
8031
P27 P26 P25 P24 P23 P22 P21 P20 ALE P07 P06 P05 P04 P03 P02 P01 P00 PSEN RD EA WR
片选选择： 片选选择：线选 或 高位地址译码
A15 A14 CE A13 A12 A11 D7 A10 D6 A9 D5 A8 D4 A7 D3 A6 D2 A5 D1 A4 D0 A3 A2 A1 A0 OE WE
三、串行总线I/O扩展（I/O模拟）
（一）I2C总线 I2C 总线—2线制串行总线； 通过2根线（SDA—串行数据， SCL—串行时钟）在总线上 各个器件之间传送信息； 该总线是一个多主机总线， 有相应的规范解决数据传输 和总线仲裁等功能。 （二）SPI总线 SPI 总线—3线制串行总线； 通过3根线（SD—串行数据， SC—串行时钟，CS—片选信 号等）在各个器件之间传送 信息； 这种标准器件较多，是单片 机设计中常用的接口形式。
D7 D6 D5 D4 D3 D2 D1 D0
G D7 D6 D5 D4 D3 D2 D1 D0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
A6 A5 A4 A3 A2 A1 A0
单片机系统的并行扩展
单片机系统的并行扩展 4
访问片外ROM的时序 ：
第1个机器周期
第2个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2
ALE PSEN P2口 P0口
输出PCH
输出PCH
输出PCH
输出PCH
PCL
指令 PCL
指令
PCL
指令
PCL
指令
PCL
80C51系列单片机的CPU在访问片外ROM的一个机器周期内 ，信号ALE出现两次（正脉冲），ROM选通信号也两次有效 ，这说明在一个机器周期内，CPU两次访问片外ROM，也即 在一个机器周期内可以处理两个字节的指令代码，所以在
A4 A4 A4 A4 A3 A3 A3 A3 A2 A2 A2 A2
6 27128 23 A11 A11 A11 A11
7 8
27256
22 21
OE A10
OE A10
OE OE/Vpp A10 A10
A1 A1 A1 A1
9 27512 20 CE CE CE
CE
A0 A0 A0 A0
10
19 Q7
8155
40 VCC 39 PC2 38 PC1 37 PC0 36 PB7 35 PB6 34 PB5 33 PB4 32 PB3 31 PB2 30 PB1 29 PB0 28 PA7 27 PA6 26 PA5 25 PA4 24 PA3 23 PA2 22 PA1 21 PA0
AD0～AD7
80C51单片机内部有四个并行口和一个串行口， 对于简单的I/O设备可以直接连接。当系统较为复 杂时，往往要借助I/O接口电路（简称I/O接口）完 成单片机与I/O设备的连接。现在，许多I/O接口已 经系列化、标准化，并具有可编程功能。
访问片外ROM的时序 ：
第1个机器周期
第2个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2
ALE PSEN P2口 P0口
输出PCH
输出PCH
输出PCH
输出PCH
PCL
指令 PCL
指令
PCL
指令
PCL
指令
PCL
80C51系列单片机的CPU在访问片外ROM的一个机器周期内 ，信号ALE出现两次（正脉冲），ROM选通信号也两次有效 ，这说明在一个机器周期内，CPU两次访问片外ROM，也即 在一个机器周期内可以处理两个字节的指令代码，所以在
A4 A4 A4 A4 A3 A3 A3 A3 A2 A2 A2 A2
6 27128 23 A11 A11 A11 A11
7 8
27256
22 21
OE A10
OE A10
OE OE/Vpp A10 A10
A1 A1 A1 A1
9 27512 20 CE CE CE
CE
A0 A0 A0 A0
10
19 Q7
8155
40 VCC 39 PC2 38 PC1 37 PC0 36 PB7 35 PB6 34 PB5 33 PB4 32 PB3 31 PB2 30 PB1 29 PB0 28 PA7 27 PA6 26 PA5 25 PA4 24 PA3 23 PA2 22 PA1 21 PA0
AD0～AD7
80C51单片机内部有四个并行口和一个串行口， 对于简单的I/O设备可以直接连接。当系统较为复 杂时，往往要借助I/O接口电路（简称I/O接口）完 成单片机与I/O设备的连接。现在，许多I/O接口已 经系列化、标准化，并具有可编程功能。
单片机系统基本并行扩展技术
单片机系统基本并行扩展技术一、并行扩展的概念与意义并行扩展是指在单片机系统中，通过增加外部的硬件设备，如存储器、输入输出接口等，来扩展单片机的功能和资源。
这样可以使单片机系统能够处理更多的数据、实现更复杂的控制逻辑，并与更多的外部设备进行交互。
例如，在一些数据采集和处理系统中，单片机内部的存储器可能无法存储大量的采集数据，此时就需要通过并行扩展外部存储器来解决这一问题。
又如，在需要控制多个外部设备的系统中，单片机本身的输入输出端口可能不够用，通过并行扩展输入输出接口可以实现对更多设备的有效控制。
二、常见的并行扩展技术1、存储器扩展存储器扩展是单片机系统并行扩展中最常见的一种。
常见的存储器包括随机存取存储器（RAM）和只读存储器（ROM）。
（1）RAM 扩展RAM 用于存储程序运行时产生的临时数据。
扩展 RAM 时，需要考虑存储器的容量、速度和接口类型等因素。
常见的 RAM 扩展芯片有静态 RAM（SRAM）和动态 RAM（DRAM）。
（2）ROM 扩展ROM 用于存储程序和固定的数据。
常见的 ROM 扩展芯片有可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）和电可擦除可编程只读存储器（EEPROM）等。
2、输入输出接口扩展当单片机本身的输入输出端口不能满足系统需求时，可以通过并行扩展输入输出接口来增加可用的端口数量。
常见的输入输出接口扩展芯片有 8255 并行接口芯片、8155 多功能接口芯片等。
3、并行通信接口扩展在需要与其他设备进行高速数据通信的情况下，可以扩展并行通信接口，如并行打印机接口、并行 A/D 和 D/A 转换接口等。
三、并行扩展的硬件连接在进行并行扩展时，硬件连接是至关重要的。
需要正确连接单片机与扩展芯片的地址线、数据线、控制线等。
地址线用于选择扩展芯片的存储单元或端口地址，数据线用于传输数据，控制线用于控制扩展芯片的读写操作等。
以存储器扩展为例，通常需要使用地址锁存器来锁存地址信号，以确保地址的稳定。
单片机基础(第3版)_第6章 单片机并行存储器扩展
14
（2）译码法寻址 常用译码器芯片：74LS138（3-8译码器）、 74LS139（双2-4译码器）、74LS154（4-16译码器） 当译码器的输入为某一个固定编码时，其输出只有 某一个固定的引脚输出为低电平，其余的为高电平。
15
74LS138译码器的逻辑功能真值表
输入端 C B A
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
第6章 单片机并行存储器扩展
存储器用来存储程序和数据，是计算机的 重要组成部分。 MCS-51的存储器配置方式与其他常用的微 型计算机不同。它把程序存储器和数据存储器 分开，各有自己的寻址系统、控制信号和功能。 通常，程序存储器用来存放程序和表格常数； 数据存储器用来存放程序运行所需要的给定参 数和运行结果。
12
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 2716：1 1 1 1 0 X X X X X X X X X X X F7FFH~F000H 6116：1 1 1 0 1 X X X X X X X X X X X EFFFH~E800H 8255：1 1 0 1 1 X X X X X X X X X X X DFFFH~D800H 0832：1 0 1 1 1 X X X X X X X X X X X BFFFH~B800H 8279：0 1 1 1 1 X X X X X X X X X X X 7FFFH~7800H
7
b、锁存器8282 功能及内部结构与74LS373完全一样，只是其引脚的排列与 74LS373不同
8
9
10
6.1.2 并行扩展系统的I/O编址和芯片选取 1. 单片机外扩展地址空间
单片机的系统扩展
TM1 0 1 0 1
定时/计数器工作方式
定时/计数器的工作方式 空操作，不影响计数操作
停止定时/计数器工作 定时/计数器计满后，立即停止工作 置方式和长度后，立即启动计数器工作
控制端 口B与A
的中断
控制端口B 与A的数据 传送方式
“0”为输入方式 “1”为输出方式
PC2 0 0 1
1
PC1 0 1 0
22
8155应用举例
如图6-17所示，为6位共阳极LED显示器与8155的接口电路图。
89S51 8155
P0.0 ~
P0.7 ALE P2.0 P2.7
RD
AD0
PB7
~
PB6
同
+5V
AD7 ALE
PB5
相
PB4
驱
PB3
动
IO/M
PB2
器
PB1
7407
CE
PB0
a b c d e f g dp
RD
参考程序如下： ORG
START：MOV MOV MOVX INC MOV MOVX MOV MOV MOVX END
0100H DPTR，#7F04H A，#1EH @DPTR，A
DPTR A，#40H @DPTR，A DPTR，#7F00H A，#0C0H @DPTR，A
；送低8位计数值
；送高6位计数值 ；设置M2M1=01，输出脉冲为连续方波 ；启动计数器工作 ；设置工作方式控制字
33 PB4
32 PB3
31 PB2 30 PB1
29 PB0
28 PA7 27 PA6 26 PA5 25 PA4 24 PA3 23 PA2
22 PA1
第6章 AT89S51单片机并行扩展技术
单片机实用教程第6章AT89S51单片机并行扩展技术本章主要内容1、AT89S51系统扩展概述2、扩展外部ROM3、扩展外部RAM4、扩展并行I/O口一、并行扩展的内容1、外部的程序存储器2、外部的数据存储器3、I/O口扩展二、并行扩展的三总线1、地址总线（AB）P0（低8位）：A0-A7P2（高8位）：A8-A152、数据总线（DB）P0口8位的数据线（分时复用）3、控制总线（CB）（1）ALE：地址所存允许。
控制P0口分时复用。
地址数据ALE（2）PSEN：外ROM读选通信号。
用于片外程序存储器的读选通控制，一般与外部程序存储器的输出允许端OE相连。
（3）WR（P3.6口的第二功能）：用于外部数据存储器或I/O口的写选通控制，一般与所扩展芯片的写允许WE端相连。
（4）RD（P3.7口的第二功能）：用于外部数据存储器或I/O口的读选通控制，一般与所扩展芯片的输出允许OE端相连。
三、AT89S51并行扩展三总线电路的实现一、ROM分类1、Mask ROM（掩膜）2、OTPROM（Only Time Programmable一次性编程）3、EPROM（Erasable PROM）4、EEPROM（Electrically EPROM）5、Flash ROM二、EPROM芯片三、EPROM与AT89S51单片机典型连接电路表6-1 2764工作方式1、芯片的高位地址线（A8~A15）直接与单片机的P2口相连，低位地址（A0~A7）通过地址锁存器接到P0口。
2、芯片的数据线直接接到P0口。
3、芯片的片选接地，输出允许控制OE用单片机PSEN控制。
单片机的ALE接锁存器的控制端。
4、芯片、锁存器、单片机的其它控制线接有效信号。
一、RAM分类1、静态RAM2、动态RAM二、常用RAM芯片三、外RAM操作指令（1）MOVX A，@Ri ；（Ri）→A （2）MOVX A，@DPTR ；（DPTR）→A （3）MOVX @Ri，A ；A→（Ri）（4）MOVX @DPTR，A ；A→（DPTR）四、SRAM与AT89S51的典型连接电路表6-36264工作方式地址空间范围：6264的地址线只有13根，高3位地址线对其不影响，0000H和8000H都可以访问到6264的第一个单元，这种现象称为地址重叠。
单片机原理及接口技术(C51编程)第9章 系统并行扩展
供低8位地址和8位双向数据总线。片外数据存储器RAM的读和写由 AT89S51的 RD*（P3.7）和WR*（P3.6）信号控制，而片外程序存储器 EPROM的输出端允许（OE*）由AT89S51单片机的读选通信号PSEN*控制 。尽管与EPROM地址空间范围都相同，但由于是两个不同空间，控制信号 不同，故不会发生数据冲突。
14
由表9-2可见，当译码器输入为某一固定编码时，其8个输出引脚Y0*～ Y7*中仅有1个引脚输出为低，其余全为高。而输出低电平的引脚恰好作为 片选信号。
（2）74LS139 双2-4译码器。两个译码器完全独立，分别有各自的 数据输入端、译码状态输出端以及数据输入允许端，其引脚如图9-4所示 ，其中1组的真值表见表9-3。
32
9.2.2 读写片外RAM的操作时序 AT89S51单片机对片外RAM的读和写两种操作时序的基本过程是相同的。 1．读片外RAM的时序 AT89S51单片机若外扩一片RAM，应将其引脚与RAM芯片的引脚连接，引
脚与芯片引脚连接。ALE信号的作用是锁存低8位地址。 AT89S51单片机读片外RAM的时序如图9-11所示。
第9章 单片机系统的并行 扩展
1
AT89S51单片机片内存储器和I/O资源还不能满足需要，需外扩存储器芯 片和I/O接口芯片，即单片机的系统扩展。
系统扩展分为并行扩展和串行扩展，本章介绍应用系统的并行扩展，第12 章介绍串行扩展。
首先介绍AT89S51片外两个存储器空间地址分配，然后介绍如何扩展外部 数据存储器和外部程序存储器以及扩展I/O接口芯片具体设计。
图9-11 AT89S51单片机读片外RAM的操作时序图
在第一个机器周期的S1状态，ALE信号由低变高（见①处），读RAM周 期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地 址送上P2口。ALE的下降沿（见②处），把低8位地址信息锁存到外 部锁存器74LS373内。而高8位地址信息一直锁存在P2口锁存器中（ 见③处）。
14
由表9-2可见，当译码器输入为某一固定编码时，其8个输出引脚Y0*～ Y7*中仅有1个引脚输出为低，其余全为高。而输出低电平的引脚恰好作为 片选信号。
（2）74LS139 双2-4译码器。两个译码器完全独立，分别有各自的 数据输入端、译码状态输出端以及数据输入允许端，其引脚如图9-4所示 ，其中1组的真值表见表9-3。
32
9.2.2 读写片外RAM的操作时序 AT89S51单片机对片外RAM的读和写两种操作时序的基本过程是相同的。 1．读片外RAM的时序 AT89S51单片机若外扩一片RAM，应将其引脚与RAM芯片的引脚连接，引
脚与芯片引脚连接。ALE信号的作用是锁存低8位地址。 AT89S51单片机读片外RAM的时序如图9-11所示。
第9章 单片机系统的并行 扩展
1
AT89S51单片机片内存储器和I/O资源还不能满足需要，需外扩存储器芯 片和I/O接口芯片，即单片机的系统扩展。
系统扩展分为并行扩展和串行扩展，本章介绍应用系统的并行扩展，第12 章介绍串行扩展。
首先介绍AT89S51片外两个存储器空间地址分配，然后介绍如何扩展外部 数据存储器和外部程序存储器以及扩展I/O接口芯片具体设计。
图9-11 AT89S51单片机读片外RAM的操作时序图
在第一个机器周期的S1状态，ALE信号由低变高（见①处），读RAM周 期开始。在S2状态，CPU把低8位地址送到P0口总线上，把高8位地 址送上P2口。ALE的下降沿（见②处），把低8位地址信息锁存到外 部锁存器74LS373内。而高8位地址信息一直锁存在P2口锁存器中（ 见③处）。
第六章MCS-51单片机存储器的扩展
这些SRAM的引脚功能描述如下： A0~An：地址输入线;对6116，n=10;对6264,n=12;其他的类推。 D0~D7：双向数据线； CE：是片选输入线，低电平有效；6264的CS1为高电平，且CE为 低电平时才选中该芯片。 WE：写允许信号输入线，低电平有效； OE：读选通信号输入线，低电平有效； VCC：工作电源+5V。 GND：电源地。
程 序 存 储 器 E P R O M 的 扩 展
CPU读取的指令有两种情况：一是不访问数据存储器的指令； 二是访问数据存储器的指令。因此，外部程序存储器就有两种操 作时序。
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
程 序 存 储 器 E P R O M 的 扩 展
3.扩展多片EPROM的扩展电路 与单片EPROM扩展电路相比，多片EPROM的扩展除片选线CE外， 其它均与单片扩展电路相同。图中给出了利用27128扩展64k字节 EPROM程序存储器的方法。片选信号由译码选通法产生。
程 序 存 储 器 E P R O M 的 扩 展
所谓总线，就是连接系统中各扩展部件的一组公共信号线。 按其功能通常把系统总线分为三组：即地址总线、数据总线和控 制总线。
1. 地址总线（Address Bus） 地址总线用于传送单片机送出的地址信号，以便进行存储单 元和I/O端口的选择。地址总线的数目决定着可直接访问的存储 单元的数目。例如n位地址，可产生2n 个连续地址编码，因此可 访问2n个存储单元，即通常所说的寻址范围为2n地址单元。MCS51单片机存储器扩展最多可达64kB，即216地址单元，因此，最多 可需16位地址线。这16根地址线是由P0口和P2口构建的，其中P0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8031扩展 8KB RAM Intel 6264
A15 A8＃ A12
A0＃ A7
MCS- 51＃ ＃
D0＃ D7 WR RD
＃ 5V
A0＃ A7 A8＃ A12 CE CS
6264
D0＃ D7
WE OE
四、程序与数据存储器扩展： 单片机连接 8KB EPROM 2764、8KB RAM 6264 各一片。
五、8255A编程规定
初始化编程：往控制口写入控制字，确定8255A工作方式。 方式控制字：D7=1；C口位置位/复位控制字：D7=0。
例：8255A的A口以方式0输出单片机的片内RAM数据，B口以方 式1输入…(设控制口的口地址为7F03H)
PIOS：
MOV DPTR，#7F03H ；控制口口地址AM指针加1
DEC 0FH
；长度减1
…
；执行其它任务
外部中断1服务程序：
PINT1：PUSH ACC
；现场保护（A、DPTR 等进栈）
PUSH DPH
PUSH DPL
PUSH PSW
MOV PSW，#8
；当前工作寄存器区切换到1区
MOV A，@R0
；从B口输出下一个数据打印
1
0
1
5#单元
0
1
1
X
…
X
1
1
0
6#单元
0
1
1
X
…
X
1
1
1
7#单元
0#芯片
全地址译码法
所有片选地
址线全部参加译 码。 1#芯片只有 A13
唯一的地址与其 A14 存储单元对应， 不存在地址重叠。 A15
常用地址译码器：
＃
2-4译码器：74LS139 3-8译码器：74LS138 ＃ 5V
4-16译码器：74LS154
实现数模转换的功能部件称为D/A转换器，衡量D/A转换器 性能的主要参数有：
•分辨率：即输出的模拟量的最小变化量，n位的D/A转 换器分辨率为2-n； •满刻度误差：即输入为全1时输出电压与其理想值之 间的误差，一般为2-(n+1)； •输出范围； •转换时间：指从转换器的输入改变到输出稳定的时间 间隔； •是否容易和CPU连接。
A13 A8＃ A12
A0＃ A7
MCS- 51＃ ＃
A0＃ A12 CE
6264 CS
WE D7＃ D0 OE
A0＃ A12
+5V
CE
+5V
PGM 2764
D7＃ D0 OE
D0＃ D7
PSEN RD WR
＃ 6＃ 8 MCS＃ 51＃ ＃ ＃ ＃ ＃ 6264＃ ＃ ＃ 2764＃ ＃ ＃ ＃ ＃
第六章 单片机系统扩展技术
1 51系统并行扩展原理 2 存储器的扩展 3 并行接口的扩展 4 D/A接口的扩展 5 A/D接口的扩展
6-1-1 并行扩展总线
P2口作为单片机的地址总线高八位A15~A8, P0为地址总线低八位A7~A0和数据总线 D7~D0复用。
地址锁存原理（图6-1）。
注意四个控制引脚的电平变化：ALE、PSEN、 RD 、WR。
B口：由一个8位数据输出锁存/缓冲器和一个8位数据输入 缓冲器(输入不锁存，不可工作在方式2)组成。可设定为8位输 入或输出方式，但不能设定为双向输入/输出方式。
C口：由一个8位数据输出锁存/缓冲器和一个8位数据输入 缓冲器(输入不锁存)组成。在方式1和方式2下，分为两个4位 口使用：高四位属于A口，传送A口上外设的控制/状态信息， 低四位属于B口，传送B口上所需的控制/状态信息。
一、8255A的引脚功能
1.数据总线（D7～D0） 传送CPU与8255A之间的数据、控制字和状态字。
2.控制总线（6条） CS：片选线 A1和A0：口选线，用于寻址A口、B口、C口以及控制口寄
存器中的一个。 RD和WR：二者必须相反，控制CPU与8255A之间数据的传
送和流向。 RESET：高电平复位，使内部寄存器全部清零。
主程序：
MAIN：MOV 8，#30H
；RAM首址→ 1区R0
MOV 0FH，#20H ；长度→1区R7
SETB SETB MOV MOV
EA
；开中断
EX1
；允许外中断，电平触发方式
DPTR，#7FFFH ；将8255A的PC2（即INTEB）置“1” A，＃05H
MOVX @DPTR，A ；
MOV A，#0BCH ；写方式控制字(B口方式1输出) MOVX @DPTR，A MOV DPTR，#7FFDH ；从PB口输出第一个数据打印 MOV A，30H
01
寄存器B（B口）
10
寄存器C（C口）
11
控制字寄存器（控制口）
RESET：复位控制端。为1时，8255A复位。复位状态：控制
字寄存器被清零。
4.A组和B组控制块
每个控制块接收来自读/写控制逻辑的命令 和内部数据总线的控制字，并向对应口发出适当 的命令。
A组控制块控制A口及C口的高4位。 B组控制块控制B口及C口的低4位。
Y0
A
Y1
B
Y2
C
Y3
1G
Y4
2G
Y5
G
Y6
74LS138
Y7
CS
0＃ ＃ ＃
A0 A1
A0 A1
( 1FF8H＃ 1FFFH) A2 A2
CS 1＃ ＃ ＃ A0 A0 A1 . . . A1
( 2000H＃ 3FFFH) A12 A12
. . .
CS 7＃ ＃ ＃ A0 A0 A1 A1
( 0FFFCH＃ 0FFFFH)
6-4 并行接口的扩展
单片机通常通过P0口和P2口构成数据、 地址总线，扩展EPROM、RAM或其它功 能芯片。这样一来，只有剩下的P1口和部 分P3口可提供给用户用作I/O口。因此，在 大部分的MCS-51单片机应用系统设计中都 需要进行I/O口的扩展。
并行接口的扩展
6-4-2 可编程并行I/O扩展接口8255A
部分地址译码法
片选线中 只有一部分参 与译码，其余 部分悬空。有 地址重叠。
Y0
A15
A0
Y1
A14
A1
A13＃ ＃
Y2
S
Y3 74LS138
0＃ ＃ ＃ A0 A0
CS
A1 A1
( 3FFCH＃ 3FFFH)
1＃ ＃ ＃ A0 A0
CS
A1 A1
( 7FFCH＃ 7FFFH)
2＃ ＃ ＃ A0 A0
方式1输出 OBF ：输出锁存器满状态标志输出线。 表示CPU已将数
据输出到此端口。
ACK ：设备响应信号输入线。表示外设已取走数据。
INTR：中断请求信号输出线，高电平有效。当 OBF 、ACK 和INTE都为”1”时，INTR被置“1”,发出中断请求 。
（3）方式2（双向选通I/O方式）
方式2仅对PA口有意义。方式2使PA口成为8位 双向三态数据总线口，既可发送数据又可接收 数据。PA口方式2工作时，PB口仍可作方式0 和方式1 I/O口，PC口高5位作状态控制线。
三、8255A的控制字
8255A有 两种控制字， 即方式控制 字和PC口位置 位/复位控制 字。
四、8255A的操作方式
(1)方式0（基本I/O方式）
PA、PB、PC可分别被定义为方式0输入或方式0输出。
–输出具有锁存功能，输入没有锁存。 –适用于无条件传输数据的设备，如读一组开关状态、控制
一组指示灯，不使用应答信号，CPU可以随时读出开关状 态，随时把一组数据送指示灯显示。
二、程序存储器(ROM)扩展： 常用EPROM芯片： Intel 2716(2K×8位)、2732(4KB)、2764(8KB)、
27128(16KB)、27256(32KB)、27512(64KB)。
8031扩展 32KB EPROM Intel 27256
三、数据存储器(RAM)扩展：
常用RAM芯片： Intel 6116(2KB)、6264(8KB)、62256(32KB)。
6-1-2 地址译码方法
CPU根据地址访问外部存储器，即根据地址线上 送 出的地址信息选中某一芯片的某个单元进行读写。逻辑 上，芯片的选择由高位地址译码实现、被选中芯片中单 元的选择则由低位地址信息确定。为了实现单片机与外 部存储器的连接，把单片机的地址线分为片内地址线和
片选地址线两部分。
片选地址线通常直接或通过地址译码器与存储器芯片的片选 端相连，也可以悬空不用。
3.读/写控制逻辑
CS：8255A的片选引脚端；
RD：读控制端。为0时，允许单片机从8255A读取数据或状态
字；
WR：写控制端。为0时，允许单片机将数据或控制字写入
8255A；
A1、A0：口地址选择线。通过A0、A1可选中8255A的四个寄
存器。口地址选择如下：
A1 A0
寄存器
00
寄存器A（A口）
方式1输入
STB:设备的选通信号输入线，低电平有效,通常是外设给 8255A的信号，表示外设给8255的数据已到达引脚。
IBF：端口锁存器满标志输出线，高电平有效。通知外设 数据已从引脚取入锁存器中。
INTE：8255A端口内部的中断允许触发器。 “1”表示中 断允许（手动设置）。
INTR：中断请求信号线，高电平有效。当STB、IBF、 INTE都为”1”时，INTR就置“1” 。
6-5-1 梯形电阻式D/A转换原理：“按权展开，然后相 加”
I I0 I1 I2 VREF 1 1 1
3.并行I/O总线（PA7～PA0、PB7～PB0、PC7～PC0） 传送8255A与外设之间的数据，其中的PC7～PC0还可用作