集成电路设计基础实验报告
集成运算放大电路实验报告
电子技术基础实验与课程设计------运算放大器基本放大电路实验目的1.通过实验，进一步理解集成运算放大器线性应用电路的特点。
2.掌握集成运算放大器基本线性应用电路的设计方法。
3.了解限幅放大器的转移特性以及转移特性曲线的绘制方法。
集成运算放大器放大电路概述集成电路是一种将“管”和“路”紧密结合的器件，它以半导体单晶硅为芯片，采用专门的制造工艺，把晶体管、场效应管、二极管、电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起，使之具有特定的功能。
集成放大电路最初多用于各种模拟信号的运算（如比例、求和、求差、积分、微分……）上，故被称为运算放大电路，简称集成运放。
集成运放广泛用于模拟信号的处理和产生电路之中，因其高性价能地价位，在大多数情况下，已经取代了分立元件放大电路。
1.1反相比例放大电路输入输出关系: 输入电阻: Ri=R1 输出电阻: Ro=01.1.1设计要求1.1.2选择器件与多数计算通过查找资料选用TL082集成运放设计放大12倍。
反相比例放大电路仿真电路图i oV R R V 12-=i R o V R R V R R V 1212)1(-+=输入与输出电压所以输出放大倍数 =12电压输入输出波形图i oV R R V 12-=1.2同相比例放大电路输入输出关系: 输入电阻: Ri=∞ 输出电阻: Ro=0 1.2.1设计要求1.2.2选择器件与多数计算通过查找资料选用TL082集成运放设计放大12倍。
i o V RRV )1(12+=R o V R RV R R V 12i 12)1(-+=同相比例放大电路仿真电路图输入与输出电压所以输出放大倍数： =12 电压输入输出波形图i o V RRV )1(12+=1.3微分电路R fU iR 2U oC 1foi R U dt dU C -=1dtdU C R U if o 1-=max 1)(dtdU U C R i oM f ≤实用微分电路RC1=RfC电路的输出电压为o u 为：21io du u R C dt =- 式中，21R C 为微分电路的时间常数。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
集成电路综合设计实验报告
集成电路设计综合实验报告学院：电控学院班级：微电子1001班姓名：xxx学号：xxxxxxxxxx一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1、反向提取给定电路模块，要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
）（1）实验原理标准CMOS工艺下的集成半导体器件主要有NMOS晶体管、PMOS晶体管、多晶硅电阻和多晶硅电容等。
在P型衬底N阱CMOS工艺中，NMOS 晶体管直接制作在衬底材料上，PMOS晶体管制作在N阱中。
在集成电路版图的照片中，NMOS管阵列和PMOS管阵列一般分别制作在不同区域，PMOS管阵列制作在几个N阱内，NMOS管阵列制作在多个区域。
这一点在照片中可以明显地区分开来。
N阱和两种有源区存在较为明显的颜色差别。
通过对N阱、P型有源区和N型有源区的颜色辨别，可以确认PMOS 管阵列和NMOS管阵列位置。
N型选择区和有源区共同构成了N型掺杂区，P型选择区和有源区共同构成了P型掺杂区。
在实际的电路连接关系中接触孔的多少取决于晶体管的连接关系，当晶体管一侧或两侧与其它器件存在物理连接时，不需要接触孔。
从图中可以看出，形成晶体管的重要结构是多晶硅与有源区的十字交叉区域，只要存在多晶硅栅和某种有源区十字交叉图形，就可以确定一只晶体管的位置，进而通过测量可以确定其宽长比参数。
确定MOS管的类别主要是通过观察该十字交叉区域是否在N阱区域内，N阱区域内为PMOS晶体管，阱外则为NMOS晶体管。
在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。
在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。
模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。
集成电路设计实验报告
集成电路设计实验报告时间：2011年12月实验一原理图设计一、实验目的1.学会使用Unix操作系统2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件二：实验内容使用schematic软件，设计出D触发器，设置好参数。
二、实验步骤1、在桌面上点击Xstart图标2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入用户密码，在protocol：中选择telnet类型3、点击菜单上的Run！，即可进入该用户unix界面4、系统中用户名为“test9”，密码为test1234565、在命令行中（提示符后，如：test22>）键入以下命令icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。
出现的主窗口所示：6、建立库(library)：窗口分Library和Technology File两部分。
Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。
如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。
如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。
7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。
当然在Tool工具中还有很多别的工具，常用的像Composer－symbol、virtuoso－layout等，分别建立的是symbol、layout 的视图（view）。
集成元件实验报告总结
一、实验目的本次实验旨在通过实际操作，加深对集成元件的理解和认识，掌握集成元件的基本应用，并锻炼学生的动手能力和分析问题、解决问题的能力。
二、实验内容1. 集成门电路实验（1）实验目的：验证常用集成门电路的逻辑功能，熟悉各种门电路的逻辑符号，了解TTL集成电路的特点、使用规则和使用方法。
（2）实验内容：测试74LS00四2输入与非门、74LS86四2输入异或门、74LS11三3输入与门、74LS32四2输入或门、74LS04反相器的逻辑功能。
2. 集成运算放大电路实验（1）实验目的：进一步理解集成运算放大器线性应用电路的特点，掌握集成运算放大器基本线性应用电路的设计方法，了解限幅放大器的转移特性以及转移特性曲线的绘制方法。
（2）实验内容：搭建反相比例放大电路、同相比例放大电路、差动放大电路，观察输入输出波形，分析电路特性。
3. 集成计数器实验（1）实验目的：掌握集成计数器构成N进制的计数器的连接方法，了解构成模长M进制计数器的原理。
（2）实验内容：设计并搭建60进制计数电路，观察七段数码显示器计数状态的变化过程，并记录该状态循环。
三、实验结果与分析1. 集成门电路实验实验结果表明，各种门电路的逻辑功能符合预期，能够实现逻辑运算。
通过实验，我们熟悉了各种门电路的逻辑符号，了解了TTL集成电路的特点、使用规则和使用方法。
2. 集成运算放大电路实验实验结果表明，反相比例放大电路、同相比例放大电路、差动放大电路均能正常工作，输入输出波形符合预期。
通过实验，我们进一步理解了集成运算放大器线性应用电路的特点，掌握了集成运算放大器基本线性应用电路的设计方法，了解了限幅放大器的转移特性以及转移特性曲线的绘制方法。
3. 集成计数器实验实验结果表明，60进制计数电路能够正常工作，七段数码显示器计数状态的变化过程符合预期。
通过实验，我们掌握了集成计数器构成N进制的计数器的连接方法，了解了构成模长M进制计数器的原理。
四、实验心得与体会1. 通过本次实验，我对集成元件有了更加深入的理解和认识，提高了自己的动手能力和分析问题、解决问题的能力。
集成电路设计实验报告
集成电路设计实验报告院别：电信学院专业：电子科学与技术班级：\ 姓名：学号：\ 组序：52实验（一）题目名称：熟悉L-EDIT软件工具成绩：教师签名：批改时间：一、实验目的：学会使用集成电路版图设计L-EDIT软件工具，熟练画电路版图的操作指令和各种快捷命令，并熟悉应用特定工艺库即工艺文件来实现电路。
通过该实验，使学生掌握L-EDIT的设计方法，加深对课程知识的感性认识，增强学生的设计与综合分析能力，为将来成为优秀的后端工程师做准备。
二、实验要求：如将设计好的电路制成实际使用的集成块，就必须利用版图工具将设计的电路采用标准工艺文件转换成可以制造的版图。
然后再将版图提交给集成电路制造厂家（foundry），完成最后的集成块制造，所以画版图的本质就是画电路原理图。
在画版图时，首先要明白工艺文件的含义，每一种工艺文件代表一条工艺线所采用的光刻尺寸，以及前后各个工序等等；其次要懂得所使用的工具步骤及各个菜单及菜单栏的内容，以便熟练使用该软件；最后对所画版图进行验证，确保不发生错误。
此外，还必须了解所使用的版图设计法则，对于不同的工艺尺寸其法则有所不同，这就要求设计者在应用该软件时，必须熟悉相应的设计法则，为完成正确的版图做准备。
该实验原理是画常用的NMOS管，画图时要求熟悉NMOS的工艺过程及设计法则。
三、实验方法：熟悉L-EDIT版图软件工具及工艺库相关内容，熟练该软件工具菜单功能及使用方法。
以PMOS器件为例，在调用相应的工艺文件基础上，画元器件的物理实现版图（如选用几微米的工艺线、设计法则等）,设计完成后运用该软件的设计规则对所画的版图进行DRC验证，并修改不正确的部分，直至设计无错误。
四、实验内容：1.安装L-EDIT仿真软件：先点击Daemon.exe文件，用虚拟光驱将.ISO文件载入，并点击L-EDIT的Setup.exe文件即可。
2.按照Crack方式注册该软件，并运行。
3.以MOSIS提供的morbn20.tdb工艺库为例，从ReadMe中可以了解许多信息：工艺提供制造商、工艺尺寸、设计规则及器件剖面图等。
集成电路CAD实验报告
集成电路CAD实验报告姓名：席悦学号：2120503018 班级：微电子31班一、实验目的：通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一了解，使学生掌握模拟集成电路设计的总体流程，为日后的学习、工作打下坚实的基础。
二、实验项目：1.缓冲器的设计：在配置好Cadence之后，进入Cadence的CIW界面。
为设计一个完整的缓冲器，首先需要设计一个反相器。
利用Cadence的电路编辑工具Composer-Schematic绘制如下图所示的inverter电路：之后利用此inverter Schematic 构建如下图所示的inverter Symbol：我们知道，一个Buffer是由两个Inverter组成，利用前边构建Inverter Schematic的方法，画出缓冲器Buffer的电路原理图：其中的反相器直接调用之前做好的Inverter的Symbol。
同样的，利用此缓冲器的原理图生成相应的缓冲器Symbol图：之后构建仿真电路，对所设计的Buffer电路进行电路仿真（ADE）。
仿真电路图如下：在仿真过程中，我们分别采用tt，ss，ff工艺角进行仿真，得到了如下的波形图和仿真数据：①tt工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 111.36ps, 778.31ps, 50psx[1], 5.1063ns ,5.9952ns, 5.05ns②ss工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 121.55ps, 927.99ps, 50psx[1], 5.1155ns, 6.1676ns, 5.05ns③ff工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 103.43ps, 653.72ps, 50psx[1], 5.0984ns, 5.8613ns, 5.05ns④分析总结：通过对不同工艺角的仿真，可以清晰的看到ss的上升延迟和下降延迟时间最长，而ff的上升延迟和下降延迟最短，而tt工艺角是上升延迟和下降延迟的典型值。
集成电路设计综合实验报告
集成电路设计实验报告目录1 综合实验的任务与目的 (2)2 综合实验的内容和要求 (2)3设计方案对比和论证确定 (4)4设计实现过程 (5)5验证结果说明和结论 (7)6总结版图设计技巧 (9)7 参考文献 (10)MOS集成运算放大器的版图设计1 综合实验的任务与目的集成电路设计综合实验是微电子学专业学科的实践性教学课程，其任务是向学生介绍集成电路软件设计的基本知识，基本的设计方法，学会使用专用软件进行集成电路设计，学习集成电路版图的设计及物理验证的一般方法技巧。
本次集成电路设计综合实验要求学生完成对CMOS 集成运算放大器电路的版图设计及其物理验证。
2 综合实验的内容和要求2.1 实验的内容本次集成电路设计综合实验的内容为：CMOS 集成运算放大器的版图设计以及采用DIVA工具进行物理验证。
版图设计的过程是：先进行电路分析，计算出各端点的电压及各管的电流，从而求出各管的W/L比，进而依据设计规则设计各管图形，进行布局、布线以及物理验证，最后完成整个版图设计。
2.1.1 目标电路及其性能要求目标电路原理图如图1所示，为两级CMOS集成运算放大器，其中M1～M4构成有源负载的差分输入级；M5提供该级的工作电流；M8，M9构成共源放大电路，作为输出级；M7为源跟随器，作为增益为1的缓冲器，以克服补偿电容的前馈效应，并消除零点；M6提供M7的工作电流；M10，M11组成运放的偏置电路。
图1 CMOS 集成运算放大器原理图电路的性能要求：输出电压摆幅大于V 3±；最大转换速率为s V μ/30；补偿电容Cc 为10pF 。
2.1.2 工艺选择本设计选择0.6um double metal double poly mixed signal technology 。
工艺信息描述：工艺名称：6S06DPDM-CT工艺尺寸：0.6um多晶硅层数：2铝的层数：2电压类型： 3~5V工艺参数：)/(4002s V cm N ⋅=μ，)(2002s V cm P ⋅=μ，01.0=λ，28/103.2cm F C ox -⨯=，V V TP 1-=，V V TN 1=。
集成电路实验报告
集成电路实验报告第一篇：集成电路实验报告集成电路实验报告班级：姓名：学号：指导老师：实验一：反相器的设计及反相器环的分析一、实验目的1、学习及掌握cadence图形输入及仿真方法；2、掌握基本反相器的原理与设计方法；3、掌握反相器电压传输特性曲线VTC的测试方法；4、分析电压传输特性曲线，确定五个关键电压VOH、VOL、VIH、VIL、VTH。
二、实验内容本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC，Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。
三、实验步骤1.在cadence环境中绘制的反相器原理图如图所示。
2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns。
其输入输出波形如图所示。
分开查看：分析：反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲，而不是直接跳变。
其主要原因是由于MOS管栅极和漏极上存在覆盖电容，在输出信号变化时，由于电容储存的电荷不能发生突变，所以在信号跳变时覆盖电容仍会发生充放电现象，进而产生了如图所示的尖脉冲。
3.测试反相器的电压传输特性曲线，采用的是直流分析(DC),我们把输入信号修改为5V直流电源，如图所示。
4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。
5.为反相器创建symbol，并调用连成反相器环，如图。
6.测量延时，对环形振荡器进行瞬态分析，仿真时间为4ns，bcd 节点的输出波形如图所示。
7.测量上升延时和下降延时。
(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。
组合电路研究实验报告(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。
2. 掌握常用门电路的功能和特性。
3. 通过实验加深对组合逻辑电路分析和设计能力的培养。
4. 学习使用逻辑分析仪和示波器等实验设备。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅取决于当前的输入，与电路的历史状态无关。
常见的组合逻辑电路有：半加器、全加器、编码器、译码器、多路选择器等。
三、实验器材1. 74LS00、74LS20等集成电路2. 逻辑分析仪3. 示波器4. 电源5. 逻辑探头6. 实验板四、实验内容及步骤1. 半加器实验（1）设计半加器电路，包括输入端A和B，输出端S和C。
（2）使用与非门和异或门搭建半加器电路。
（3）将输入端A和B接入逻辑探头，输出端S和C接入逻辑分析仪。
（4）通过逻辑分析仪观察半加器电路的输出波形，验证电路功能。
2. 全加器实验（1）设计全加器电路，包括输入端A、B和进位输入端Cin，输出端S和进位输出端Cout。
（2）使用与非门和异或门搭建全加器电路。
（3）将输入端A、B和进位输入端Cin接入逻辑探头，输出端S和进位输出端Cout接入逻辑分析仪。
（4）通过逻辑分析仪观察全加器电路的输出波形，验证电路功能。
3. 编码器实验（1）设计4-2编码器电路，包括输入端I0、I1、I2、I3和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建4-2编码器电路。
（3）将输入端I0、I1、I2、I3接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察编码器电路的输出波形，验证电路功能。
4. 译码器实验（1）设计2-4译码器电路，包括输入端I0、I1和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建2-4译码器电路。
（3）将输入端I0、I1接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察译码器电路的输出波形，验证电路功能。
5. 多路选择器实验（1）设计4选1多路选择器电路，包括输入端I0、I1、I2、I3和选择端S0、S1，输出端Y。
集成电路设计实验报告
集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。
二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。
（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。
使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。
在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。
点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。
数字集成电路设计实验二报告
《数字集成电路设计》实验报告
一、实验内容
有一水箱由大、小两台水泵M
L 和M
S
供水，如下图所示，箱中设置了3个水位
检测元件A、B、C。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位低于C点时两个水泵同时工作；水位高于C点而低于B点时M
S
单独工作；水位低于A点而高于B点时
M L 单独工作；水位高于A点时M
L
和M
S
停止工作。
试设计一个集成电路用于控
制两台水泵的工作，要求电路尽量简单。
二、实验目的
1、熟悉Cadence环境
2、熟悉并掌握Cadence的操作步骤
3、利用Cadence软件进行相应的电路原理图的设计并进行仿真
4、利用Cadence绘制版图并进行DRC和LVS等验证
三、实验使用软件环境、硬件设备
PC电脑Windows XP平台，Cadence软件
四、实验步骤
1，打开Cadence软件；
2，电路设计；
3，计算Mos管数值；
4，电路仿真；
5，
五、实验结果
1.实现要求目标
2.实验电路图：
3.实验仿真图：
六、实验心得体会
掌握了集成电路设计的一般步骤，熟悉Cadence软件的使用，了解简单的水位控制器设计原理。
通过这次课程设计，进一步的掌握了数字集成电路设计的基础知识与实际应用。
典型组合电路实验报告(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。
2. 掌握常用组合逻辑电路（如半加器、全加器、编码器、译码器等）的功能和实现方法。
3. 学会使用门电路和逻辑器件设计简单的组合逻辑电路。
4. 通过实验验证电路设计的正确性和性能。
二、实验原理组合逻辑电路是一种在任意时刻，输出信号仅取决于当前输入信号的逻辑电路。
其基本原理是通过基本的逻辑门（如与门、或门、非门、异或门等）来实现复杂的逻辑功能。
三、实验器材1. 74LS00与非门芯片2. 74LS20异或门芯片3. 74LS138译码器芯片4. 74LS151多路选择器芯片5. 电阻、电容、导线等6. 逻辑分析仪或示波器四、实验内容1. 半加器电路设计设计一个半加器电路，实现两个一位二进制数的加法运算。
- 确定输入输出变量：设A、B为输入，S为输出和，C为进位。
- 列出真值表：| A | B | S | C ||---|---|---|---|| 0 | 0 | 0 | 0 || 0 | 1 | 1 | 0 || 1 | 0 | 1 | 0 || 1 | 1 | 0 | 1 |- 画出逻辑图，并使用与非门和异或门搭建电路。
- 使用逻辑分析仪或示波器验证电路的正确性。
2. 全加器电路设计设计一个全加器电路，实现两个一位二进制数及来自低位进位的加法运算。
- 确定输入输出变量：设A、B为输入，Cin为低位进位，S为输出和，Cout为进位。
- 列出真值表：| A | B | Cin | S | Cout ||---|---|-----|---|------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |- 画出逻辑图，并使用与非门、异或门和与门搭建电路。
模拟集成电路基础实验报告
实验报告课程（项目）名称：模拟集成电路基础一Multisim 7 的应用一．实验目的1. 学会使用电路仿真软件Multisim 7完成三种放大电路。
2.调电路参数观察对输出波形的影响。
3.放大电路的电压放大倍数、输出电阻的测量。
二、实验内容1. 共发射极放大电路（如下图）（1）调整和测试静态工作点调整直流稳压电源为12伏，接通电源，调整电位器RP, 用万用表测UCEQ=6V。
测量基极电阻（RP+Rb）并记录。
如图所示为直流电路，测得的基极电阻为1.138GOhm。
通过静态分析可得到静态工作点，锗三极管的Ubeq=0.2V,Ibq=1.037mA,共基电流直流传输系数为0.99, 共射电流直流传输系数为99，Icq=102.663 mA。
（2）计算电压放大倍数放大电路的输入端加有效值为5mv,频率10KHz的正弦波，观察输出波形是否失真。
记录输入、输出波形曲线，测量不失真时的输出电压，并计算电压放大倍数。
输出波形没有失真。
输入电压=9.995mv，输出电压=1.299V，放大倍数=129.96（3）观察放大电路最大不失真输出范围a.加大输入信号的幅值，观察到的最大不失真的输出电压的波形。
测量其峰峰值。
b．调节静态工作点，确立电路最大不失真电压范围，并指出最大饱和不失真电压值和最大截止不失真电压值。
加大输入信号的幅值为9.194mV，最大不失真的输出电压峰峰值=2.360V（4）观察静态工作点对的影响放大电路的输入端加有效值为5mv,频率10KHz的正弦波。
增大电位器RP 阻值为最大，观察输出波形出现何种失真，并记录输入、输出波形曲线。
减小电位器RP 阻值为最小，观察输出波形出现何种失真，并记录输入、输出波形曲线。
（5）测量放大电路的输出电阻不接RL时,U1=751.851mv接RL时,U2=392.90mvR0=(U1/U2-1)RL=2.73kohm2．共集电极放大电路（如下图）步骤及要求同共发射极放大电路（1）调整和测试静态工作点调整直流稳压电源为12伏，接通电源，调整电位器RP, 用万用表测UCEQ=6V。
技术集成电路设计实训报告
一、实训背景与目的随着信息技术的飞速发展，集成电路设计已成为推动电子产业进步的核心技术。
为了提升我国集成电路设计人才的综合素质，增强学生实际动手能力和创新能力，我们参加了为期四周的集成电路设计实训。
本次实训旨在通过实际操作，使学生深入了解集成电路设计的基本原理、设计流程、工具应用以及相关设计规范，为今后从事集成电路设计工作打下坚实基础。
二、实训内容与过程本次实训主要分为以下四个阶段：1. 基础理论学习阶段在实训初期，我们学习了集成电路设计的基础理论知识，包括半导体物理、数字电路基础、模拟电路基础、版图设计基础等。
通过学习，我们对集成电路设计有了初步的认识，了解了集成电路设计的基本流程。
2. 设计工具学习阶段在掌握了基础理论知识后，我们开始学习集成电路设计工具。
实训过程中，我们主要学习了Cadence、Synopsys等主流的集成电路设计工具。
通过学习，我们熟悉了工具的使用方法，能够进行简单的电路设计。
3. 电路设计与仿真阶段在掌握了设计工具后，我们开始进行电路设计与仿真。
实训过程中，我们设计了一个简单的数字电路，并使用Cadence工具进行仿真验证。
通过仿真结果，我们分析了电路的性能，优化了电路设计。
4. 课题研究阶段在完成了电路设计与仿真后，我们选择了“基于FPGA的图像处理系统”作为课题进行研究。
在导师的指导下，我们学习了FPGA的基本原理和应用，并设计了基于FPGA的图像处理系统。
在课题研究过程中，我们遇到了许多问题，但在团队成员的共同努力下，最终成功完成了课题。
三、实训成果与体会通过本次实训，我们取得了以下成果：1. 掌握了集成电路设计的基本原理和设计流程；2. 熟练掌握了Cadence、Synopsys等主流的集成电路设计工具；3. 设计并仿真了一个简单的数字电路；4. 成功完成了“基于FPGA的图像处理系统”课题。
在实训过程中，我们深刻体会到了以下几点：1. 集成电路设计是一个复杂的过程，需要掌握丰富的理论知识；2. 设计工具的应用对于提高设计效率至关重要；3. 团队合作是完成课题的关键；4. 不断尝试和改进是提高设计水平的重要途径。
集成电路设计基础实验报告
集成电路设计基础实验报告专业：电子信息工程班级：姓名：学号：电子与信息工程学院实验一Tanner 软件的安装和使用一、实验目的1．掌握Tanner 的安装过程。
2．了解Tanner 软件的组成及使用。
3．掌握使用S-Edit 和T-Spice 对nMOS 管的I-V 特性仿真的方法。
二、实验仪器计算机一台。
三、实验内容1.1 tanner的安装Tanner 软件的安装是比较简单的，主要分为安装和安装license 两部分。
第一步，双击安装文件夹…\Tanner L-EDIT 11.1 下的setup.exe 文件，得到安装向导，按默认选项，依次点击“下一步”，直至安装完成。
第二步，将….\Tanner L-EDIT 11.1\crack 文件夹下的所有文件复制到安装目录utilities 下，然后双击运行其中的crack.bat 文件安装license，得到相应的界面，然后点击“instance”，安装成功之后点击“exit”。
至此，tanner 就安装成功了。
在桌面上就会看到快捷方式，分别对应tanner pro 软件的五个功能模块。
1.2 nMOS管I-V特性（1）打开S-Edit 程序。
（2）另存新文件。
（3）环境设置。
（4）编辑模块。
(5) 浏览元件库。
（6）从元件库引用模块。
（7）编辑电路。
（8）加入联机。
（9）加入输入端口与输。
（10）模块重命名出端口。
（11）加入工作电源。
(12) 加入输入信号。
(13) 编辑Source_v_dc 对象。
(14) 输出成SPICE 文件。
(15) 加载包含文件。
(16) 分析设定。
(17) 输出设定。
(18) 进行仿真。
（19）观看结果。
四、实验结果1.最终绘制出的电路图如下：2.经过设定，最终完成的网表如下：3.仿真结果曲线如下：上图为N型MOS管的IV特性曲线，输入为栅源电压，单位为V；输出为漏电流，单位为mA。
输入从0到5V线性扫描，得到上图曲线。
北邮-模拟集成电路设计-CMOS-实验报告
模拟CMOS集成电路设计实验报告Synopsis电路仿真实验学院：电子工程学院班级：学号：姓名：指导教师：尹露目录实验一：共源极放大器性能分析 (4)一、实验目的 (4)二、实验内容 (4)三、实验步骤 (4)1. 启动软件 (4)2. 电路原理图绘制 (5)3. 电路仿真 (5)四、实验电路图 (6)五、频率特性曲线 (6)六、实验结果分析与结论 (8)1. 实验器件参数 (8)2. 实验条件 (8)3. 仿真结论 (9)实验二：各类共源极放大器特性分析 (10)一、实验目的 (10)二、实验内容 (10)三、实验步骤 (10)四、电路元件参数对放大电路的影响 (11)1. 实验电路图 (11)2. 测量输出电阻电路图 (12)3. 仿真结果 (13)4. 结果分析 (14)五、用二极管连接作为负载对放大电路的影响 (15)1. 实验电路图 (15)2. 测量输出电阻电路图 (16)3. 仿真结果 (17)4. 结果分析 (18)六、电流源作为负载对放大电路的影响 (18)1. 实验电路图 (19)2. 输出电阻电路图 (20)3. 仿真结果 (20)4. 结果分析 (21)七、共源极作为负载对放大电路的影响 (21)1. 实验电路图 (22)2. 输出电阻电路图 (22)3. 仿真结果 (23)4. 结果分析 (24)实验三：差分放大器设计 (25)一、实验目的 (25)二、实验准备 (25)三、差分放大器的设计方法 (25)四、电路的设计要点 (25)五、实验内容 (26)六、实验步骤 (26)七、实验原理图 (26)八、实验电路图 (27)九、实验结果 (28)1. 幅频特性曲线 (28)2. 不同MOS管宽长比和电阻对应放大倍数 (29)3. 结果分析 (30)十、遇到的问题与解决方法 (31)十一、实验总结与感受 (31)实验一：共源极放大器性能分析一、实验目的1.掌握synopsys软件启动和电路原理图（schematic）设计输入方法；2.掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真；3.输入共源级放大器电路并对其进行DC、AC分析，绘制曲线；4.深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响。
集成电路实验报告
实验一EDA软件实验实验性质：验证性实验级别：必做开课单位：信息与通信工程学院信息对抗专业学时：4学时一、实验目的：1、了解Quartus II软件的功能。
2、初步掌握Quartus II的VHDL输入方法。
3、掌握Quartus II的原理图文件输入和元件库的调用方法。
4、掌握Quartus II软件元件的生成方法和调用方法。
5、掌握Quartus II编译、功能仿真和时序仿真。
6、掌握Quartus II原理图设计、管脚分配、综合与实现、数据流下载方法。
7、了解所编电路器件资源的消耗情况。
二、实验器材：计算机、Quartus II软件与Modelsim三、实验内容：1、本实验以8位二进制加法器为例，在Quartus II软件平台上完成设计电路的VHDL文本输入，编辑，编译，仿真，关键分配和编程下载等操作。
下载芯片选择Altera公司的FLEX10K系列的EPF10K10LC84-3器件。
2、用步骤1所设计的8位二进制加法器的VHDL文件生成一个adder8的元件，在Quartus II软件原理图设计平台上完成adder8元件的调用，用原理图的方法设计一个8位二进制加法器，实现编译，仿真，管脚分配和编程下载等操作。
五、实验结果截图实验二 组合逻辑电路的VHDL 语言实现实验性质：验证性 实验级别：必做 开课单位：信息与通信工程学院信息对抗专业 学时：2学时 一、实验目的：1、掌握VHDL 语言设计基本单元及其构成2、掌握用VHDL 语言设计基本的组合逻辑电路的方法。
3、掌握VHDL 语言的主要描述语句。
二、实验器材：计算机、Quartus II 软件与Modelsim 三、实验内容：1、用VHDL语言实现带使能端的3-8译码器的设计并实现功能仿真。
2、用VHDL语言实现优先编码器的设计并实现功能仿真。
3、用VHDL语言实现四选一选择器的设计并实现功能仿真。
四、实验步骤及实验结果截图（一）、用VHDL语言实现带使能端的3-8译码器的设计并实现功能仿真。
集成电路设计实习报告
一、实习背景随着科技的飞速发展，集成电路（IC）已成为现代社会的基础技术之一，广泛应用于电子、通信、计算机、汽车、医疗等多个领域。
为了更好地将理论知识与实践相结合，提升自身的专业技能，我于2023年在某知名集成电路设计公司进行了为期一个月的实习。
二、实习目的1. 了解集成电路设计的基本流程和设计方法；2. 掌握常用的集成电路设计工具和软件；3. 提高团队合作和沟通能力；4. 为今后从事集成电路设计相关工作打下基础。
三、实习内容1. 实习单位简介实习单位为一家专注于集成电路设计、研发、生产的高新技术企业，拥有完善的研发团队和先进的生产设备。
公司主要产品包括模拟集成电路、数字集成电路等，广泛应用于消费电子、通信、工业控制等领域。
2. 实习岗位及工作内容实习岗位为集成电路设计工程师，主要工作内容包括：（1）参与公司项目的需求分析和方案设计，与团队成员共同制定设计目标和任务；（2）根据设计要求，运用集成电路设计工具进行电路设计和仿真；（3）对设计结果进行验证和优化，确保电路性能满足要求；（4）编写设计文档，与团队成员进行技术交流和协作。
3. 实习过程（1）项目需求分析及方案设计在实习期间，我参与了公司一个通信领域的集成电路设计项目。
首先，我仔细阅读了项目需求文档，了解了项目背景、目标和应用场景。
然后，与团队成员共同讨论，提出了初步的设计方案，包括电路结构、功能模块、性能指标等。
（2）电路设计及仿真根据设计方案，我运用Cadence软件进行了电路设计。
在设计过程中，我遵循了良好的设计规范，确保电路的可靠性和可维护性。
设计完成后，我对电路进行了仿真，验证了电路性能是否满足要求。
（3）设计验证与优化在仿真过程中，我发现电路存在一些问题，如功耗过大、信号完整性不足等。
针对这些问题，我对电路进行了优化，调整了电路参数和结构，使电路性能得到提升。
（4）设计文档编写及团队协作在完成电路设计后，我编写了详细的设计文档，包括电路原理图、仿真波形、设计报告等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计基础实验报告专业：电子信息工程班级：姓名：学号：电子与信息工程学院实验一Tanner 软件的安装和使用一、实验目的1．掌握Tanner 的安装过程。
2．了解Tanner 软件的组成及使用。
3．掌握使用S-Edit 和T-Spice 对nMOS 管的I-V 特性仿真的方法。
二、实验仪器计算机一台。
三、实验内容1.1 tanner的安装Tanner 软件的安装是比较简单的，主要分为安装和安装license 两部分。
第一步，双击安装文件夹…\Tanner L-EDIT 11.1 下的setup.exe 文件，得到安装向导，按默认选项，依次点击“下一步”，直至安装完成。
第二步，将….\Tanner L-EDIT 11.1\crack 文件夹下的所有文件复制到安装目录utilities 下，然后双击运行其中的crack.bat 文件安装license，得到相应的界面，然后点击“instance”，安装成功之后点击“exit”。
至此，tanner 就安装成功了。
在桌面上就会看到快捷方式，分别对应tanner pro 软件的五个功能模块。
1.2 nMOS管I-V特性（1）打开S-Edit 程序。
（2）另存新文件。
（3）环境设置。
（4）编辑模块。
(5) 浏览元件库。
（6）从元件库引用模块。
（7）编辑电路。
（8）加入联机。
（9）加入输入端口与输。
（10）模块重命名出端口。
（11）加入工作电源。
(12) 加入输入信号。
(13) 编辑Source_v_dc 对象。
(14) 输出成SPICE 文件。
(15) 加载包含文件。
(16) 分析设定。
(17) 输出设定。
(18) 进行仿真。
（19）观看结果。
四、实验结果1.最终绘制出的电路图如下：2.经过设定，最终完成的网表如下：3.仿真结果曲线如下：上图为N型MOS管的IV特性曲线，输入为栅源电压，单位为V；输出为漏电流，单位为mA。
输入从0到5V线性扫描，得到上图曲线。
五、思考题1.此时M1的工作状态为饱和区，漏电流的表达式为：2.分别采用另外两种不同的器件模型ml1_typ.md和ml5_20.md进行了仿真，仿真结果中漏电流的变化趋势基本相同，但是数值有所差异。
原因分析：模型文件中包括电容电阻系数等数据，模型不同，相应数据也就不同，计算结果数值当然会有差异。
3.改变M1的宽长比后，同样，变化趋势基本相同，但是数值有所差异，且输出与宽长比的数值呈现正比例关系。
原因分析：漏电流的表达式中含有W/L，及宽长比，所以宽长比的变化必然会引起漏电流输出的变化。
实验二单级放大器性能仿真一、实验目的1、掌握电阻负载、带源极负反馈的共源级的性能仿真方法。
2、掌握源跟随器、共源共栅级的性能仿真方法。
二、实验内容及相应结果2．1 电阻负载的共源级（1）画电路图。
（2）加入电源电压和输入电压，其中电源电压为3V（将电源电压名为vvdd），输入电压为1V（将输入电压改为vvin），电阻值为1K欧，晶体管的栅宽为100u，栅长为1u。
画完的电路图如下：（3）生成spice文件，并且加入include命令、DC transfer sweep命令（vvin从0到3V扫描，步长为0.02）、输出直流电压vout命令。
（4）仿真，结果如下：图中横轴为栅源电压，纵轴为漏源电压，单位都是V。
输入从0到3V进行步长为0.02V的扫描，得到上图曲线。
2.2 带源级负反馈的共源级（1）画电路图。
（2）加入电源电压和输入电压，其中电源电压为3V（将电源电压名为vvdd），输入电压为1V（将输入电压改为vvin），负载电阻值为1K欧，源级电阻为50欧，晶体管的栅宽为100u，栅长为2u。
画完的电路图如下：（3）生成spice文件，并且加入include命令、DC transfer sweep命令（vvin从0到3V扫描，步长为0.02）、输出直流电压vout命令。
（4）仿真，结果如下：图中，横轴为栅端电压，纵轴为漏端电压，单位都是V。
输入从0到3V进行步长为0.02V的扫描，得到上图曲线。
2.3 源跟随器（1）画电路图。
（2）加入电源电压和输入电压，其中电源电压为3V（将电源电压名为vvdd），输入电压为1V（将输入电压改为vvin），源级电阻为5000欧，晶体管的栅宽为22u，栅长为2u。
画完的电路图如下：（3）生成spice文件，并且加入include命令、DC transfer sweep命令（vvin从0到3V扫描，步长为0.02）、输出直流电压vout和vin命令。
（4）仿真，结果如下：图中，栅端为输入端，源端为输出端，上端的线为输入电压的变化，下方的曲线为输出电压的变化趋势，可以看出，输出电压在跟随着输入电压而变化，这体现了源跟随器的特性。
2.4 共源共栅级（1）画电路图。
其中电压源名称改为vb，电压值改为2.5V。
（2）加入电源电压和输入电压，其中电源电压为3V（将电源电压名为vvdd），输入电压为1V（将输入电压改为vvin），负载电阻为5000欧，共源管的栅宽长比为100/1u，共栅管的栅宽长比为20/1u。
画完的电路图如下：（3）生成spice文件，并且加入include命令、DC transfer sweep命令（vvin从0到3V扫描，步长为0.02）、输出直流电压vout和共源管的漏端电压（即网表中的N1点）命令，结果如下：（4）仿真，结果如下：图中，上方的曲线为输出电压，下方的曲线为共源管的漏端电压，即网表中的N2点。
（5）修改网表文件，将直流扫描电压源由vvin改为vvdd，然后输出N1节点的电压，仿真结果如下：此曲线为vvdd从0到3V进行扫描时N1点（我所做图中的N2点）电压的变化情况。
三、思考题1.图2.8中函数比2.4中的最低值要低，而且2.8中的函数下滑段是比2.4时间长的，水平段同样比2.4长。
原因分析：图2.8中加入了源级电阻并且宽长比减小，作为以电阻为负载的共源级，当其他参数为常数的时候，通过减小W/L都可以提高Av的幅值。
较大的器件尺寸会导致较大的器件电容，较高的Vrd会限制最大电压摆幅。
2.当电阻值改为1k时，源极输出电压跟随输入的速度减慢，体现了跟随能力的降低。
原因分析：当其他参数不变的时候，源极电阻的增大时会使输出节点的时间常数更大。
3.N1节点处的电压随着vvdd的增加不断增加，但是增加的幅度开始阶段比较缓慢，后期增加迅速，这是因为后期的时候，vvdd的电压基本上等于节点处的电压，而初期阶段还受到其他参数的影响，从而使节点处的电压与vvdd成正比，但是后来由于MOS管的影响成二次幂形式。
实验三差动放大器性能仿真一、实验目的1、复习基本差动对的电路结构、特点及工作原理。
2、学会使用tanner软件对差动放大器的基本性能进行仿真。
二、实验内容及相应结果（1）画电路图。
图中的电阻阻值均为5K欧。
Mos管的宽长比采用默认值。
恒流源为source_i_dc，名字改为Iss，电流值为500uA。
（2）加入输入电压源，输入电压源为正弦电压源（即source_v_sine），in1输入端电压源名字改为vin1，in2输入端电压源名字改为vin2，两者振幅（amp）为默认值0.5，频率改为100，vin1的相位为0，vin2的相位（phase）改为180，其他所有参数均为0。
vin1和vin2的下端共同连接一个直流电压源（即source_v_dc），名称改为vdc，电压值为1.5V。
电源电压仍为3V。
画完的电路图如下：（3）生成spice文件，并且加入include命令、瞬态扫描命令（扫描时间为0.1秒，步长为0.001）、输出差动输入in1和in2及差动输出out1和out2，最终输出网表如下：（4）仿真，结果如下：此图为差动放大器的差动输入电压曲线和相应的输出电压曲线，幅度小的为输入，幅度大的为输出。
将各个曲线展开得到下图，这样可以更清楚地比较输入和输出曲线。
图中，第一条和第三条曲线为输入差动信号，第二条和第四条曲线为输出差动信号。
（5）将网表文件中的vdc电压值改为0.5V，将vin1和vin2的振幅改为1.5V，然后再进行仿真，得到的结果如下：从此图可看出：输出电压产生了失真。
（6）输入输出特性分析。
将vdc的电压值改为0.5V，vin1和vin2的频率值由100改为0，然后对vin1进行直流电源线性扫描（扫描范围从-3V到3V，步长为0.02），输出电压为v（out1，out2）（即输出中选Voltage，节点为out1，参考点为out2），网表文件如下：仿真后的结果如下：三、思考题实验四两级运放性能仿真一、实验目的1、复习CMOS运算放大器的电路结构及工作原理。
2、学习两级运放的性能仿真方法。
二、实验内容（1）画电路图。
（2）加入电源电压，并修改电路参数。
电源电压为5V，in1和in2对地电压为直流电压1.5V和正弦波电压0.01V，并且两个正弦波电压相位相差180。
电容为相位补偿电容，值为5pF。
画完的电路图如下：（3）输出第一级放大器和第二级放大器的输出波形。
输出网表，加入include命令，“.tran/op 1m 40m method=bdf”命令和“.print tran v(N3) v(out)”（N3节点是指M2管的漏极节点即第一级放大器的输出）命令，完整的spice文件如下：（4）仿真结果如下：三、思考题实验五放大器频率特性仿真一、实验目的1、复习CMOS单级放大器和差动放大器的频率特性。
2、学习单级放大器和差动放大器的性能仿真方法。
二、实验内容及相应结果2.1 电阻负载共源级的频率特性（1）画电路图，其中电源电压为5V，电阻值为5000欧，输入电压为直流电压2.0V和交流电压（即source_v_ac器件，振幅（mag）为0.1V，vdc为0.5V），MOS管的栅宽/长为100/10u。
画完的电路图如下：（2）输出网表文件，然后加入include命令，交流频率扫描“.ac dec 5 10meg 10G”（dec表示以10为底的对数频率扫描，5表示每个频率的十进数间包括5个点，10meg 10G表示扫描频率从10MHz 到10GHz），输出命令“.print ac vm(out)”（vm表示输出电压的幅度），完整网表：（3）仿真结果如下：图中，横轴为输入电压频率，纵轴为输出电压幅度，显示了电阻负载共源放大器的频率特性。
信号频率不宜太低。
2.2 源跟随器的频率特性（1）画电路图，其中电源电压为3V，电阻值为5000欧，输入电压为直流电压1.0V和交流电压（即source_v_ac器件，振幅（mag）为0.1V，vdc为0.5V），MOS管的栅宽/长为100/10u。
画完的电路图如下：（2）输出网表文件，然后加入include命令，交流频率扫描“.ac dec 5 10meg 10G”，输出命令“.print ac vm(out)”，完整网表如下：（3）仿真结果如下：（4）也可以以分贝的形式输出，只需将输出语句改为“.print acvdb(out)”即可。