计算机组成原理第五章第7讲RISCCPU汇编
陕西师范大学_计算机组成原理_课件ppt_白中英第5版_chp5
指令存储器
数据存储器
5.2.3 LAD指令执行过程详解
◊ 取指令过程与MOV指令相同 ◊ 下面讲解执行指令过程
∙43/210∙ 陕西师范大学 计算机科学学院
∙44/210 ∙ , 陕西师范大学 计算机科学学院 ③ ④ ⑤ ⑥ ① 从 指令寄存器中的操作码（ CPU 程序计数器 程序计数器内容加 102 识别出是 号地址读出的 PC LAD 中的值为 指令，至此，取指周期即告结束。 1LAD ，变成 102 指令通过指令总线 OP 103 （八进制）； ）被译码； ，为取下一条指令做好准备； IBUS 装入指令寄存器 IR； ② PC 的内容被放到指令地址总线 ABUS(I) 上,对指存进行译码 并启动读命令；
5.2.2 MOV指令执行过程详解-执行指令 ◊ 执行指令过程详解
∙40/210∙ 陕西师范大学 计算机科学学院
5.6 MOV指令执行过程详解-取指令
10
目标 源
① ③ ⑤ OC 送出控制信号，打开 OC）送出控制信号到通用寄存器，选择 DR ALU 中的数据 输出三态门，将 10 打入到目标寄存器 ALU输出送到数据总线 R1 R0 （ ， 10 R0 ）作源寄存器，选择 的内容由 DBUS 00 上。注意， 变为10。 R0 ② 操作控制器（ ④ OC送出控制信号，将 送出控制信号到 送出控制信号，将 ALU DBUS ，指定 上的数据打入到数据缓冲寄存器 ALU 做传送操作； DR （10 ）； ∙41/210∙ 陕西师范大学 计算机科学学院 任何时候 至此， 作目标寄存器； MOV DBUS 指令执行结束。 上只能有一个数据。
∙32/210∙ 陕西师范大学 计算机科学学院
Eg.
第05章 指令系统
计算机组成原理
第五章 指令系统
2013年7月10日星期三
9
5.2 指令格式 — 操作码扩展举例
2. 操作码扩展技术 • 操作码扩展举例：
– ① ② ③ ④ –
15
OP
12
11
A1
8
7
A2
4 3
A3
0
若3地址指令15条，2地址指令15条，1地址指令15条， 0地址指令16条，共61条指令如何编码？ 15条3地址指令：OP = 0000 ~ 1110 15条2地址指令：OP = 1111把操作码扩充到A1字段 1111 0000 ~ 1111 1110 15条1地址指令：OP = 1111、 A1 = 1111把操作码 扩充到A2字段 1111 1111 0000 ~ 1111 1111 1110 16条0地址指令： 1111 1111 1111 0000 ~ 1111 1111 1111 1111 若3地址指令15条，2地址指令14条，1地址指令31条， 0地址指令16条，共76条指令如何编码？
64位双字数据地址：
•
边界按以上规则对齐理
第五章 指令系统
2013年7月10日星期三
15
5.4 寻址方式（编址方式） 1. 寻址方式概述 • 操作数的位置：
– 寄存器、存储器、IO端口、指令中
•
寻址方式（编址方式）
– 确定本条指令操作数的地址或下条指令地址 的方法。 – 不同的计算机有不同的寻址方式
操作码 … A 存储器 …
•
例：直接与间接寻址 确定下条指令的地址
JMP 0400 ;PC = 0400 JMP [0400] ;PC = 0500 JMP BX ;PC = 0600 ([0400] = 0500)
计算机组成原理习题 第五章
第五章一．填空题1.控制器由于设计方法的不同可分为型、型和型控制器。
2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。
3.微程序控制的计算机中的控制存储器CM是用来存放的。
4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。
5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。
6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。
7.指令周期是，最基本的指令周期包括和。
8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。
9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。
10.中断判优可通过和实现，前者速度更快。
11.中断服务程序的入口地址可通过和寻找。
12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。
13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。
14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。
15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。
16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为µs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为µs。
若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。
17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。
如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为µs。
计算机组成原理第6版(白中英)第5章中央处理器
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
riscv 汇编指令
riscv 汇编指令RISC-V是一种开放的指令集架构（ISA），被广泛应用于各种处理器的设计与实现中。
RISC-V指令集相对于其他指令集而言更加简洁、灵活，便于对其进行教学和应用。
在本文中，将介绍一些RISC-V汇编指令的相关内容，以供参考。
1. 基本指令在RISC-V指令集中，基本指令用于对数据进行操作、存储和加载等。
其中一些常见的基本指令有：ADD、SUB、AND、OR、XOR、SLT等。
这些指令用于执行加、减、逻辑与、逻辑或、异或和比较等操作。
以下是ADD指令的示例：```add a0, a1, a2 // 将a1和a2的值相加，并将结果存储在a0中```2. 分支指令分支指令用于实现条件跳转的功能。
RISC-V中的分支指令有BEQ、BNE、BLT、BGE等。
这些指令用于根据条件跳转到不同的代码块。
以下是一个BEQ指令的示例：```beq a0, a1, label1 // 如果a0和a1的值相等，则跳转到label1处执行```3. 存储和加载指令存储和加载指令用于读取和写入内存中的数据。
RISC-V中的存储和加载指令有SW、LW、SB、LB等。
这些指令用于将数据从寄存器加载到内存中，或将数据从内存中存储到寄存器中。
以下是一个LW指令的示例：```lw a0, 0(a1) // 从地址a1偏移0的位置加载数据，并将结果存储在a0中```4. 控制指令控制指令用于实现循环和函数调用等功能。
RISC-V中的控制指令有JAL、JALR、RET等。
这些指令用于实现跳转到指定地址执行代码，或从函数中返回。
以下是一个JAL指令的示例：```jal label1 // 跳转到label1所在的地址执行代码，并将下一条指令的地址存储在ra寄存器中```5. 特权指令特权指令用于进行特权级别的操作，例如中断处理和访问特权级寄存器等。
RISC-V中的特权指令有ECALL、MRET等。
这些指令用于触发系统调用、返回到机器模式，并访问特权级寄存器。
《计算机组成原理》5-指令系统
◆ CPU中设置程序计数器（PC）对指令的顺序号进行计 数。PC开始时存 放程序的首地址，每执行一条指令，PC 加”1”，指出下条指令的地址， 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字（地址32）▲
32
双字
36
边界未对准
地址（十进制）
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例： 12345678H如何存储？ 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
第7章流水线结构RISC CPU设计
（7-4）
7.3流水线的性能评价
7.3.1 流水线的性能指标
2．CPU性能公式
总时钟周期数 CPU时间 时钟频率
（7-5）
总时钟周期数 CPI （7-6） IC
CPU时间
(CPI
i 1
n
CPI IC （7-7） 总CPU时间 时钟频率
（7-8）
i
ICi )
时钟频率
CPI
7.1.2流水线CPU的时空图
空间S
I 1 I 2I 3I 4I 5 I 6 I 7 I 8I 9 I 10
空间S
WB EX ID IF
I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 I1 I2 I3 I4 I5 1 2 3 4 5 6 7 8 时间T
Reg
图7-10 例7-4的流水线状态图
ALU
7.2 流水线中的主要问题及处理 CC1 CC2 CC3 CC4 CC5
时钟周期
CC6
ALU
程 序 Reg 执 LW R1,0(R2) IM 7.2.3 数据竞争的处理技术 行 序 列 SUB R4,R1,R5 IM
ALU
DM
Reg
Reg
气泡
DM
AND R6,R1,R7
Reg
ALU
程 序 Reg 执 ADD R1,R2,R3 IM 行 序 列 7.2.3 数据竞争的处理技术 SUB R4,R1,R5 IM
ALU
7.2 流水线中的主要问题及处理
DM Reg DM
时钟周期
CC1
CC2
CC3
CC4
CC5
CC6
白中英计算机组成原理第5章_中央处理机资料
2020年6月1日星期一
11
数据通路的建立
写入 读出 运算 类型
写入 读出Байду номын сангаас
写入 读出
锁存
锁存
2020年6月1日星期一
写入 读出
增量 写入 读出
写入 读出
12
5.2 指令周期
5.2.1 指令周期的基本概念 5.2.2 MOV R0 , R1指令的指令周期 5.2.3 LAD R1 , 6指令的指令周期 5.2.4 ADD R1 , R2指令的指令周期 5.2.5 STO R2 , (R3)指令的指令周期 5.2.6 JMP 101指令的指令周期 5.2.7 用方框图语言表示指令周期
2. 通用寄存器 功能：暂时存放ALU运算的数据或结果。 CPU中的通用寄存器可多达16个，32个，甚至更多。
2020年6月1日星期一
8
5.1.3 CPU中的主要寄存器（2/3）
3.状态条件寄存器（PSW） 保存各种状态和条件控制信号；
进位标志(C)，溢出标志(V)，零标 志(Z)，符号标志(N)
控制程序的执行顺序；
操作控制 对指令操作码译码后产生控制信号 产生和发送各操作信号；
时间控制 维持各类操作的时序关系
控制指令、或操作的实施时间；
数据加工 由ALU完成具体的运算 对数据进行算术逻辑运算；
2020年6月1日星期一
5
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
始终存放下一条指令的地址，对应于指令Cache的访问；
其内容变化分两种情况
顺序执行： PC+1PC 转移执行： (指令OPR)PC
6.指令寄存器（IR）
计数功能 寄存功能
计算机组成原理第七章课后部分答案
什么叫机器指令什么叫指令系统为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
什么叫寻址方式为什么要学习寻址方式寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
什么是指令字长、机器字长和存储字长指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……，A1,A2,A3:8条三地址指令0111，1000，0000，……，……，A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……，A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
riscv汇编指令
riscv汇编指令RISC-V（Reduced Instruction Set Computing-V）是一种基于精简指令集计算的开源指令集架构。
它的指令集被设计成简单且易于实现，并且具有高度的可扩展性和可配置性。
以下是一些常见的RISC-V汇编指令：1. 加载和存储指令：- `lw`：从内存中加载字（32位）到寄存器- `lh`：从内存中加载半字（16位）到寄存器- `lhu`：从内存中无符号加载半字（16位）到寄存器- `lb`：从内存中加载字节（8位）到寄存器- `lbu`：从内存中无符号加载字节（8位）到寄存器- `sw`：将字（32位）存储到内存中- `sh`：将半字（16位）存储到内存中- `sb`：将字节（8位）存储到内存中2. 算术和逻辑指令：- `add`：将两个寄存器的值相加- `sub`：将第二个寄存器的值从第一个寄存器的值中减- `mul`：将两个寄存器的值相乘- `div`：将第一个寄存器的值除以第二个寄存器的值- `and`：将两个寄存器的值进行逻辑与操作- `or`：将两个寄存器的值进行逻辑或操作- `xor`：将两个寄存器的值进行逻辑异或操作3. 分支和跳转指令：- `beq`：如果两个寄存器的值相等，则跳转到指定地址- `bne`：如果两个寄存器的值不相等，则跳转到指定地址- `blt`：如果第一个寄存器的值小于第二个寄存器的值，则跳转到指定地址- `bge`：如果第一个寄存器的值大于等于第二个寄存器的值，则跳转到指定地址- `jal`：无条件跳转到指定地址，并将下一条指令的地址保存到寄存器中4. 控制指令：- `nop`：无操作，用于合并指令流（通常可用作空指令或延迟槽填充）- `li`：将立即数加载到寄存器- `jr`：无条件跳转到寄存器指定的地址- `jalr`：无条件跳转到寄存器指定的地址，并将返回地址保存到指定寄存器中以上仅列举了一小部分常见的RISC-V汇编指令，具体指令集的详细信息可以参考RISC-V官方文档。
risc-v汇编
risc-v汇编
RISC-V是一种现代、免费、开放采用基于RISC架构的32位/64位微处理器指令集架构。
它是一种易于设计，体积小而丰富的应用指令集，可被开发者和硬件制造商用于嵌入
式系统，服务器，云计算等各种应用场景。
以下是RISC-V的汇编字段:
允许访问地址（A）：允许用于访问内存和硬件地址的指令。
整数操作（I）：执行逻辑判断以及算术运算的指令集。
浮点操作（F）：执行浮点数算术，如计算对数函数诸如此类，以及执行数学和统计
操作的指令集。
跳转/分支（B）：执行流程控制和条件分支的指令集。
系统调用（S）：用于执行系统调用，如访问线程处理器或访问系统编号表的指令集。
RISC-V的汇编语言由三个部分组成：一种是实用的指令集（RISC-V Utility），用于实现RISC-V架构，另一种是操作系统定义指令（RISC-V OS），用于实现操作系统功能，最后一种是应用定义指令（RISC-V App），用于实现特定应用程序的功能。
RISC-V支持大量的成型软件，如C++编译器、操作系统内核和开发工具，以及可执行的脚本，如Perl，Tcl，Python等。
RISC-V指令集提供了多种支持功能，并拥有灵活的体系结构，支持用于开发和调试RISC-V处理器的工具，如仿真器、调试器以及硬件设计工具等。
此外，它还可用于设计多种嵌入式设备，如智能家居设备、穿戴式设备和汽车系统等，提供全面的系统级平台。
计算机组成原理第五章(白中英版)PPT课件
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
计算机组成原理知识点总结
计算机组成原理白中英复习第一章计算机系统概论电子数字计算机的分类P1通用计算机超级计算机、大型机、服务器、工作站、微型机和单片机和专用计算机;计算机的性能指标P5数字计算机的五大部件及各自主要功能P6五大部件：存储器、运算器、控制器、输入设备、输出设备;存储器主要功能：保存原始数据和解题步骤;运算器主要功能：进行算术、逻辑运算;控制器主要功能：从内存中取出解题步骤程序分析,执行操作;输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式;输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式;计算机软件P11系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类P65按存储介质分类：易失性：半导体存储器非易失性：磁表面存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关随机访问：随机存储器RAM——在程序的执行过程中可读可写只读存储器ROM——在程序的执行过程中只读存取时间与物理地址有关串行访问：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM——静态RAM、动态RAM只读存储器ROM——MROM、PROM、EPROM、EEPROMFlash Memory高速缓冲存储器Cache辅助存储器——磁盘、磁带、光盘存储器的分级P66存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器cache、主存储器、外存储器;主存储器的技术指标P67存储容量：存储单元个数M×每单元位数N存取时间：从启动读写操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间 ,时间单位为ns;存储器带宽：单位时间里存储器所存取的信息量,位/秒、字节/每秒,是衡量数据传输速率的重要技术指标;SRAM存储器P67基本存储元：用一个锁存器触发器作为存储元;基本的静态存储元阵列P68双译码方式P68读周期、写周期、存取周期P70DRAM存储器P70基本存储元：由一个MOS晶体管和电容器组成的记忆电路;存储原理：所存储的信息1或0由电容器上的电荷量来体现充满电荷：1；没有电荷：0;一个DRAM存储元的写、读、刷新操作P71DRAM的刷新：集中式刷新和分散式刷新P73存储器容量的扩充P73位扩展——增加存储字长P73字扩展——增加存储字的数量P73字、位扩展P74例题P73只读存储器ROM P80掩模ROM、PROM、EPROM、EEPROM、Flash 存储器P80-86并行存储器P86双端口存储器：指同一个存储器具有两组相互独立的读写控制线路;多模块交叉存储器：连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的;对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽; cache基本原理P92避免 CPU“空等”现象CPU 和主存DRAM的速度差异程序访问的局部性原理cache由高速的SRAM组成cache的基本原理P93命中、未命中、命中率P93例题P94cache与主存的地址映射P94全相联映像：主存中的任一块可以映象到缓存中的任一块;直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块对应;组相联映像：某一主存块 j 按模 u 映射到缓存的第i 组中的任一块;替换算法P98先进先出算法FIFO：把一组中最先调入cache的块替换出去,不需要随时记录各个块的使用情况,所以实现容易,开销小;近期最少使用算法LRU：将近期内长久未被访问过的行块换出;每行设置一个计数器,cache每命中一次,命中行计数器清零,其它各行计数器增1;当需要替换时,比较各特定行的计数值,将计数值最大的行换出;最不经常使用LFU：被访问的行计数器增加1,换值小的行,不能反映近期cache的访问情况;随机替换：从特定的行位置中随机地选取一行换出; cache的写操作策略P99写回法、全写法、写一次法P99-100第四章指令系统指令系统P103程序、高级语言、机器语言、指令、指令系统、复杂指令系统计算机CISC、精简指令系统计算机RISCP103指令格式P105操作码：指令操作性质的二进制数代码地址码：指令中的地址码用来指出该指令的源操作数地址一个或两个、结果地址及下一条指令的地址;三地址指令、二地址指令、一地址指令、零地址指令；三种二地址指令SS、RR、RSP106指令字长度、机器字长P107例题P110操作数类型P110地址数据、数值数据、字符数据、逻辑数据寻址方式P112确定本条指令的操作数地址,下一条欲执行指令的指令地址指令寻址顺序寻址——PC+1跳跃寻址——转移类指令数据寻址P112-116立即寻址——形式地址就是操作数直接寻址——有效地址由形式地址直接给出隐含寻址——操作数地址隐含在操作码中间接寻址——有效地址由形式地址间接提供寄存器寻址——有效地址即为寄存器编号寄存器间接寻址——有效地址在寄存器中基址寻址——有效地址=形式地址+基地址变址寻址——有效地址=形式地址+变址寄存器的内容相对寻址——有效地址=PC的内容+形式地址堆栈寻址——栈顶指针段寻址例题P118指令的分类119数据处理、数据存储、数据传送、程序控制RISC技术P121RISC——精简指令系统计算机CISC——复杂指令系统计算机RISC指令系统的特点P121第五章中央处理器CPU的功能P127指令控制、操作控制、时间控制、数据加工CPU的基本组成P127控制器、运算器、cacheCPU中的主要寄存器P128数据缓冲寄存器DR、指令寄存器IR、程序计数器PC、数据地址寄存器AR、通用寄存器、状态字寄存器PSW操作控制器的分类P130时序逻辑型：硬布线控制器存储逻辑型：微程序控制器指令周期P131取出并执行一条指令所需的全部时间;指令周期、机器周期、时钟周期P131一个指令周期含若干个机器周期一个机器周期包含若干个时钟周期取指周期数据流P132执行周期数据流P133—138时序信号的作用和体制P141时序信号的基本体制是电位—脉冲制;数据加在触发器的电位输入端D ,打入数据的控制信号加在触发器的时钟脉冲输入端 CP;电位高低表示数据是1还是0,要求打入数据的控制信号来之前电位信号必须已稳定;节拍电位、节拍脉冲P142控制器的控制方式P144同步控制方式：即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲;异步控制方式：不受统一的时钟周期节拍的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式;联合控制方式：同步控制和异步控制相结合的方式,大部分指令在固定的周期内完成,少数难以确定的操作采用异步方式;微程序控制原理P145微程序控制是指运行一个微程序来实现一条机器指令的功能;微程序控制的基本思想：仿照计算机的解题程序,把微操作控制信号编制成通常所说的“微指令”,再把这些微指令按时序先后排列成微程序,将其存放在一个只读存储器里,当计算机执行指令时,一条条地读出这些微指令,从而产生相应的操作控制信号,控制相应的部件执行规定的操作;微程序、微指令、微命令、微操作P145机器指令与微指令的关系P150微命令的编码方法P151直接表示法：微指令的每一位代表一个微命令,不需要译码;编码表示法：把一组相斥性的微命令信号组成一个小组即一个字段,然后通过小组字段译码器对每一个微命令信号进行译码,译码输出作为操作控制信号;混合表示法：把直接表示法与字段编码表示法混合使用,以便能综合考虑微指令字长、灵活性、速度等方面的要求;微指令格式P153水平型微指令：是指一次能定义并能并行执行多个微命令的微指令;垂直型微指令：微指令中设置微操作码字段,采用微操作码编译法,由微操作码规定微指令的功能,称为垂直型微指令;垂直型微指令的结构类似于机器指令的结构;硬连线控制器P155基本思想：通过逻辑电路直接连线而产生的,又称为组合逻辑控制方式;这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络;三个输入：来自指令操作码译码器的输出；来自执行部件的反馈信息；来自时序产生器的时序信号,包括节拍电位信号M和节拍脉冲信号T;一个输出：微操作控制信号硬布线控制器的基本原理：某一微操作控制信号C用一个逻辑函数来表达;并行处理技术P161并行性的概念：问题中具有可以同时进行运算或操作的特性;时间并行：让多个处理过程在时间上相互错开,轮流使用同一套硬件设备的各个部件,以加快硬件周转而赢得速度,实现方式就是采用流水处理部件;空间并行：以数量取胜;它能真正的体现同时性时间+空间并行：综合应用;Pentium中采用了超标量流水线技术;流水线的分类P163指令流水线：指指令步骤的并行;将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段;算术流水线：指运算操作步骤的并行;如流水加法器、流水乘法器、流水除法器等;处理机流水线：是指程序步骤的并行;由一串级联的处理机构成流水线的各个过程段,每台处理机负责某一特定的任务;流水线中的主要问题P164资源相关：指多条指令进入流水线后在同一机器时钟周期内争用一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕后,才能执行后一条指令;解决数据相关冲突的办法：为了解决数据相关冲突,流水CPU的运算器中特意设置若干运算结果缓冲寄存器,暂时保留运算结果,以便于后继指令直接使用,称为“向前”或定向传送技术;控制相关：由转移指令引起的;解决控制相关冲突的办法：延迟转移法、转移预测法;例题P165第六章总线系统总线的概念P184总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路;总线的分类P184内部总线——CPU内部连接各寄存器及运算部件之间的总线;系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线;按系统传输信息的不同,又可分为三类：数据总线,地址总线和控制总线;I/O总线——中、低速I/O设备之间互相连接的总线;总线性能指标P185总线宽度：指数据总线的根数;寻址能力：取决于地址总线的根数;PCI总线的地址总线为32位,寻址能力达4GB;传输率：也称为总线带宽,是衡量总线性能的重要指标;例题P193总线上信息传送方式P190串行传送：使用一条传输线,采用脉冲传送有脉冲为1,无脉冲为0;连续几个无脉冲的处理方法：位时间;并行传送：每一数据位需要一条传输线,一般采用电位传送电位高为1,电位低为0;分时传送：总线复用、共享总线的部件分时使用总线;总线接口P192I/O接口,也叫适配器,和CPU数据的交换一定是并行的方式,和外设数据的交换可以是并行的,也可以是串行的;总线的仲裁P193集中式仲裁：有统一的总线仲裁器;链式查询方式、计数器定时查询方式、独立请求方式P193—195分布式仲裁：不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁器和仲裁号;P195总线的定时P196同步定时：事件出现在总线上的时刻由总线时钟信号来确定;异步定时：后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上;PCI总线P200PCI：外围设备互连,PCI总线：连接各种高速的PCI设备;PCI是一个与处理器无关的高速外围总线,又是至关重要的层间总线;它采用同步时序协议和集中式仲裁策略,并具有自动配置能力;PCI总线支持无限的猝发式传送;即插即用;第七章外围设备外围设备的定义和分类P209除了CPU和主存外,计算机系统的每一部分都可作为一个外围设备来看待;外围设备可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类;磁记录原理P210计算机的外存储器又称磁表面存储设备;所谓磁表面存储,是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息;磁盘存储器、磁带存储器均属于磁表面存储器;磁性材料上呈现剩磁状态的地方形成了一个磁化元或存储元,是记录一个二进制信息位的最小单位;磁表面存储器的读写原理P211在磁表面存储器中,利用一种称为磁头的装置来形成和判别磁层中的不同磁化状态;通过电-磁变换,利用磁头写线圈中的脉冲电流,可把一位二进制代码转换成载磁体存储元的不同剩磁状态；通过磁-电变换,利用磁头读出线圈,可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出;磁盘的组成和分类P213硬磁盘是指记录介质为硬质圆形盘片的磁表面存储设备; 它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成;温彻斯特磁盘简称温盘,是一种采用先进技术研制的可移动磁头固定盘片的磁盘机;它是一种密封组合式的硬磁盘,即磁头、盘片、电机等驱动部件乃至读写电路等组装成一个不可随意拆卸的整体;磁盘上信息的分布P215记录面、磁道、扇区P215磁道编号P215磁盘地址由记录面号也称磁头号、磁道号和扇区号三部分组成;磁盘存储器的技术指标P216存储密度：存储密度分道密度、位密度和面密度;道密度：沿磁盘半径方向单位长度上的磁道数,单位道/英寸;位密度：磁道单位长度上能记录的二进制代码位数,单位为位/英寸;面密度：位密度和道密度的乘积,单位为位/平方英寸;平均存储时间=寻道时间+等待时间+数据传送时间P216数据传输率P217例题P217磁盘cacheP218磁盘cache是为了弥补慢速磁盘和主存之间速度上的差异;磁盘阵列RAIDP218RAID：独立磁盘冗余阵列廉价冗余磁盘阵列,或简称磁盘阵列;简单的说, RAID 是一种把多块独立的硬盘物理硬盘按不同方式组合起来形成一个硬盘组逻辑硬盘,从而提供比单个硬盘更高的存储性能和提供数据冗余的技术;组成磁盘阵列的不同方式成为 RAID 级别;RAID 0 提高存储性能的原理是把连续的数据分散到多个磁盘上存取, 这样,系统有数据请求就可以被多个磁盘并行的执行,每个磁盘执行属于它自己的那部分数据请求;这种数据上的并行操作可以充分利用总线的带宽,显着提高磁盘整体存取性能;第八章输入输出系统外围设备的速度分级P236在CPU和外设之间数据传送时加以定时：速度极慢或简单的外设：CPU只需要接受或者发送数据即可;慢速或者中速的设备：可以采用异步定时的方式;高速外设：采用同步定时方式;I/O和主机信息交换方式P237程序查询方式、程序中断方式、直接内存访问DMA方式、通道方式程序查询方式P239数据在CPU和外围设备之间的传送完全靠计算机程序控制;当需要输入/输出时,CPU暂停执行主程序,转去执行设备输入/输出的服务程序,根据服务程序中的I/O指令进行数据传送;这是一种最简单、最经济的输入/输出方式,只需要很少的硬件;但由于外围设备动作很慢,程序进入查询循环时将浪费CPU时间;中断的概念P242中断是指CPU暂时中止现行程序,转去处理随机发生的紧急事件,处理完后自动返回原程序的功能和技术;程序中断方式的原理P242在程序中断方式中,某一外设的数据准备就绪后,它“主动”向CPU发出请求中断的信号,请求CPU暂时中断目前正在执行的程序而进行数据交换;当CPU响应这个中断时,便暂停运行主程序,并自动转移到该设备的中断服务程序;当中断服务程序结束以后,CPU又回到原来的主程序;中断处理过程中的几个问题P243CPU只有在当前一条指令执行完毕后,即转入公操作时才受理设备的中断请求;保存现场P243中断屏蔽P243中断处理过程P243单级中断和多级中断P245单级中断系统中,所有的中断源都属于同一级,所有中断源触发器排成一行,其优先次序是离CPU近的优先权高; 当响应某一中断请求时,执行该中断源的中断服务程序;在此过程中,不允许其他中断源再打断中断服务程序,既使优先权比它高的中断源也不能再打断;多级中断系统是指计算机系统中有相当多的中断源,根据各中断事件的轻重缓急程度不同而分成若干级别,每一中断级分配给一个优先权;优先权高的中断级可以打断优先权低的中断服务程序,以程序嵌套方式工作;一维多级中断是指每一级中断里只有一个中断源,二维多级中断是指每一级中断里又有多个中断源;DMA的基本概念P253直接内存访问DMA是一种完全由硬件执行I/O交换的工作方式;在这种方式中,DMA控制器从CPU完全接管对总线的控制,数据交换不经过CPU,而直接在内存和I/O设备之间进行;DMA方式一般用于高速传送成组数据;DMA方式的优点P253DMA能执行的一些操作P254从外围设备发出DMA请求；CPU响应请求,把CPU工作改成DMA操作方式,DMA控制器从CPU接管总线的控制；由DMA 控制器对内存寻址,即决定数据传送的内存单元地址及数据传送个数的计数,并执行数据传送的操作；发中断,向CPU报告DMA操作的结束;DMA传送方式P254停止CPU访问内存、周期挪用、DMA与CPU交替访内P254 DMA数据传送过程P257传送前预处理；正式传送；传送后处理;P257通道的基本概念P261通道是一个特殊功能的处理器,它有自己的指令和程序专门负责数据输入输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;这样,通道与CPU 分时使用内存,实现了CPU内部运算与I/O设备的平行工作;通道的功能P253通道具有两种类型的总线：存储总线：承担通道与内存、CPU与内存之间的数据传输任务;通道总线即I/O总线,承担外围设备与通道间的数据传送任务;从逻辑结构上讲,I/O系统一般具有四级连接：CPU与内存通道设备控制器外围设备优先级别：由于大多数I/O设备的读写信号具有实时性,不及时处理会丢失数据；所以通道与CPU同时要求访内时,通道优先权高于CPU;CPU对通道的管理P262CPU是通过执行I/O指令以及处理来自通道的中断,实现对通道的管理;来自通道的中断有两种,一种是数据传送结束中断,另一种是故障中断;通道对I/O模块的管理P262通道通过使用通道指令控制I/O模块进行数据传送操作,并以通道状态字接收I/O模块反映的外围设备的状态;通道的类型P262选择通道、数组多路通道、字节多路通道P263第九章操作系统支持虚拟存储器的概念P282虚拟存储器是借助于磁盘等辅助存储器来扩大主存容量,使之为更大或更多的程序所使用;是一个容量非常大的存储器的逻辑模型,不是任何实际的物理存储器;它指的是主存-外存层次;以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间;实地址：或物理地址,计算机物理内存的访问地址,由CPU引脚送出,是用于访问主存的地址,对应的存储空间——物理存储空间或主存空间;虚地址：或逻辑地址,在编制程序时独立编址,使用的地址,对应的存储空间——虚存空间或逻辑地址空间;虚地址到实地址的转换过程——程序的再定位;虚存的访问过程P283虚拟存储器的用户程序以虚拟地址编址并存放在辅存中；程序运行时CPU以虚地址访问主存,由辅助硬件找出虚地址和物理地址的对应关系,判断这个虚地址指示的存储单元是否已装入主存：如果在主存,CPU就直接执行已在主存的程序；如果不在,要进行辅存向主存的调度;虚存与cache的异同P283几种虚拟存储器P284段式、页式、段页式页式虚拟存储器P284页、页表：页式虚拟存储系统中,虚地址空间被分成等长大小的页,称为逻辑页；主存空间也被分成同样大小的页,称为物理页;相应地,虚地址分为两个字段：高字段为逻辑页号,低字段为页内地址偏移量；实存地址也分两个字段：高字段为物理页号,低字段为页内地址;通过页表可以把虚地址逻辑地址转换成物理地址;页式虚存地址映射：地址变换时,用逻辑页号作为页表内的偏移地址索引页表,并找到相应物理页号,用物理页号作为实存地址的高字段,再与虚地址的页内偏移量拼接,就构成完整的物理地址;虚页内容若没有调入主存,则计算机启动输入输出系统,把虚地址指示的一页内容从辅存调入主存,再提供CPU访问;转换后援缓冲器P285段式虚拟存储器P286段式虚拟存储器,是以程序的逻辑结构所形成的段如主程序、子程序、过程、表格等作为主存分配单位的虚拟存储器管理方式的存储器;每个段的大小可以不相等;每个程序都有一个段表映象表,用于存放该道程序各程序段从辅存装入主存的状况信息;段表一般驻留在主存中;段式虚存地址映射P287段页式虚拟存储器P287把程序按逻辑单位分段以后,再把每段分成固定大小的页;程序对主存的调入调出是按页面进行的,但它又可以按段实现共享和保护,兼备页式和段式的优点;虚存的替换算法P289虚拟存储器中的替换策略一般采用LRU Least Recent1y Used算法、LFU算法、FIFO算法,或将两种算法结合起来使用;例题P289。
计算机组成原理第五章(白中英版)PPT课件
CPU周期 : 又称机器周期（总线周期），CPU访问 内存所花的时间较长，因此用CPU从内存读取一条指 令字的所需的最短时间来定义
时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T
相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若20干21 T周期
2021
时序产生器 (3/4)
三、3级时序信号的关系 1、一台计算机机内的控制信号一般均由若干个周期
状态，若干个节拍电位及若干个时标脉冲这样3级 控制时序信号定时完成。 2、3级控制时序信号的宽度均成正整数倍同步关系。 周期状态之间，节拍电位之间，时标脉冲之间既 不容许有重叠交叉，又不容许有空白间隙，应该 是能一个接一个地准确连接，一个降落另一个升 起而准确切换的同步信号。
(2) 对指令进行译码，并产生相应的操作控制信号， 送往相应的部件，启动规定的动作；
(3) 指挥并控制CPU、内存与输入/输出（I/O）设 备之间数据流动的方向
• 运算器是数据加工处理部件，所进行的全部操作由 控制器发出的控制信号指挥
(1) (2)执行所有的逻辑运算，并进行逻辑测试
2021
CPU的基本模型
2021
5.1.1 CPU的功能
★ 指令控制
★ 操作控制 CPU产生每条指令所对应的操作信号，并把各种
操作信号送往相应的部件，从而控制这些部件按指令 的要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2021
5.1.2 CPU的基本组成
• 控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一条 指令在内存中的位置；
《计算机组成原理》教学大纲
《计算机组成原理》教学大纲一、课程基本信息课程中文名称：计算机组成原理课程英文名称：Principles of Computer Composition课程编码：课程类型：学科基础课总学时：64理论学时：52 实验学时：12学分：4适用专业：计算机类专业先修课程：数字逻辑开课院（部）：计算机科学与工程学院二、课程的性质与任务《计算机组成基础》是计算机类专业必修的一门学科基础课。
本课程介绍计算机系统的组成原理及内部工作机制，包括计算机各大部件的结构、工作原理、逻辑实现、设计方法及其互连构成计算机整机的技术，旨在使学生掌握计算机硬件各子系统的组成原理及实现技术，深刻理解程序在计算机硬件上被执行的过程，建立计算机系统的整体概念，对培养学生设计开发计算机系统的能力有重要作用。
为今后计算机网络、操作系统、计算机体系结构及专业方向课程的学习打好基础。
三、课程教学基本要求1、计算机组成原理课程的内容比较抽象，教学中需要结合实际例子进行讲授。
2、讲授比较复杂的过程，如指令周期的步骤，可以通过动画演示，帮助学生理解。
也可以结合实验，讲解数据通路。
3、要求学生课前预习，课后复习，尽量完成课后所有习题，帮助消化理解教学内容。
对于典型的习题，应该在习题课上详细讲解。
选讲一些综合性的考研试题，帮助学生开拓思路。
4、注重实验的教学效果，实验不能仅仅停留在做出结果，一定要让学生知其所以然，并且能初步进行一些设计。
四、理论教学内容和基本要求第一章计算机系统概论（一）讲授内容：1.1 计算机的分类1.2 计算机的发展简史1.3 计算机的硬件1.4 计算机的软件1.5 计算机系统的层次结构（二）基本要求：（1）了解计算机软硬件的概念，软件的分类；（2）理解计算机的系统层次结构，包括计算机硬件的基本组成(五大部件的构成)，以及计算机的基本工作过程；（3）掌握计算机的工作原理、硬件的主要技术指标。
（三）重点及难点：重点：计算机的工作原理、计算机的层次结构第二章运算方法和运算器（一）讲授内容：2.1 数据与文字的表示方法2.2 定点加法、减法运算2.3 定点乘法运算2.4 定点除法运算2.5 定点运算器的组成2.6 浮点运算方法和浮点运算器（二）基本要求：（1）掌握各种数制及其相互转换的方法、无符号数和有符号数的表示方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
看动画
布置作业：
P183：1，8，11，12，13 修改题目：
1.（2）保存当前正待执行的…… 2.参见图5.15的数据通路。…… 12.（1） …… ；（2）完成100个任务，加速比是多 少？；其余编号顺延 13.增加（4）求流水线的效率。
Q&A
5.7 RISC CPU
FIFO队列
FIFO队列称为历史缓冲器，每当一条指令发射 后，副本传入FIFO队列队尾 只有当前面的指令执行完毕，才到达队首， 执行完毕后，离开队列
5.7 RISC CPU
延迟转移法
可选 如果采用延迟转移选项，则转移指令后的转移 延迟时间内指令被发射 否则，指令照常发送 是一个32位的全相联Cache，用来保存转移路 径的前两条指令
RISC CPU
5.7 RISC CPU
三要素：
有限的简单指令集 大量的CPU通用寄存器 流水及优化
5.7 RISC CPU
特点
• • • • • • • • • • • （采用流水线技术） 简单而统一格式的指令译码； 大部分指令可以单周期执行 只有LOAD/STORE可以访问存储器 简单的寻址方式 采用延迟转移技术 采用LOAD延迟技术 三地址指令格式 较多的寄存器 对称的指令格式 其他。。。。（见书）
第五章小结
时序信号产生器：提供CPU周期（也称机
器周期）所需的时序信号。 操作控制器：利用这些时序信号进行定时， 有条不紊地取出一条指令并执行这条指令。 微程序控制器：利用软件方法设计操作控 制。 硬布线控制器：某一微操作控制信号是指 令操作码译码输出、时序信号和状态条件 信号的逻辑函数。
MC88110的指令流水线
超标量流水线CPU
F&D：取指和译码段需要一个时钟周期， EX：执行段，大都只需要一个时钟周期， WB：写回段，只需要时钟周期的一半 采用了直接通路（Forwarding）技术
F&D
EX
WB
指令动态调度策略
按序发射
• 取两条指令，配对发送，一个周期可以有两条指令执行完毕 • 如下图：
第一条指令由于资源相关或数据相关,则这两条指令都不 发射 若第一条指令能发射,第二条不能发射,只发射第1条指令到 EX段,第二条指令等待并新取一条指令与之配对等待发射
5.7 RISC CPU
几个问题：
怎样判断能否发射呢?
• 可以采用计分牌的方法
如何保证按序完成？
• FIFO指令队列
指令Cache（TIC）法
5.7 RISC CPU
例5 超标量流水线结构如下
5.7 RISC CPU
I1 I2 I3 I4 I5 I6
LDA R1, A ADD R2, R1 ADD R3, R4 MUL R4, R5 LDA R6, B MUL R6, R7 画出按序完成各段推进情况图
5.7 RISC CPU
RISC与CISC的对比 P177表5.4
5.7 RISC CPU
实例
MC88110
CPU结构框图（见下图）
• • • • 12个执行功能部件 3个Cache（指令，数据和目标指令） 两个寄存器堆（通用寄存器堆、扩展寄存器堆） 六条80位宽的内部总线
MC88110 CPU结构框图
如何对待控制相关（转移指令）？
• 采用延迟转移法和目标指令cache法
5.7 RISC CPU
计分牌：
计分牌是一个位向量、每一位对应寄存器堆中 的一个寄存器。 指令发射时，目的寄存器在计分牌中相应位为 1；写回后清0 判断指令可否发射的条件是：
• 该指令的所有目的寄存器、源寄存器在向量位中对 应的位都为0 • 否则，等待这些位清除
RAW WAR WAW
画出按序完成流水线时空图
5.7 RISC CPU
I6
5.7 RISC CPU
பைடு நூலகம்
第五章小结
CPU是计算机的中央处理部件，具有4项基
本功能。现代CPU构成有3部分。 CPU中的寄存器：指令寄存器、程序计数 器、地址寄存器、数据缓冲寄存器、通用 寄存器、状态条件寄存器。 指令周期：CPU从存储器取出一条指令并 执行这条指令的时间和称为指令周期。
第五章小结
并行处理技术贯穿于信息加工的各个步骤
和阶段。概括起来，主要有三种形式：① 时间并行；②空间并行；③时间并行+空间 并行。 流水CPU是以时间并行性为原理构造的处 理机，是一种非常经济而实用的并行技术。 目前的高性能微处理机几乎无一例外地使 用了流水技术。流水技术中的主要问题是 资源相关、数据相关和控制相关，为此需 要采取相应的技术对策，才能保证流水线 畅通而不断流。