半导体工艺原理--半导体工艺原理(贵州大学)

合集下载

半导体工艺原理--复习总结(贵州大学)综述

半导体工艺原理--复习总结(贵州大学)综述

1.根据扩散源的不同有三种扩散工艺:固态源扩散,液态源扩散,气态源扩散。

2.固相扩散工艺微电子工艺中的扩散,是杂质在晶体内的扩散,是固相扩散工艺。

固相扩散是通过微观粒子一系列随机跳跃来实现的,这些跳跃在整个三维方向进行,主要有三种方式:间隙式扩散替位式扩散间隙—替位式扩散3.什么是离子注入离化后的原子在强电场的加速作用下,注射进入靶材料的表层,以改变这种材料表层的物理或化学性质.注入离子在靶内受到的碰撞是随机的,所以杂质分布也是按几率分布的。

离子进入非晶层(穿入距离)的分布接近高斯分布.4.离子注入的沟道效应沟道效应当离子沿晶轴方向注入时,大部分离子将沿沟道运动,几乎不会受到原子核的散射,方向基本不变,可以走得很远。

5.减少沟道效应的措施(1)对大的离子,沿沟道轴向(110)偏离7-10o(2)用Si,Ge,F,Ar等离子注入使表面预非晶化,形成非晶层.(3)增加注入剂量(晶格损失增加,非晶层形成,沟道离子减少).(4)表面用SiO2层掩膜.6.损伤退火的目的(修复晶格,激活杂质)A.去除由注入造成的损伤,让硅晶格恢复其原有完美晶体结构B.让杂质进入电活性(electrically active)位置-替位位置。

C.恢复电子和空穴迁移率7.退火方法a.高温退火b.快速退火:激光、高强度光照、电子束退火、其他辐射.8.注入方法a直接注入离子在光刻窗口直接注入Si衬底。

射程大、杂质重时采用。

b间接注入;通过介质薄膜或光刻胶注入衬底晶体。

间接注入沾污少,可以获得精确的表面浓度。

c多次注入通过多次注入使杂质纵向分布精确可控,与高斯分布接近;也可以将不同能量、剂量的杂质多次注入到衬底硅中,使杂质分布为设计形状。

9.降低系统自掺杂方法a.降低系统自掺杂的有效方法是对石墨基座进行HCl 高温处理,处理的温度应该高于外延生长温度。

b.所谓高温处理就是用HCl 在高温下把基座上淀积的硅腐蚀掉,在腐蚀后立即在基座上包一层本征硅用来封闭基座。

半导体工艺原理---硅外延制备工艺(2013.3.25)(贵州大学)

半导体工艺原理---硅外延制备工艺(2013.3.25)(贵州大学)

不仅如此,GaAs等Ⅲ一V族、Ⅱ一Ⅵ族以及其他化 合物半导体材料的气相外延,液相外延,分子束外延,金 属有机化合物气相外延等外延技术也都得到很大的发展,
已成为绝大多数微波、光电器件等制做不可缺少的工艺技
术。 特别是分子束、金属有机气相外延技术在超薄层、超晶 格、量子阱、应变超晶格、原子级薄层外延方面成功的应 用,为半导体研究的新领域“能带工程”的开拓打下了基
列影响因素。
1.SiCl4浓度对生长速率的影响
2.温度对生长速率的影响
3.气流速度对生长速率的影响 4.衬底晶向的影响
硅气相外延生长装置原理图
反应原理:
SiCl4(气体)+2H2 (气体) Si+4HCl (气体)
同时伴随着另一个竞争反应: SiCl4 (气体) +Si SiCl2 (气体) 因此,如果四氯化硅浓度太高,将发生硅的腐蚀而不是硅 的生长。
非选择、低温腐蚀特点,所以可用它做腐蚀抛光剂。 为了控制外延层的电特性,通常使用液相或气相掺杂法。作为 N型掺杂剂的有PCl3,PH3和AsCl3,而作为P型掺杂剂的有BCl3、 BBr3和B2H6等。
硅外延生长设备
硅外延生长设备主要由四部分组成,即氢气净化系统、气体输
运及控制系统、加热设备和反应室。
础。
外延生长的特点
(1)可以在低(高)阻衬底上外延生长高(低)阻外延层。
(2)可以在P(N)型衬底上外延生长N(P)型外延层,直接形成
PN结,不存在用扩散法在单晶基片上制作PN结时的补偿 的问题。 (3)与掩膜技术结合,在指定的区域进行选择外延生长,为 集成电路和结构特殊的器件的制作创造了条件。 (4)可以在外延生长过程中根据需要改变掺杂的种类及浓度, 浓度的变化可以是陡变的,化合物且组分可变的超薄

半导体工艺原理----刻蚀工艺(2013.5.13)(贵州大学)

半导体工艺原理----刻蚀工艺(2013.5.13)(贵州大学)
⑥ 腐蚀液配方不当,腐蚀能力太强。
⑦ 掩模版透光区存在灰尘或黑斑,曝光时局部胶膜末曝光,显影时 被溶解,腐蚀后产生 针孔。
第三十九页,共41页。
针孔
① 氧化硅薄膜表面有外来颗粒,使得涂胶时胶膜与基片表面未充分 沾润,留有未覆盖的小区域,腐蚀时产生针孔。
② 光刻胶中含有固体颗粒,影响曝光效果,显影时剥落,腐蚀时产生 针孔。
但Si-N键的键结强度介于Si-O和Si- Si之间,因此,刻蚀速度
以SiO2为最快, Si3N4其次,多晶硅最慢。 如以CHF3的等离子体作为刻蚀气体, SiO2/Si的选择性在10
以上,Si3N4/Si的选择性在3-5, SiO2/ Si3N4的选择性在
2-4 。
第三十二页,共41页。
(3)多晶硅化物(Polysilicon)的刻蚀
金属,可以采用CF4、SF6、Cl2、HCl2等都可以用来 作为硅化金属的RIE的反应气体。
对多晶硅的刻蚀采用氟化物将导致等方向性的刻蚀,而 Polycide 的刻蚀必须采用各向异性,因此采用氯化物
较好,有 Si, HCL2, SiCl4等。
第三十四页,共41页。
(4)铝及铝合金的刻蚀
铝和铝合金是现在半导体制造过程中普遍采用的导体材 料,铝合金主要采用铝-硅铜合金(防止尖刺和电迁 移),来作为半导体元件的导电层材料。
性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻 蚀和等离子刻蚀两者的优点,同时兼有各向异性和选择性好的优 点。目前,RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。
第三十页,共41页。
(1)二氧化硅的刻蚀
采用的气体为C2 4F SiF4 2O SiO2 2CF2 SiF4 2CO
增加等离子体中的氧含量,将导致Si/SiO2的选择性变差。增

半导体工艺原理---硅外延制备工艺(2013.3.25)(贵州大学)

半导体工艺原理---硅外延制备工艺(2013.3.25)(贵州大学)

2、按器件位置分类 正外延:器件制作在外延层上 反外延:器件制作在衬底上,外延层只起支撑作用 3、按外延生长方法分类 直接外延:是用加热、电子轰击或外加电场等方法使生长
的材料原子获得足够能量,直接迁移沉积在衬底表面上完 成外延生长的方法,如真空淀积、溅射、升华等。但此类 方法对设备要求苛刻。薄膜的电阻率、厚度的重复性差, 因此一直未能用于硅外延生产中。
1.反应物气体混合向反应区输运 2.反应物穿过边界层向衬底表面迁移 3.反应物分子被吸附在高温衬底表面上 4.在衬底表面发生化学反应,生成生长晶体的原子和气体副产物,原子进 入晶格格点位置形成晶格点阵,实现晶体生长 5.副产物气体从表面脱附并穿过边界层向主气流中扩散 6.气体副产物和未反应的反应物,离开反应区被排出系统
SiH2Cl2在常温下是气体,使用方便并且反应温度低,是 近年来逐渐扩大使用的硅源。
SiH4也是气体,硅烷外延的特点是反应温度低,无腐蚀性 气体,可得到杂质分布陡峭的外延层,
缺点:1、要求生长系统具有良好的气密性,否则会因漏 气而产生大量的外延缺陷。
2、SiH4在高温和高浓度下易发生气相分解而生成粉末状 硅使外延无法进行。
在高温区进行外延生长时,到达硅片表面的硅原子有足够 的能量和迁移能力,可在硅片表面运动而到达晶格位置,从而 外延出单晶薄膜。温度太低或太高,都会形成多晶薄膜。温度 太高还会导致杂质的扩散加重。
在一般的工艺条件下,外延生长速率约为 1 m /min。
2、生长速率与反应剂浓度的关系
可以利用 SiH4 热分解法来进行硅的气相外延。但这种方法 虽然温度较低 ,却因 SiH4 会在气相中成核而产生较多的颗粒 , 除非使用超高真空,否则外延层的质量很差。
圆盘形基座(垂直基座)

半导体器件原理和工艺2 共89页

半导体器件原理和工艺2 共89页
W0
半导体器件
雪崩倍增和击穿
共基极
与单个PN结类似, 最大击穿电压为VCB0
共发射极
现象: VCE0小于VCB0
VCE C
B
E 半导体器件
雪崩倍增和击穿-1
IC
dc 1dc
IB
ICB0
1dc
IC
Mdc 1 Mdc
IB
ICB0
1 Mdc
M1
品质因素
Gummel图
IC,IB
IC dc IB
dc 与IC的对数 关系曲线
VEB
半导体器件
现代BJT结构
第一个集成的BJT
半导体器件
现代BJT结构-1
多晶硅发射结BJT
半导体器件
现代BJT结构-2
HBT
半导体器件
小结
理想晶体管模型 实际与理想的偏离 BJT结构
半导体器件
混合模型-3
反馈电导g
半导体器件
混合模型-4
现代高晶体管
g 0
半导体器件
完整的混合模型等效电路
半导体器件
上升过程-3
缩短开启时间的措施:
1. 尽可能减小结电容CTE和CTC 2. 提高fT, 有利于缩短td2及tr 3. 适当提高 4. 增大IB1
半导体器件
由于发射结上电压降的差异, 发射极电流趋向于集 聚到发射结边缘附近,这就是发射极电流集边效应, 又称基极电阻自偏压效应
JE (y)

JC (y)

J0
exp
qVJE ( y) kT
VJE ( y) VJE (0)
y 0
IB
(

半导体器件的制备工艺与原理解析

半导体器件的制备工艺与原理解析

半导体器件的制备工艺与原理解析半导体器件是当代电子科技中最重要的一部分,如今是电子产品中的核心部件。

从手机、电脑,到数控机床和汽车,半导体器件无处不在。

在众多的半导体器件中,最重要的是集成电路芯片,关于这些芯片的制备工艺和原理,是半导体制造中最核心的内容。

本文将系统地探讨半导体器件的制备工艺和原理解析。

1. 半导体器件的基本原理半导体器件是一种半导体材料制成的电子元器件,主要包括二极管、三极管、场效应器件、光电池、功率器件和集成电路等。

半导体是一种电阻率介于导体和绝缘体之间的材料。

在导体中,自由电子数量很多,在绝缘体中则很少。

而在半导体中,虽然自由电子较少,但只要具备条件,就可以对电子进行精确控制,从而实现特定的电学性能。

半导体器件的基本原理都与半导体材料中的电子特性有关。

(1)半导体的导电性半导体材料中自由电子与空穴的数量相等,相当于这两种载流子在半导体材料中电中性分布。

但当外部电场或光照作用于半导体材料中时,就会出现电子或空穴的不均匀分布,就形成了导电。

(2)PN结PN结是半导体中最基本的电子器件。

PN结由P区和N区组成,是由两种不同类型的半导体材料在一定工艺条件下融合而成。

在PN结中,P区富电子空穴,N区富电子,两个区域的材料交界处形成一个“结”。

当PN结正向偏压时,此时电子从N型半导体区向P型半导体区移动时,由于其能量足够,就可以跨越PN结,进入P型半导体区,使P型半导体区中的空穴流动向N型半导体区,这就是PN结导通了电流。

反向偏压时,应用电势既不增加P-N结电容的电通量,异物禁带宽度也不发生变化,反向电压也不足以使较宽的带隙内的电子加速到足以穿越禁带,而只是引发一些小电流。

(3)场效应晶体管场效应晶体管(FET)是基于半导体材料的电子器件。

与其他晶体管一样,场效应晶体管可以完成电子放大、开关和滤波等操作。

FET的工作原理是通过控制半导体材料中的载流子数量实现电流的控制。

当电压施加到FET的门极时,半导体材料中的电子数量会受到控制。

半导体工艺原理----硅的异质外延技术(2012.3.31)(贵州大学)

半导体工艺原理----硅的异质外延技术(2012.3.31)(贵州大学)

21
1、SDB
SDB(Silicon Direct Bonding)直接键合技术,是采用键 合技术形成SOI结构的核心技术之一。
将两片硅片通过表面的SiO2层键合在一起,再把背面用
腐蚀等方法减薄来获得SOI结构。
22
当两个平坦的具有亲水性表面的硅片(如被氧化的硅片)
相对放置在一起时,即使在室温下亦回自然的发生键合。
减薄到预定厚度。
23
键合(Bonded)技术优缺点:
(1)硅膜质量高
(2)氧厚度和硅膜厚度可以随意调整 (3)适合于大功率器件及MEMS技术 (4)硅膜减薄一直是制约该技术发展的重要障碍 ( 5 )键合要用两片体硅片制成一片 SOI 衬底,成本至少 是体硅的两倍
24
25
26
2、SIMOX ( 氧离子注入隔离法 )

SOI的功耗和衬底成本都比SOS低得多,SOS没有实现三维
器件结构功能。

从目前情况来看,有的SOI技术已初步走向实用化,只要能进 一步克服工艺和材料质量问题,实用化是没有问题的,某些 SOI技术可以用于三维IC的制造。
7、SOI技术的挑战
SOI材料是SOI技术的基础
SOI技术发展有赖于SOI材料的不断进步,材料是SOI技术
蓝宝石(α-Al203)和尖晶石(MgO· Al203)是良好的绝缘体,以
它们为衬底外延生长硅制做集成电路,可以消除集成电路 元器件之间的相互作用,不但能减少漏电流和寄生电容, 增强抗辐射能力和降低功耗,还可以提高集成度和实现双 层布线,是大规模、超大规模集成电路的理想材料。
2
1、衬底材料的选择
PC RS64IV (APPLE POWER4,早期的iMAC电脑上)芯片上。

半导体工艺原理—扩散掺杂工艺(2013520)(贵州大学)

半导体工艺原理—扩散掺杂工艺(2013520)(贵州大学)
通常的扩散过程大都是非稳态扩散,为便于求出,还要从 物质的平衡关系着手,建立第二个微分方程式。
讨论晶体中杂质浓度与扩散时间的关系,又称第二Fick定 律。
22
第二扩散定律
C ds x Js J dJ s
t
CJ
DC x
t x
x
C t
D
2C x2
dx
J
J+dJ
S
x x+dx
23
扩散杂质的分布
本征扩散系数: 非本征扩散系数:
Di Di0DiDiDi2Di0
2
DeDi0Dinpi Dinni Di2nni
34
发射区推进效应
e
b
P扩散
n p
n
xbc
掺B δ
掺P
也称为发射区陷落效应。B扩散的增强是由于磷与空 位相互作用形成的PV对,发生分解所带来的复合效应 。
35
氧化增强扩散(OED)
D
2C x2
边界条件为:C(0,t)=Cs
C(∞,t)= 0
初始条件为:C(x,0)=0,x>0
恒定表面源扩散杂质分布情况
C(x,t)
Cs
t1
t2 t3
CB
0
x
xj1 xj2 xj3
Cx,tCserfcx2 Dt
25
恒定表面源扩散
结深
xj
2e
rf1cC CsB
Dt A Dt
杂质数量
Q Cx,tdx2Cs
41
扩散设备与工艺
扩散设备多是炉丝加热的热壁式扩散炉。和氧化炉相类似。 根据扩散源的不同有三种扩散工艺:固态源扩散,液态源扩
散,气态源扩散。 选择源必需满足固溶度、扩散系数要求。 选择好掩蔽膜。

半导体器件原理和工艺289页PPT

半导体器件原理和工艺289页PPT

半导体器件
理想NPN掺杂分布
▪ 集电结外延, 发射结离子 注入
eb
半导体器件
c
晶体管的静电特性
▪ 两个独立的PN结构成
N+
P
N
半导体器件
背靠背二极管
半导体器件
工作原理
半导体器件
特性参数
▪ 发射效率(PNP)
IEp IEp
IE IEpIEn
▪ 基区输运系数
T
I Cp I Ep
半导体器件
半导体器件
发射区重掺杂
▪ 只要求出IE,n IE,p Ir,d Ir,B
ICIE,nIr,BIC,pIC,nIC,p
半导体器件
IE,n
半导体器件
IE,p
半导体器件
Ir,B
半导体器件
均匀晶体管的电流放大系数
半导体器件
半导体器件
理论和实验的偏差
▪ 共基极输入特性
➢ 理论特性中发射极电流与VCB无关 ➢ 实际特性:IE随VCB增加显著增加
S eff
S E sin
Z cos Z
Z
1) I E Iy
SE LE
1, S eff
SE
2) IE Iy
SE LE
1, S eff
Iy IE LE
可以不考虑集边效应 强集边状态
叉指结构减小了集边效应
半导体器件
复合-产生电流
▪ 发射结空间电荷区复合电流
半导体器件
复合-产生电流-1
▪ 发射结侧向注入及基区表面复合
1 dc
dc
IC IB
dc
dc 1 dc
,
I CE 0
I CB 0
1 dc

半导体工艺原理--热氧化过程中的杂质再分布(贵州大学)

半导体工艺原理--热氧化过程中的杂质再分布(贵州大学)

内还要低。(Ga)
氧化层排出 杂质(m>1)
2014-6-20
5

M=1,而且也没有杂质从SiO2表面逸散的情况?
Si表面杂质浓度同样降低。

这是因为一个体积的Si氧化之后变成两个体积的 SiO2而界面两边具有相等的杂质浓度,故杂质必定 从高浓度硅中向低浓度SiO2中扩散。即硅中消耗杂 质,以补偿SiO2体积增加所需要的杂质
8、最小掩蔽膜厚度的计算;
9、热氧化过程中的杂质再分布 10、 Si- SiO2 界面特性 11、氧化过程中产生的结构缺陷——氧化层错; 12、氧化工艺的设计。
2014-6-20 2
分凝系数
定义:掺有杂质的硅在热氧化过程中,在Si- SiO2界
面上的平衡杂质浓度之比

公式:
杂质在硅中的平衡浓度 m 杂质在二氧化硅中的平 衡浓度
16
氧化层陷阱电荷Qot
氧化层中的缺陷:

在SiO2层中,存在一些电子和空
穴陷阱,它们与杂质和缺陷有关。
危害:

严重影响器件的可靠性
2014-6-20
17
产生方式:

由于x射线或γ射线的辐射、或是在氧化层中发生了雪崩击穿,将打 破Si-O-Si键,在SiO2层中产生电子-空穴对,如果氧化层中没有电场, 电子和空穴将复合掉,不会产生净电荷,氧化层中存在电场时,由 于电子可以在SiO2中移动,可以移动到电极上,而空穴在SiO2 中很 难移动,可能陷于这些陷阱中,成为正的陷阱电荷。
热氧化工艺之
热氧化过程中的杂质再分布
1
热氧化工艺小结:
2、实际中采用的二氧化硅膜的制备方法;
3、干氧生长二氧化硅的氧化机理; 4、影响氧化生长的因素(6种);

半导体工艺原理---集成电路制造工艺介绍(贵州大学)

半导体工艺原理---集成电路制造工艺介绍(贵州大学)

BiCMOS
BiCMOS工艺主要分类
一)双极型工艺
1、元器件结构 电阻:
外延层电阻剖面图
基区电阻剖面图
发射区电阻剖面图
基区沟道电阻剖面图
电容
PN结电容剖面图
MOS电容剖面图
二极管
CB结二极管剖面图
EB结二极管剖面图
表面齐纳二极管剖面
次表面齐纳二极管剖面图
肖特基二极管剖面图
带基极保护环的 肖特基二极管剖面图
双极工艺主要分类
●标准CMOS工艺(数字电路的主流工艺 技术)特点:互补的NMOS、PMOS,工 艺流程简单,集成度高
CMOS
●模拟CMOS工艺(应用最广泛的模拟IC 工艺)特点:在标准CMOS的基础上集成 高品质的无源器件,此外对阈值电压精度 和耐压的要求更高 ●RF CMOS(RF IC) 特点:依靠缩小光刻尺寸提高MOS晶体管 的速度,集成模拟IC所必需的高品质无源 器件
N+ active注入(Nplus —Pplus反版)
( 硅栅自对准)
P-Sub
淀积BPSG,光刻接触孔(contact),回流
P-Sub
蒸镀金属1,反刻金属1(metal1)
P-Sub
绝缘介质淀积,平整化,光刻通孔(via)
P-Sub
蒸镀金属2,反刻金属2(metal2)
P+掺杂多晶硅(SiGe HBT外基区)
场氧 PMOS管 NBL
NSINK
NMOS管
PBL
淀积一层SiO2,作为MOS管栅保护层 SiGe 基区窗口光刻,刻蚀SiO2/多晶硅/SiO2
SiGe HBT基区窗口
场氧 PMOS管
NSINK
NMOS管

半导体工艺技术原理

半导体工艺技术原理

半导体工艺技术原理Semiconductor technology is the foundation of modern electronic devices. It involves the manipulation of materials and the flow of electricity to create electronic components such as transistors, diodes, and integrated circuits. Since its inception, semiconductor technology has undergone significant advancements, which have revolutionized the way we live, work, and communicate. The principles behind semiconductor technology are rooted in physics and engineering, and understanding these principles is essential for developing new and improved electronic devices.半导体技术是现代电子设备的基础。

它涉及材料的操纵和电流的流动,以创建晶体管、二极管和集成电路等电子组件。

自问世以来,半导体技术经历了重大进步,彻底改变了我们的生活、工作和交流方式。

半导体技术背后的原理根植于物理学和工程学,理解这些原理对于开发新的和改进的电子设备至关重要。

One of the key principles of semiconductor technology is the band gap, which is the energy difference between the valence band and the conduction band in a material. This band gap determineswhether a material is a semiconductor, an insulator, or a conductor. By manipulating the band gap, engineers can control the flow of electrons and create electronic devices with specific properties. Additionally, the doping of semiconductors with impurities can modify their electrical properties, allowing for the creation of different types of electronic components.半导体技术的一个关键原则是能隙,它是材料价带和导带之间的能量差。

半导体工艺原理--硅衬底材料制备工艺(贵州大学)概要

半导体工艺原理--硅衬底材料制备工艺(贵州大学)概要

将SiHCl3(室温下为液体,沸点32℃)分馏提纯
1100 ℃
SiHCl3+H2
Si+3HCl (多晶硅沉积)
产生电子级硅EGS(纯度十亿分之一),它是多晶硅材料
Silicon Purification I
Silicon Purification II
Electronic Grade Silicon
1.Crystal Growth
Polysilicon Seed crystal Crucible
Heater
2.Single Crystal Ingot
6.Edge Rounding pping
3.Crystal Trimming and Diameter Grind
4.Flat Grinding
磨片和倒角(防止产生缺陷) 切片完成后,要进行双面的机械磨片以去除切片时留下的
损伤,达到硅片两面高度的平行及平坦。磨片是用垫片和带有 磨料的浆料利用压力旋转来完成。
硅片边缘抛光修整(又叫倒角)可使硅片边缘获得平滑的 半径周线。在硅片边缘的裂痕和小裂缝会在硅片上产生机械应 力并会产生位错。平滑的边缘半径对于将这些影响降到最小。
抛光(去除表面缺陷) 制备硅片的最后一步是化学机械平坦化(CMP),它
的目标是高平整度的光滑表面。硅片在抛光盘之间行星式 的运动轨迹使硅片表面平坦且两面平行。最后硅片的两面 都会像镜子一样。
NaOH+SiO2
清洗(去除残留沾污) 半导体硅片必须被清洗使得在发送给芯片制造
厂之前达到超净的洁净状态。清洗规范在过去几年 中经历了相当大的发展,使硅片达到几乎没有颗粒 和沾污的程度。
晶体缺陷
晶体缺陷(crystal defect)就是在重复排列的晶胞结构中 出现的任何中断。硅晶体缺陷对半导体的电学特性有破坏作 用。随着器件尺寸的缩小以及有源栅区面积的增加,更多的 晶体管集成在一块芯片上,缺陷出现在芯片敏感区域的可能 性就会增加。这样的缺陷会对先进的IC器件的成品率有负面 影响。

半导体工艺原理--半导体工艺原理(贵州大学)

半导体工艺原理--半导体工艺原理(贵州大学)
1、半导体制造技术:(Semiconductor Manufacturing
Technology )Michael Quirk,Julian Serda著,韩郑生译。
2、半导体器件工艺原理:黄汉尧,李乃平著。 3、/reports.html
Chapter 1 Introduction
摩尔定律(Moore’s Law)
原始定义: 集成芯片上集成度每18~24个月翻一番; 广义意义: 集成芯片的集成度、功能复杂度和性能都按指数速 率改进。
• 意义
晶体管的发明是电子技术历史 上具有划时代意义的伟大事件, 它开创了一个新的时代—固体 电子技术时代。奠定了现代电 子技术的基础,揭开了微电子 技术和信息化的序幕,开创了 人类的硅文明时代。
• 第二代电子计算机:晶体管计算机
发明人:贝尔实验室(1954.5.24) TRADIC:800只晶体管
• 1963: Densities and yields are improving. • This circuit has four flip flops.
• 集成电路的优势
体积小、重量轻、功耗低;可集成大量的元件,成本低;
可靠性高
• 意义
集成电路的发明开拓了电子器件微型化的新纪元,引领 人们走进信息化社会。它的诞生使微处理器的出现成为 可能,也使计算机走进人们生产生活的各个领域。它给 人类社会的发展带来了巨大的影响和推动作用,为现代 信息技术奠定了基础。
Method of Manufacturing Semiconductor Devices: Patent #: 3,025,589
• 晶体管的优越性
1、寿命是电子管的100~1000倍,电子管容易老化;
2、质量稳定、耐冲击、耐振动,电子管易碎;

半导体工艺原理—离子注入掺杂工艺(6.11)(贵州大学)

半导体工艺原理—离子注入掺杂工艺(6.11)(贵州大学)

4
离子注入过程是一个非平衡过程,高能离子进入靶后不断与原子核
及其核外电子碰撞,逐步损失能量,最后停下来。停下来的位置是 随机的,大部分不在晶格上,因而没有电活性。
5
内容

核碰撞和电子碰撞 注入离子在无定形靶中的分布 注入损伤
热退火
离子注入设备与工艺
离子注入用途,和扩散的比较
6
高能离子在靶内与晶格多次碰撞,从而导致靶的晶格损伤。 碰撞有弹性碰撞和非弹性碰撞。 注入离子通过碰撞把能量传递给靶原子核及其电子的过程, 称为能量淀积过程。
41
损伤的产生

移位原子:因碰撞而离开晶格位置的原子。 移位阈能Ed:使一个处于平衡位置的原子发生移位,所需的 最小能量. (对于硅原子, Ed15eV)
39
3 注入损伤
晶格损伤:高能离子注入硅片后与靶原子发生一系列碰撞,可能使靶 原子发生位移,被位移原子还可能把能量依次传给其它原子,结果产 生一系列的空位-间隙原子对及其它类型晶格无序的分布。这种因为 离子注入所引起的简单或复杂的缺陷统称为晶格损伤。
(Si)SiSiI + SiV
40

dE S n E dx n
核阻止本领 能量为E的注入离 子在单位密度靶 内运动单位长度 时,损失给靶原 子核的能量。
10
或只是能量增加。
核阻止本领
注入离子与靶内原子核之间两体碰撞 两粒子之间的相互作用力是电荷作用

对心碰撞,最大能量转移:
ETrans 4 m1m2 E 2 (m 1 m2 )
8
LSS理论
dE N S n E S e E dx
1 dE 1 dE S n E , S e E N dx n N dx e

半导体工艺原理--硅衬底材料制备工艺(贵州大学)

半导体工艺原理--硅衬底材料制备工艺(贵州大学)
面心立方晶胞
4个完整原子。
对于硅晶体来说,晶胞和金刚石晶体结构的面心立方
结构晶胞不同,除了面心立方所具有的那些共有原子之外,
还包括完全位于立方结构中的 4个原子。对于硅晶胞来说, 总共有8个完整原子,其中4个共有原子和4个非共有原子。
硅晶胞:面心立方金刚石结构
晶向
晶向非常重要,因为它
决定了在硅片中晶体结构的 物理排列是怎样的。不同晶 向的硅片的化学、电学和机 械性质都不一样,这会影响 工艺条件和最终的器件性能。 如果晶体是单晶结构,那么
硅衬底材料制备工艺
CZ(直拉)法生长单晶
硅片制备(切割-研磨-抛光)
晶体缺陷
抛光片主要技术指标
半导体级硅
硅是用来制造芯片的主要半导体材料,也是半导体产 业中最重要的材料。对于可用于制造半导体器件的硅而言 ,使用一种特殊纯度级以满足严格的材料和物理要求。
在硅片上制作的芯片的最终质量与开始制作时所采用
的硅片的质量有直接关系。如果原始硅片上有缺陷,那么 最终芯片上也肯定会存在缺陷。 用来做芯片的高纯硅被称为半导体级硅( semiconductor-grade silicon),或者SGS,有时也被称 做电子级硅。
晶体结构
不仅半导体级硅的超高纯度对制造半导体器件非常关键,
而且它也要有近乎完美的晶体结构。只有这样才能避免对器件
<111> Orientation Plane
<111> Wafer Etch Pits
<110>
从沙子到晶圆(抛光片)
原料SiO2
蒸馏与还原
多晶硅
晶体生长
单晶
切割/研磨/抛光
抛光片
起始材料
SiC +SiO2
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

对比
晶体管~750m 晶体管~100nm, 芯片2020mm 75002cm = 15000cm= 150m
对比
酷睿2四核CPU~7.3亿个晶体管 用电子管实现,将重达 7.310810g=7300,000kg
假定每个电子管~10g
集成电路的特征尺寸
最小图形 最小图形间距
微电子技术基本驱动力
摩尔定律(Moore’s Law)
原始定义:
集成芯片上集成度每18~24个月翻一番;
广义意义:
集成芯片的集成度、功能复杂度和性能都按指数速 率改进。
摩尔定律的提出:
1965年4月,摩尔在《电子学》杂志上
发表文章预言:半导体芯片上集成的
晶体管和电阻数量将每年翻一番。
摩尔定律的修正:
1975年修正: 芯片上集成的晶体管数量将每两年翻一番。
• 意义
晶体管的发明是电子技术历史
上具有划时代意义的伟大事件, 它开创了一个新的时代—固体
电子技术时代。奠定了现代电
子技术的基础,揭开了微电子 技术和信息化的序幕,开创了
人类的硅文明时代。
• 第二代电子计算机:晶体管计算机
发明人:贝尔实验室(1954.5.24) TRADIC:800只晶体管
• 3、集成电路
建成验收投产,这是一条从日本东芝公司全面引进3英寸色
和黑白电视机集成电路生产线。
我国的微电子技术的产业现状
龙芯2E处理器,4700万个晶体管。采用90nm的CMOS工艺,
布线层为七层铜金属,芯片面积6.8mm×5.2mm,最高工作频率 为1GHz,典型工作频率为800MHz,实测功耗5-7瓦。综合性能 已经达到高端Pentium Ⅲ以及中低端Pentium 4处理器的水平。
它的计算速度是每秒可从事5000次的加法运算。功耗 174 KW/H 。
• 2、晶体管
晶体管发明人:
肖克莱、巴丁、布拉顿 (贝尔实验室,1947.12.23) 1956年诺贝尔物理学奖获得者
特点:
尺寸小、无真空、可靠性高、 重量轻、能耗低
发 射 极
0.005cm 的间距
塑料楔
集 电 极

蒸金箔
金属 基极
我国的微电子技术的历史
1956年,中国科学院应用物理所首先举办了半导体器件短期培训班。北京大
学、复旦大学、吉林大学、厦门大学和南京大学联合在北京大学开办了半导体
物理专业,共同培养第一批半导体人才。 1957年,相继研制出锗点接触二极管和三极管(即晶体管)。 1959年,天津拉制出硅(Si)单晶。 1960年,中科院在北京建立半导体研究所,同年在河北建立工业性专业化研
21世纪硅微电子芯片将沿着以下四个方向发展:1、继续 沿着Moore定律前进;2、片上系统(SOC);3、灵巧芯片, 或赋予芯片更多的灵气;4、硅基的量子器件和纳米器件。
沿着Moore定律发展,必然会提出微电子加工尺度和器 件尺度的缩小有无极限的问题.对于加工技术极限,主要
是光刻精度,随着技术的不断发展,体现为EUV(特短紫
• •
1963: Densities and yields are improving. This circuit has four flip flops.
• 集成电路的优势
体积小、重量轻、功耗低;可集成大量的元件,成本低; 可靠性高
• 意义
集成电路的发明开拓了电子器件微型化的新纪元,引领
人们走进信息化社会。它的诞生使微处理器的出现成为 可能,也使计算机走进人们生产生活的各个领域。它给 人类社会的发展带来了巨大的影响和推动作用,为现代 信息技术奠定了基础。
势的预测,这与实际的增长倍数3200倍可以
算是相当接近了 。
4004,386和PentiumPro芯片

4004芯片,1971年,2300个晶体管
386 芯片,1985年,275000晶体管
Pentium Pro, 1995年,550万个晶体管
酷睿2四核CPU
Intel 酷睿i7 ExtremeEdition975处理器主 频高达3.30GHz,采用45nm工艺制造,晶 体管数量高达惊人的7.31亿个。
微电子技术与摩尔定律
Microelectronics & Moore’s Law
微电子技术发展简史 摩尔定律--Moore’s Law 我国微电子产业的历史和现状 国际微电子技术的水平和前景
1、真空电子管:
它是在一个抽成真空的玻璃
泡中封有一些电极而制成的。
真空二极电子管发明人:
约翰.弗莱明(马可尼电报公司,1904年)
第一代电子计算机:电子管计算机
发明人:约翰.莫奇利,埃克特
(宾夕法尼亚大学莫尔学院,1942-1946)
ENIAC:(17468只电子管) 重量:30吨,占地:167平方米, 耗电:160千瓦,速度:几千~几 万次/秒
1946年2月14日,世界上第一台电脑ENIAC在美国宾夕法尼亚大学诞生。
第二次世界大战期间,美国军方要求宾州大学约翰.莫奇利(Mauchly)博
市场版本:
半导体集成电路的密度或容量每18个月翻一番,或每三年增长4倍。
最初的Moore曲线--1965
Moore曲线—集成度和性能
Moore曲线—时钟频率
如果按摩尔本人“每两年翻一番”的预测, 26年中应包括13个翻番周期,每经过一个周 期,芯片上集成的元件数应提高2n倍 (0≤n≤12),因此到第13个周期即26年后元 件数应提高了212=4096倍,作为一种发展趋
士和他的学生埃克特(Eckert)设计以真空管取代继电器的“电子化”电 脑--ENIAC(Electronic Numerical Integrator and Calculator), 电子数
字积分器与计算器), 目的是用来计算炮弹弹道。
这部机器使用了18800个真空管,长50英尺(~15m),宽30英尺(~9m), 占地1500平方英尺,重达30吨(大约是一间半的教室大,六只大象重)。
Method of Manufacturing Semiconductor Devices: Patent #: 3,025,589
• 晶体管的优越性
1、寿命是电子管的100~1000倍,电子管容易老化; 2、质量稳定、耐冲击、耐振动,电子管易碎;
3、能耗低、使用前不预热;
4、生产工艺精密、工序简单。
第一块商业集成电路发明人
罗伯特· 诺伊斯(Robert Noyce)
仙童半导体公司(1961年) (Fairchild Semiconductor International)
背景
罗伯特· 诺伊斯在1959年7月完成 了二氧化硅扩散技术和PN结隔离 技术的研究。
1961: TI and Fairchild introduced the first logic IC’s (cost ~$50 in quantity!). This is a dual flip-flop with 4 transistors.
术、物理电子学
• 省级重点学科:微电子学与固体电子学 • 省级重点实验室:微纳电子与软件技术实验室 • 国家级特色专业:电子科学与技术 • 专用实验设备总值:2000万元 • 学术队伍:省管专家 7人;博导 9人
汽车电子调节器芯片
基准源芯片
智能功率MOS器件芯片照片
21世纪微电子芯片技术展望
微电子工艺
杨发顺
fashun@
课程介绍
• 教学目标
1、能够正确使用常见的半导体术语;
2、能够正确的描述一些基本的IC制造程序;
3、能简单解释和说明IC制造过程的每一步工艺; 4、能使用Silvaco公司的器件仿真软件(ATLAS)和 半导体工艺模拟软件(Athena)完成双极型器件或 MOS器件的设计。
0.1 0.07 (0.09) (0.065)
中国 (微米)
0.25
0.25/ 0.18
0.15/ 0.13
0.10/ 0.07
0.05 (0.045)
贵州大学的电子科学与技术学科
• 本科专业:电子科学与技术,电子信息科学与技术 • 硕士点:微电子学与固体电子学、电路与系统、电磁场与微波技 术、物理电子学,电子与通信工程,集成电路工程 • 博士点:微电子学与固体电子学、电路与系统、电磁场与微波技
电路产品。
1970年后,永川半导体研究所(现电子第24所)、上无 十四厂和北京878厂相继研制成功NMOS电路。之后,又研制 成CMOS集成电路。
我国的微电子技术的历史(续)
1973年,从国外引进单台设备,北京878厂,航天部陕西骊
山771所和贵州都匀4433厂,建成3英寸工艺线。
1982年,江苏无锡的江南无线电器材厂(742厂)IC生产线
外光)的发展和电子束投影曝技术的发展。现在看来, 这一极限在近期内将不会影响芯片的进步。 另一方面,来自器件结构(MOS)晶体管的某些物理 本质上的限制,如量子力学测不准原理和统计力学热涨
世界上第一个Ge点接触型PNP晶体管
The planar transistor : In early 1958, Jean Hoerni invents technique for diffusing impurities into the silicon to build planar transistors and then using a SiO2 insulator.
我国的微电子技术的水平
四核的龙芯3A芯片,采用65纳米工艺,主频1GHz,晶体管数 目达到4.25亿个,达到世界先进水平。
芯片面积 ~300mm2
中国集成电路发展的Roadmap
年份 (年 ) 世界 (微米)
1999 0.18
2001 0.15
2003 0.13
相关文档
最新文档