简单加减计算电路
运放加减电路
运放加减电路（模电实验与设计之二）学院:计算机与电子信息学院专业:00000000000 班级:000班 学号:000000000 姓名:0000一、实验目的：1、掌握集成运算放大器在线性工作条件下的使用特点；2、掌握深度负反馈条件下的虚短、虚断现象；3、掌握加法器和减法器的电路构成和特点。
二、实验主要设备和元件：万用表，双路直流稳压电源。
运算放大器：OP07 2片 电位器： RW1 10k RW2 10k RW3 10k 电阻：1K 510 3K三、实验主要任务：1、根据电路原理图，制作一个运放加减电路。
制作时，注意留出测试端口或端子，注意电位器的摆放要便于调试。
可以考虑用IC 插座，以防止不过关的焊接技术对集成运放的损害。
OP07集成运放的5脚无用，1脚和8脚在本实验中不用接。
在制作电路时，这三个脚悬空即可。
2、本实验所用的直流电源电压在9V ±到15V ±的范围内皆可，根据情况自行选择。
3、分别调节三个电位器，让133i V u V -≤≤，233i V u V -≤≤，333i V u V -≤≤。
取5个不同的、有代表性的输入组合，测量出该组合下的1o u 、2o u (o u )输出值，编制一个表格将测量结果记录下来。
同时，记录两个运放的两输入端的电位（对地电压）P u 和N u 的测量值，观察“虚短”、“虚地”现象。
在调节输入信号大小时，应该先确定1i u 和 2i u 的大小，最后确定3i u 的大小。
4、在调节电位器选择输入信号大小时，要防止1o u 和2o u 的输出值太接近电源电压。
为什么？思考得出结论后写在实验报告中。
四、实验原理：运放加减电路图第一级运算电路完成加法运算。
该电路由一个反相比例运算放大电路组成，经理论推导，可得输入、输出信号的运算关系为13121211o i i u R u u R R ⎛⎫=-+ ⎪⎝⎭，代入1231R R R k ===Ω的值，可得()112o i i u u u =-+。
6.1基本运算电路
1
t
(U
0.1m s
I
)dt
uO
(0.1ms)
5
(
t
0.1ms)
5
uo
(0.3
ms)
[
5 0.1ms
(0.3ms
0.1ms)ຫໍສະໝຸດ 5]V5V
正峰值未达运放的正饱和电压10V，所以仍正常线性积分．
例6.1.3 积分电路及输入波形如下，运放最大输出电压为10V， t =0 时电容电压为零，试画出输出电压波形。
二、变跨导模拟乘法器的基本工作原理
用压控电流源代 替了差分放大电 路中的恒流源。
二、变跨导模拟乘法器的基本工作原理
当 uY >> uBE3 时，iC3≈uY/RE
V1、V2管的跨导
gm
I E1 UT
iC3 2U T
uY
2REU T
uO
β
RC rbe
uX
gm RCuX
KuX uY
K RC
当rbIeC1、rbI'uCe Y2较有小限/时制g，m：必须为正且应较2R大EU。T
6.1.2 加减运算电路
一、求和运算电路
1. 反相求和运算电路
平衡电阻
R3 =R1 // R2 // RF
电路特点： 输入信号均加至运放反相端
分析：
根据“虚短”“虚断”，可得
un up 0
if i1 + i2
故得
uo ui1 ui2 RF R1 R2
uo
RF
(
ui1 R1
ui2 R2
)
优点：调节方便。
特点：1. 信号加至反相端，反相放大或缩小电压信号。
2. un up 0，运放输入端虚地。 uic 0 ，故对 KCMR 的要求低。这两点也是所有反相运算电路的特点。
加法运算和减法运算电路
=8V
12
例：由三运放放大器组成的温度测量电路。
E=+5V
R
R
R
Rt
+ A1 +
ui
_
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt ：热敏电阻
集成化:仪表放大器
13
E=+5V
R
R
R
Rt
+ A1 +
ui _
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt f (TC)
( RP2 // R RP1 RP 2 //
R ui1
RP
RP1 // R 2 RP1 //
R
ui
2
)
(R1 Rf )Rf R1 R f
( RP1
//
RP 2
//
R)(
ui1 RP1
ui 2 ) RP 2
将RP= RN的条件代入可得：
uo
Rf
( ui1 RP1
ui 2 RP 2
)
在RP1=
RP2
ui1
可以变为：
uo ui2 ui1
反相输入结构的减法电路，由于出现虚地，放大电路没
有共模信号，故允许 ui1 、ui2 的共模电压范围较大，且输
入阻抗较低。在电路中，为减小温漂提高运算精度，同相端
须加接平衡电阻。
4
6.2.2 减法运算电路
1、差动减法器
由Ui1产生的输出电压为：
uo
Rf R1
加减运算电路
I1+I2+…+In=0
U
s Rs
R URof
∵U+=U-
U
s Rs
R URof
R1 U -
U1 I1 R2
+
•• •
U2 I2 Rn U
Un In
Uo
I1
U1 U R1
，
I2
U2 U R2
，
……,
In
Un U Rn
U1 U U2 U Un U 0
R1
R2
Rn
U
(1 R1
1 R2
U
2
U
o
(1
Rf )U R1
(1
Rf R1
)
R3
R 2
R3
U 2
20/101
当U1和U2共同作用时：
Rf
据叠加原理：
U1
R1
-
U o Uo Uo
U2
(R1 Rf R1
)
R3 R2 R3
U2
Rf R1
U
1
+ R2
R3
Uo
若R1=R2 ， R3=Rf
Uo
Rf R1
(U2
U1
)
小结： 1)当R1=R2，R3=Rf时，减法器的输出电压为两个输入信号 之差乘以放大系数Rf/R1, 故又称它为差分放大器。 2)为减小失调误差，需 R1//Rf=R2//R3。
Rs R1 R2
Rn
19/1013.减法器
分析：运放工作在线性放大时，
Rf
可用叠加原理来推导输出表达 U
R1 -
式。
1
当U2=0时，在输入信号U1 的作用下，产生的输出为U'o
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
加减法运算器电路
加法器半加法器•输入：2 个 1 位二进制数字 A 和 B•输出：和 S 和进位 C全加法器•输入：2 个 1 位二进制数字 A 和 B，以及一个进位 C•输出：和 S 和进位 C加法器电路一个 n 位加法器可以由多个半加法器或全加法器级联而成。
例如，一个 4 位加法器可以由 4 个全加法器组成。
减法器半减法器•输入：2 个 1 位二进制数字 A 和 B•输出：差 D 和借位 B全减法器•输入：2 个 1 位二进制数字 A 和 B，以及一个借位 B•输出：差 D 和借位 B减法器电路一个 n 位减法器可以由多个半减法器或全减法器级联而成。
减法器通常使用补码来实现。
补码•正数的补码与本身相同。
•负数的补码是其绝对值的 1 的补码，即按位取反并加 1。
减法使用补码•将要减去的数求补码。
•将减数和补码相加。
•如果最高位为 0，则结果为正数。
•如果最高位为 1，则结果为负数，并舍弃最高位。
加减法运算器电路一个加减法运算器电路可以将两个 n 位二进制数字相加或相减。
它通常由以下组成：•一个 n 位加法器•一个 n 位减法器•一个选择器，用于根据控制信号选择加法或减法操作设计步骤1.确定位数：确定输入和输出的位数。
2.选择加法器和减法器：选择合适的加法器和减法器电路。
3.设计选择器：设计一个选择器，用于根据控制信号选择加法或减法操作。
4.连接电路：将加法器、减法器和选择器连接起来。
5.测试电路：使用各种输入对测试电路的正确性。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
数字逻辑电路课程课程设计--简易加减计算器
摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。
此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。
简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。
在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。
而输入的数据将通过显示译码管以十进制的形式显示出来。
由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。
设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。
在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。
因此我们将减法转换为加法进行运算，运算时采用补码的形式。
在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。
最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。
在显示电路中，由加法器输出的数据是二进制码。
这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。
此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。
概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。
2）以合适的方式显示输入数据及计算结果。
1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。
运用显示译码器对输入的数字以十进制的形式进行显示。
在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。
然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。
减法运算电路
积件 4-1-3-2：加减运算放大的仿真研究
2） 同相加法运算电路
图4-11 同相加法运算电路
积件 4-1-3-2：加减运算放大的仿真研究
（2）减法运算电路
图 412 减 法 运 算 电 路
积件 4-1-3-2：加减运算放大的仿真研究
二、其它方面的应用
1．电压比较器 （1）基本电路
图4-13 电压比较器
积件 4-1-3-2：加减运算放大的仿真研究
作业： 1、画出集成运放电路组成的加法器、 减法器电路图。并证明输入电压与输出 电压的关系式。 2、画出输出电压Uo与输入电压Ui符合 下列关系的运放电路图；（1） Uo/Ui=-1；（2）Uo/Ui=15；（3） Uo/（Ui1+Ui2+Ui3）=-20。
加减运算放大的仿真研究一集成运放的线性应用二运算电路1加法运算电路反相加法运算电路图410反相加法运算电路电路输出电压
积件 4-1-3-2：加减运算放大的仿真研究
一、集成运放的线性应用
（二）运算电路
1．加法运算电路和减法运算电路
（1）加法运算电路 1） 反相加法运算电路
图4-10 反相加法运算电路
电路输出电压： uO [( Rf / R1 )uI1 (Rf / R2 )uI2 ]
积件 4-1-3-2：加减运算放大的仿真研究
可见，输出电压与输入电压反相，且uo是两输入信号加权后的负值相加，故称反相
加法器。
若取， R1 R2 则
uO (Rf / R1 )(uI1 uI2 )
若取，Rf R1 R2 则， uO (uI1 uI2 )
电路成为反相加法器。
积件 4-1-3-2：加减运算放大的仿真研究
运放组成的加减乘除等运算电路
uI1
uI1 =
0
uI2 使：uO2
(1
Rf R1
)u
法 2：利用虚短、虚断
u
uO R1 R1 Rf
uI1 Rf R1 Rf
uO2
(1
Rf R1
)
Rf R1 Rf
uI 2
一般 R1 = R1； Rf = Rf
u
uI2 Rf R1 Rf
u
uo = Rf /R1( uI2 uI1 )
uO = uO1 + uO2 = Rf / R1( uI2 uI1 )
u u 0
uI1
R1 i1
i1 i2 i3 iF
uI2
R2 i2
RF iF
uI1 uI2 uI3 uO
uI3
R3 i3 N - ∞
+
uO
R1 R2 R3 RF
P+
uO
RF
(
uI1 R1
uI2 R2
uI3 ) R3
RP
模 拟电子技术
2. 同相加法运算
R2 // R3 // R4
= R1// Rf
R3R4
RP R1 // (R2 R3 // R4 )
模 拟电子技术
二、同相比例运算
(1) 基本电路
u u uI i1 iF
uI uO uI ，
R1
Rf
uO
(1
Rf R1
)uI
特点：
Auf
1
Rf R1
1. 为深度电压串联负反馈，Auf = 1 + Rf /R1
2. 输入电阻大 Rif =
uI
uI'
R1'
电工电子技术基础知识点详解3-2-4-加减法
则：uo
RF R1
(ui 2
ui1 )
分析方法1：
由虚断可得： u
R3 R2 R3
ui 2
பைடு நூலகம்
u ui1 uR1
ui1
uo R1
ui1 RF
R1
由虚短可得：u+=u-
如 R1 = R2 = R3 = RF 则：uo ui2 ui1 输出与两个输入信号的差值成正比
uo
(1
RF R1
)
R3 R2 R3
ui1
Ri1 Ri1 Ri2
ui2 )
RF
ui2
Ri2
ui1
Ri1
– +
+
+
R2
uo
–
RF
ui1 ui2
R1 Ri1
– +
+
+
uo
–
Ri2
加法和减法运算电路
2. 减法运算电路 RF
R1
+ + ui1 ui2 R2
––
– +
+
R3
+
uo
–
R2 // R3 = R1 // RF
如 R1 = R2 ，R3 = RF
ui 2
RF R1
ui1
加法和减法运算电路
2. 减法运算电路
RF
+
ui1
–
R1 –
+
ui2
R2
u+
+
R3
+
–
+
uo
–
分析方法2：利用叠加原理
减法运算电路可看作是反相比例运算电路与
加减法运算电路
加减法运算电路
分析了比例系数与平衡电阻、反馈电阻的关系。
目的是探索比例系数任意取值时加减法运算电路构成形式的变化。
1.反相求和电路
按照输入方式的不同，加法运算电路可以分为反相加法器和同相加法器。
（1）反相加法运算电路。
反相加法运算电路如图1所示，利用这个电路可以实现3个输入信号之间的求和运算。
图9-5反相求和电路
（2）同相加法运算电路。
图2为同相加法运算电路。
顾名思义，将求和输入信号接在同相输入端，反馈电阻Rf仍然接在反相输入端，构成深度负反馈。
图2同相求和电路
2．减法运算电路
差动比例运算电路即由单级运放构成的减法器。
但由于信号有反相输入端和同相输入端，所以也存在调整不便和共模输入电压较大的问题。
如图3所示！
图3减法运算电路图
图4为两级运放构成的反相输入减法电路。
电路由第一级的反相器和第二级的加法运算电路级联而成。
图4反相输入减法电路
加法运算电路图原理
编辑
加减运算电路
特点
调节某一路信号的输入电阻不影响其他路输入与输出的比例关系
2.同相求和电路
虚短、虚断
单运放和差电路
双运放和差电路。
logisim8比特无符号加减乘除运算电路
logisim8比特无符号加减乘除运算电路Logisim是一款用于数字电路设计和模拟的软件工具，它可以帮助我们实现各种电路的功能。
在这篇文章中，我们将介绍如何使用Logisim来设计一个8比特无符号加减乘除运算电路。
首先，我们需要了解无符号数的表示方法。
在8比特无符号数中，最高位表示符号位，0表示正数，1表示负数。
因此，我们只需要关注后面的7位来进行运算。
对于加法运算，我们可以使用全加器来实现。
全加器有三个输入和两个输出，分别是两个加数和进位输入，以及和与进位输出。
我们需要使用8个全加器来实现8比特的加法运算。
将两个8比特的数分别与8个全加器相连，然后将进位输出与下一个全加器的进位输入相连，最后将和输出连接起来，就可以得到8比特的和。
对于减法运算，我们可以使用补码的方式来实现。
首先，我们需要将减数取反，然后再将其与被减数相加。
在Logisim中，我们可以使用一个8比特的取反器来实现减数的取反操作，然后将取反后的减数与被减数相加。
最后，我们需要判断结果的最高位是否为1，如果是，则表示结果为负数，需要进行补码转换。
对于乘法运算，我们可以使用移位和加法来实现。
首先，我们将被乘数和乘数分别与8个移位寄存器相连，然后通过移位操作将乘数逐位与被乘数相乘。
接下来，我们需要使用8个加法器将乘法的结果相加，最后得到8比特的乘积。
对于除法运算，我们可以使用移位和减法来实现。
首先，我们将被除数和除数分别与8个移位寄存器相连，然后通过移位操作将除数逐位与被除数相除。
接下来，我们需要使用8个减法器将除法的结果相减，最后得到8比特的商和余数。
通过以上的步骤，我们可以使用Logisim来设计一个8比特无符号加减乘除运算电路。
在设计过程中，我们需要注意电路的连接和信号的传递，确保每个模块都能正常工作。
此外，我们还可以使用Logisim 提供的仿真功能来验证电路的正确性。
总之，通过使用Logisim，我们可以方便地设计和模拟各种数字电路，包括8比特无符号加减乘除运算电路。
加减法运算电路设计
电子课程设——加减法运算电路设计学院：电信息工程学院专业：电气工程及其自动化班级：姓名：学号：指导老师：闫晓梅2014年12月19日加减法运算电路设计一、设计任务与要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，2.作减法运算时被减数要大于或等于减数。
3.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
4.系统所用5V电源自行设计。
二、总体框图1.电路原理方框图：图2-1二进制加减运算原理框图2.分析：如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
例如：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16，并在七段译码显示器上显示16；若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2，并在七段译码显示器上显示02。
三、选择器件1.器件种类：表3-12.重要器件简介：（1） . 4位二进制超前进位加法器74LS283：完成加法运算使用该器件。
1).74LS283 基本特性：供电电压： 4.75V--5.25V 输出高电平电流： -0.4mA 输出低电平电流： 8mA 。
2).引脚图：图3-1引出端符号:A1–A4 运算输入端 B1–B4 运算输入端 C0进位输入端序号 元器件 个数 1 74LS283D 2个 2 74LS86N 5个 3 74LS27D 1个 4 74LS04N 9个 5 74LS08D2个 6 七段数码显示器 4个 7 74LS147D 2个 8 开关19个 9 LM7812 1个 10 电压源220V1个 11 电容 2个 12直流电压表1个传播优秀Word版文档，希望对您有帮助，可双击去除！∑1–∑4 和输出端C4 进位输出端3）.逻辑符号:图3-24).内部原理图：图3-35）.功能表：表3-2（2）异或门：74LS861).引脚图： 2）.逻辑符号：3）. 逻辑图：图3-64）.真值表：表3-3分析：异或：当AB 不相同时, 结果才会发生。
信号运算电路第一节 加减运算电路
第三节 微分积分运算电路
三、PID电路
什么式PID电路？
PID（比例–积分–微分）电路又称为PID调节器，
是一种常见的控制电路。调节器的任务是将一
定的物理量（被调节参数X）调节到预先给定
的理论值（或称额定值W），并克服干扰的影
响保持这一值。
干扰参数 Z
+ Y+ Z
对 象 被调参数
AS
X
调节参数 Y
a)
b)
R2
Rf
U2
S2
C
R1 S1
U1
N
Uo
c)
第三节 微分积分运算电路
（二）具有特殊性能的积分电路
1、增量积分电路（比例积分电路）
R2 C
I1
Ui
R1
I1
∞
-
+ +N
Uo
Ui O
Uo O
R2
R1
C
a)
t
t RR21Ui RR21Ui b)
第三节 微分积分运算电路
2、多重积分运算电路
I3 CU2 C I5
xz
R
y
xy x
E
z N1
C U1 y N2
Uo
a)
xy
xz
R
Ui
y z N1
C
N2
Uo
b)
第三节 微分积分运算电路
第一节 加减运算电路
第五章 信号运算电路
第四节 常用特征值运算电路 第一节 加减运算电路
第一节 加减运算电路 （二）用单一运算放大器实现减法运算
第四节 常用特征值运算电路
二、平均值运算电路（低通滤波器实现）
第三节 微分积分运算电路
4位加减法并行运算电路(包括拓展8位)
二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：***二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一 因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出；步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数；步骤三 通过开关选择加/减运算方式；步骤四 若选择加法运算方式，对所置入数送入加法运算电路进行运算； 即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五 若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六 为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
加法运算和减法运算电路
2、同向求和电路
2
1
同向求和电路 ：同向比例运算放大器增加输入端
在RP1= RP2 =R的情况下可得：
由叠加定理和分压公式可得 ：
将RP= RN的条件代入可得：
*
3、利用加法器和反相比例器实现减法器
（ ＝－ ）
若 ＝ ＝ ，
反相输入结构的减法电路，由于出现虚地，放大电路没有共模信号，故允许 、 的共模电压范围较大，且输入阻抗较低。在电路中，为减小温漂提高运算精度，同相端须加接平衡电阻。
ui
*
*
=0.5 (ui +5) V
_
+
+
10k
20k
+5V
5k
ui
20k
uo1
uo
_
+
+
20k
20k
10k
*
例题. R1=10k , R2=20k , ui 1=-1V， ui 2=1V 。求:uo
uo
_
+
+
R2
R1
R1
R2
ui1
_
+
+
ui2
_
+
+
R2
R1
RP
uo= (uo2- uo1) =(20/10)[3-(-1) ] =8V
*
6.2.1 加法运算电路 6.2.2 减法运算电路
单击添加副标题
本节内容
1、反向求和电路
加法运算电路
01
02
03
04
05
反向求和电路：反向比例运算放大器增加输入端
由KCL和“虚地” ：
电路中∠的加减计算
电路中∠的加减计算
在电路中，角度的加减计算是非常重要的。
通过计算角度的大小和方向，我们可以更好地理解电流和电压的流动，从而优化电路的设计和操作。
让我们来讨论角度的加法计算。
在电路中，当两个角度相加时，我们可以简单地将它们的度数相加，并保持它们的方向不变。
例如，如果一个电流的角度是30度，另一个电流的角度是60度，那么它们的和就是90度。
这意味着两个电流的方向是相同的，并且它们的大小是互补的。
另一种情况是角度的减法计算。
当我们需要计算两个角度的差值时，我们可以将被减数的角度减去减数的角度，并保持它们的方向不变。
例如，如果一个电流的角度是90度，另一个电流的角度是30度，那么它们的差值就是60度。
这表示两个电流的方向是相反的，并且它们的大小是互补的。
在电路中，角度的加减计算对于分析和解决问题非常有帮助。
通过合理地计算角度，我们可以确定电流和电压的流向，找到电路中的瓶颈和问题，并采取相应的措施来改善电路的性能。
电路中∠的加减计算对于理解和优化电路非常重要。
通过合理地计算角度的大小和方向，我们可以更好地理解电流和电压的流动，并优化电路的设计和操作。
这将有助于我们解决电路中的问题，并提高
电路的性能。
让我们在电路中充分利用角度的加减计算，创造出更加高效和可靠的电路。
加减5分计数电路
３ ．结束语
软 磁 盘 接 １ 电路 的 Ｅ Ａ 教 学 实 验 系 统 在 研 制 成 功 并 完 成 ３ ２ Ｉ Ｄ Ｏ套 后 ， 已经 有 本 科 生 和
研 究生近 １ ０人使 用 。 ０ 其中 ９ 以上 的学生是第一次接触 Ｅ Ａ设 计方 法 ， 生普 遍反映 ５ Ｄ 学
该 实 验 提 供 了很 好 的熟 悉和 掌握 这 种 先进 方 法 的 机 会 、 宽 了 知识 面 ， 他 们后 续 的论 文 拓 对 工 作将 会 有 很大 帮 助 。
律 进 行 加 （ ） 数 的 ， 文 设 计 的加 减 ５分计 数 电路 ， 减 计 本 完全 符 合加 减 ５分 的 运 算
果 宦
皓
’ 。
关 词 加减 生 盅芝 生 键 墼 尘堡 电 兰 路 曼
数 字 电路 实 验是 普通 高 校 电 类 专 业 实 验 课 程 的 一 项 主 要 内容 。在 教 学 中不 断 开 发 新 颖、 实用 、 趣 味 的 实验 课 目， 激 发 学 员 上 实验 课 兴 趣 的有 效 手 段 利 于 培 养 学 员 动 脑 有 是 有 动手 能 力 ， 之 成 为 适 应 部 队 需 要 的应 用 型 人 才 。我 们注 意 选 用一 些 既 有 应 用 价 值 ， 与 使 又 数 字 电路 教 学 内容 紧密 相 联 的数 字 电路 充 实 实 验 教 学 内容 。
１ ．提 出 问 题
在 现 实 生 活 中 ， 许 多 数 据 需 要 记 录 或 计 数 。在 一般 情 况 下 ， 数 是 按 “ ， ，， …８ 有 计 ０ ｌ２ ３ ，
９ 的顺 序进 行的 。 ” 但在某些场合 下 ， 某些数字的末位或小数点后 的某位是按 加减 ５ 的规 分 律进行 计数 的。 例如 ： 有些频率 计数器 、 时器 、 计 计分器等等 ， 就需要 加减 ５ 的计数器 。 分 在
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简单加/减运算电路1 设计主要内容及要求1.1 设计目的：（1）掌握1位十进制数加法运算电路的构成、原理与设计方法；（2）熟悉QuartusII的仿真方法。
1.2 基本要求:（1）实现二进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit二进制码加法的BCD调整；（4）根据输入的4bitBCD编码自动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位十进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论文的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个方向：（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计过程的资料、草稿要求保留并随设计报告一起上交；报告的电子档需全班统一存盘上交。
2.2 课程设计论文的基本要求（1）参照毕业设计论文规范打印，文字中的小图需打印。
项目齐全、不许涂改，不少于3000字。
图纸为A3，附录中的大图可以手绘，所有插图不允许复印。
（2）装订顺序：封面、任务书、成绩评审意见表、中文摘要、关键词、目录、正文（设计题目、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、工作过程分析、元器件清单、主要器件介绍）、小结、参考文献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，人们的大部分生活都依赖于这些数字化的设备。
而随着科技的发达，这些数字设备的功能越来越强大，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍生出来的。
经过半学期的数字电子技术基础的学习，我们对数字电子技术的理论知识有了一定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，而此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件而设计的，而每一个仿真软件都有它自己的特色与优缺点。
所以QuartusⅡ仿真软件的特点决定了我们不能简单的利用利用开关控制数据的传递，而是要设计寄存器的CP脉冲的频率来控制数据的输入与输出。
而设计简单加/减运算电路，必须考虑到加法和减法的问题。
加法可以简单的通过一个全加器就能实现，而减法则需要被减数转换成补码再减去2n才可实现。
而最后的结果需要以8421BCD码的形式来输出，所以计算结果大于9时需要加上6（即0110）才可以。
所以我设计的电路图首先是使用四个输入来构成一位十进制数的二进制码，然后通过设计寄存器CP脉冲的频率来使所形成的二进制码在不同的时间分别进入寄存器A和寄存器B，接着为了是延迟时间降到最小，我设计将寄存器A,B中的数输入寄存器C，在一起出给运算电路。
在运算电路中，我又设置了一个脉冲，通过这个脉冲的高低电位来选择使用加法电路或是减法电路。
最后输出的数经过处理再输入8位全加器8fadd 进行相加后以8421BCD码的形式输出。
设计方案包括三个模块：分别是数据输入部分，加/减运算部分，数据输出部分。
关键词：全加器（74283），寄存器A/B（74175），寄存器C（74244），8位全加器8fadd，加法运算电路，减法运算电路，8421BCD码转换电路。
目录简单加/减运算电路 ...................................................................................................................................... I1设计主要内容及要求 .................................................................................................................................. I 2设计过程及论文的基本要求 ...................................................................................................................... I 3时间进度安排 .............................................................................................................. 错误!未定义书签。
数字电子技术课程设计成绩评定表 ............................................................................ 错误!未定义书签。
摘要.............................................................................................................................................................. I I 1 设计任务描述. (1)1.1课程设计题目：简单加/减运算电路 (1)1.2设计主要内容及要求 (1)2 设计思路 (2)3设计方框图 (4)4 各部分电路设计及参数调整 (5)4.1各部分电路设计 (5)4.2各部分参数调整 (16)5 简单加/减运算电路过程分析 (17)5.1简单加/减运算总电路图： (17)5.2电路图的工作过程分析 (17)6 元器件清单 (22)7主要元器件介绍 (23)7.1寄存器74175简单介绍： (23)7.2寄存器74244简单介绍： (24)7.3全加器74283简单介绍： (25)7.4加法器8FADD简单介绍： (26)课程设计总结 (28)致谢 (30)参考文献 (31)附录 (31)简单加/减运算总电路图 (31)1 设计任务描述1.1课程设计题目：简单加/减运算电路1.2 设计主要内容及要求1.2.1设计目的：（1）掌握1位十进制数加法运算电路的构成、原理与设计方法；（2）熟悉QuartusII的仿真方法。
1.2.2基本要求：（1）实现二进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit二进制码加法的BCD调整；（4）根据输入的4bitBCD编码自动判断是加数还是被加数。
1.2.3发挥部分：（1）拓展2位十进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计思路第一步：查资料由于我们使用的是QuartusⅡ仿真软件，这个软件比较新颖。
所以可以说，经过两天的图书馆与网络的地毯式搜索，我发现并没有现成的资料。
但是我们并不是一无所获的，在查资料过程中，我们渐渐的领悟到了简单加减运算电路的原理。
其实简单加减运算电路首先简单需要加数(减数)、被加数(被减数)的输入，然后将其分别存入寄存器中，再一同进入加（减）法运算电路中进行计算，最后输出的数值进行8421BCD码转换输出即可。
第二步：构建电路基本思路整个电路的核心内容和部分是由加法电路和减法电路构成的，我使用的是加减分离的思路，加法是一部分，减法是另一部分的电路，。
它是由一支脉冲（C）来控制的：高电位时执行减法电路；低电位时执行加法电路。
图2.1加/减计算执行电路第三步：构建电路基本框架输入部分：原本我计划十—四线的编码器74147来实现一位十进制数的输入，但是不能实现十进制数0的输出，于是后来我直接使用4个脉冲输入来构成一位十进制数的二进制码，然后通过设计寄存器CP脉冲的频率来使所形成的二进制码在不同的时间分别进入寄存器A和寄存器B中。
加减运算部分：这是整个电路设计的关键部分，由于是多位的二进制计算，所以必须使用全加器，我使用的是加减分离的思路，加法是一部分，减法是另一部分的电路，他们一个脉冲来控制，低电位时执行加法，高电位时执行加法。
输出部分：根据课设题目要求是将结果以8421BCD码的形式输出，所以需要将运算电路所得出的二进制结果加以转换，使之变成8421BCD码的结果。
第四步：完善电路为了减少延迟时间，我特地使用了第三个寄存器（74244），它是一个8输入8输出寄存器，我寄希望它能够将寄存器AB中的数一起送入运算电路，以减少结果的延迟。
图2.2加减运算电路的基本框架图3设计方框图图3.1原理方框图4 各部分电路设计及参数调整4.1各部分电路设计4.1.1数据输入电路设计关于数据输入部分，我采用的是直接由4个脉冲输入来构成一位十进制数的二进制码，再设计寄存器CP脉冲的频率来使所形成的二进制码在不同的时间分别进入寄存器A 和寄存器B中。
为了减少计算结果的延迟，我又设计将这两个寄存器中的值输入寄存器C（74244）中，然后一起送入运算电路。
（a）寄存器AB的选择：我选择的寄存器是74175，此寄存器是4-8线寄存器，而我只需要4个输出端，所以可以让其他四个输出端悬空就可。
图4.1.1 寄存器74175的使用图4.1.2寄存器74175的参数设置图4.1.3 寄存器74175的仿真结果态。
（b）寄存器C的选择：我选择的寄存器是74244，此寄存器是8-8线寄存器，可以同时存储由寄存器AB送来的数，并且一同输出去。
图4.1.4 寄存器74244的使用图4.1.5寄存器74244的参数设置图4.1.6寄存器74244的仿真结果高电平时输出Z。
（C）输入部分的电路设计：图4.1.7 输入部分的电路设计图4.1.8输入部分电路的参数设置图4.1.9输入部分的电路仿真结果设计原理：首先，由4个输入脉冲来构成一位十进制数的二进制码，然后通过设计寄存器CP脉冲的频率来使所形成的二进制码在不同的时间分别进入寄存器A和寄存器B中。
然后再设置寄存器74244的CP脉冲频率传送这两个一位十进制的二进制码。
其频率设置可以见图4.1.8，即：寄存器A的频率可以是寄存器B频率的2倍： f A=2×f B寄存器C的频率可以等于寄存器B频率： f c=f B（注意：由于寄存器C低电平有效，寄存器B为上升边沿存数，所以两者频率的相位必须相差180度）结果如图4.1.9，其中绿色阴影部分就是我们所需要输入的数值。
如果需要不同的输入，我们可以通过设置X来实现。
4.1.2加减运算部分设计关于加减运算电路，我使用的是加减分离的思路，加法是一部分，减法是另一部分的电路，他们一个控制脉冲来控制，低电位时执行加法，高电位时执行加法。
图4.1.10 加减运算电路设计总图（a）加减选择电路（图4.1.10红色方框部分）：这是由16个与门、一个非门和一个控制脉冲组成的。