常见集成芯片管脚图
Dsp2812芯片管脚说明(中文)
TDO
D12
127
93
O/Z
—
EMU0
D11
137
100
I/O/Z
PU
ADC 模拟输入信号 ADCINA7 ADCINA6 ADCINA5 ADCINA4 ADCINA3 ADCINA2 ADCINA1 ADCINA0 B5 D5 E5 A4 B4 C4 D4 A3 167 168 169 170 171 172 173 174 119 120 121 122 123 124 125 126 I I I I I I I I 续表 引脚号 名 字 179 针 176 针 GHH 封装 F5 D1 D2 D3 C1 B1 C3 C2 E2 PGF 封装 9 8 7 6 5 4 3 2 11 128 针 PBK 封装 9 8 7 6 5 4 3 2 11 I/O/Z PU/PDS 说 明 采样/保持 A 的 8 通道模拟输入。在器件未 上电之前 ADC 引脚不会被驱动
118 115 114 1 128
I I I
ADC 模拟电源（3.3V） ADC 数字地 ADC 数字电源（1.8V） I/O 模拟电源（3.3V） I/O 模拟地 电源信号
20 29 42 56 63 74 82 82 102 110
1.8V 或 1.9V 核心数字电源
续表 179 针 176 针 GHH 封装 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VDDAIO VSSAIO VDDIO VDDIO VDDIO VDDIO VDDIO VDDIO VDD3VL G4 K1 L2 P4 K6 P8 M10 L11 K13 J14 G13 E14 B14 D10 C10 B8 B2 A2 J4 L7 L10 N14 G11 E9 N8 PGF 封装 19 32 38 52 58 70 78 86 99 105 113 120 129 142 — 153 1 176 31 64 81 — 114 145 69 128 针 PBK 封装 17 26 26 39 — 53 59 62 73 — — 88 95 — 103 109 1 128 25 49 — — 83 104 52 Flash 核电源（3.3V），上电后所有时间 内都应将该引脚接至 3.3V GPIOA 或 EVA 信号 I/O 数字电源（3.3V） I/O 模拟电源（3.3V） I/O 口模拟地
LM系列芯片管脚分布及其功能
TL082是一通用的J-FET双运算放大器。
其特点是：●较低的办入偏置电压和偏置电流；●输出设有短路保护电路；●输入级具有较高的输入阻抗；●内建频率补偿电路；●较高的压摆率:16V/us(典型值);●最大工作电压：Vccmax=+/-18V.TL082典型应用电路LM324LM324引脚图简介：LM324系列器件为价格便宜的带有真差动输入的四运算放大器。
与单电源应用场合的标准运算放大器相比，它们有一些显著优点。
该四放大器可以工作在低到3.0伏或者高到32伏的电源下，静态电流为MC1741的静态电流的五分之一。
共模输入范围包括负电源，因而消除了在许多应用场合中采用外部偏置元件的必要性。
每一组运算放大器可用图1所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“Vo”为输出端。
两个信号输入端中，Vi-（-）为反相输入端，表示运放输出端Vo的信号与该输入端的位相反；Vi+（+）为同相输入端，表示运放输出端Vo的信号与该输入端的相位相同。
LM324的引脚排列见图2。
参数描述：运放类型:低功率放大器数目:4 带宽:1.2MHz 针脚数:14 工作温度范围:0°C to +70°C 封装类型:SOIC 3dB带宽增益乘积:1.2MHz 变化斜率:0.5V/μs 器件标号:324 器件标记:LM324AD 增益带宽:1.2MHz 工作温度最低:0°C 工作温度最高:70°C 放大器类型:低功耗温度范围:商用电源电压最大:32V 电源电压最小:3V 芯片标号:324 表面安装器件:表面安装输入偏移电压最大:7mV 运放特点:高增益频率补偿运算逻辑功能号:324 额定电源电压, +:15V LM324的特点： 1.短路保护输出 2.真差动输入级 3.可单电源工作：3V-32V 4.低偏置电流：最大100nA 5.每封装含四个运算放大器。
6122芯片
WD6122 红外遥控发射电路WD6122 芯片是通用红外遥控发射集成电路,采用CMOS 工艺制造,最多可外接64个按键,并有三组双重按键。
封装形式为SOP-24和SOP-20。
一.特点z低压CMOS 工艺制造z工作电压范围宽z通过外部接法最多可产生65536种用户码z可通过SEL管脚选择，最多可支持128+ 6条指令码z SOP-24、SOP-20、COB封装形式可选二. 应用范围z VCD、DVD 播放机、电视机、组合音响设备、电视机顶盒三. 产品规格分类z WD6122-001：SEL2接GND ，ROM中数据为0z WD6122-002：SEL2接ＶＤＤ，用户专用模式四. 结构框图WD6122 红外遥控发射电路五. 管脚图及管脚说明1. 管脚图2. 管脚说明管脚号 符号 输入输出 功能描述23、24、1~6 KI0-KI7 I 键扫描输入端7 REM O数据输出管脚（遥控输出）8 Vdd 电源正极9 SEL I 选择管脚10 OSCO O 振荡器管脚（输出）11 OSCI I 振荡器管脚（输入）12 Vss 电源负极13 LMP O 输出LED指示（呈闪烁状态）21~14 KI/O0~KI/O7I/O 键扫描输入/输出管脚22 CCS I 键扫描输入WD6122 红外遥控发射电路六. 功能说明1. 编码方式WD6122时被传送。
码型结构如下：引导码由一个9ms的载波波形和4.5ms的关断时间构成，它作为随后发射的码的引导，这样当接收系统是由微处理器构成的时候，能更有效地处理码的接收与检测及其它各项控制之间的时序关系。
编码采用脉冲位置调制方式（PPM）。
利用脉冲之间的时间间隔来区分“0”和“1”。
每次8位的码被传送之后，它们的反码也被传送，减少了系统的误码率。
2．键盘输入矩阵WD6122键盘输入矩阵请参考下图：3．按键输入WD6122 在键扫描输入端KI0~KI7 和键扫描定时信号输入/输出端KI/O0~KI/O7构成的8×8 矩阵上共设置64 个按键。
精选5芯片引脚图及引脚描述
555芯片引脚图及引脚描述555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
555集成电路管脚,工作原理,特点及典型应用电路介绍.1 555集成电路的框图及工作原理555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。
但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。
此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。
由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。
2. 555芯片管脚介绍555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。
集成块管脚定义
定义
功能说明 电源正极
输出/输入
编号 8
名称 SDIO
描述
功能说明 数据
SEG4 -SE G27 DPO VDD ROSC P RESE T X32I X32O POWE R/B DET BATL OW RDRC /HKS
DTMF O/M UTE
DM ROW4
VOL2 /CT RL
VOL1
输出 /输 入
输出
输出 输出
输入 输入 输出
输出 输入 输入 输入 电源 输出 输出
LCD 信 号 输出 脚
脉冲 输 出脚
数字 正 电源 端
RC 振 荡输 入 脚 系统 复 位输 入 脚（ 低 电平 有 效） 32K 晶 振 输入 脚 32K 晶 振 输出 脚 阿拉 伯 语报 号 电源 控 制脚 /电 池 检测 输 入 静音 输 出脚 芯片 唤 醒输 入 脚
芯片 唤 醒输 入 脚 叉簧 检 测输 入 脚 芯片 唤 醒输 入 脚 功能 选 择脚 ， 收 CALL 时阻抗匹配控制输出脚/音乐保留并机解除输入脚。 内置普通铃声输出 /外接振铃 IC 的铃声控制/免提音量控制 外挂录音 IC 时为录音控制脚，不挂录音 IC 可悬空
键盘 输 出脚 地 外挂录音 IC 时为放音控制脚，不挂录音 IC 时可不邦 键盘 输 入脚 ， 内部 有 上拉 电 阻 并机 检 测输 入 脚 和弦 音 乐输 出 模拟 地 双音 频 信号 输 出脚 /保 留 音乐 输 出
25
LED 录音指示，控制咪头供电
26 VSSD2 地
27 RECORD 录音控制，低电平有效
28 VCCD 正电源
2
参数项 脉冲速率 断续比 暂停时间 闪断时间
收 CALL 灵敏度
74LS系列主要芯片引脚及参数
<74LS00引脚图>74l s00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│ 2输入四正与非门 74LS00│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND74LS00真值表：A＝1 B=1 Y=0A＝0 B=1 Y=1A＝1 B=0 Y=1A＝0 B=0 Y=174HC138基本功能74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138图74ls138译码器内部电路3线-8线译码器74LS138的功能表备注：这里的输入端的三个A0～1有的原理图中也用A B C表示（如74H138.pdf中所示，试用于普中科技的HC-6800 V2.2单片机开发板）。
<74ls138功能表>74LS138逻辑图无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
74系列芯片引脚图
类别 电路简称 四位比较器 74LS85
A3 B3
数据输入 A2 B2 A1 B1
真值表 A0 B0
级联输入
输出
A>B A<B A=B A>B A<B A=B
A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
GND 8
7744LLSS17124
16 Vcc 15 1CLR 14 2CLR 13 2CK 12 2K 11 2J 10 2PR 9 2Q
(a) JK 触发器 74112 引脚图
Y0 1
Y1 2
Y2 3 Y3 4 Y4 5 Y5 6 Y6 7 GND 8
7474LLSS7442
16 Vcc
15 A0 14 A1
13 A2 12 A3 11 Y9 10 Y8 9 Y7
图 3.2 74LS42 引脚图
74LS04
B1
C2
LT 3 BI/RBO 4
RBI 5 D6 A7
GND 8
747L4LSS7448
16 Vcc 15 f 14 g
13 a 12 b 11 c 10 d 9e
图 3.3 74LS48 引脚图
常用 74 系列 TTL 集成电路
真值表
时钟 CP J K
X
XX
X
XX
↓
00
↓
10
↓
01
↓
11
输出 清零（Q=0） 置 1（Q=1） 保持（Q=Qn）
Q=1 Q=0 翻转（Q=/Q）
电路引脚图
类别
电路简 称
74系列部分芯片引脚图
常见数字逻辑器件中文注解及管脚图——74系列——74LS00 TTL 2输入端四与非门74LS01 TTL 集电极开路2输入端四与非门74LS02 TTL 2输入端四或非门74LS03 TTL 集电极开路2输入端四与非门74LS04 TTL 六反相器74LS05 TTL 集电极开路六反相器74LS06 TTL 集电极开路六反相高压驱动器74LS07 TTL 集电极开路六正相高压驱动器74LS08 TTL 2输入端四与门74LS09 TTL 集电极开路2输入端四与门74LS10 TTL 3输入端3与非门74LS107 TTL 带清除主从双J-K触发器74LS109 TTL 带预置清除正触发双J-K触发器74LS11 TTL 3输入端3与门74LS112 TTL 带预置清除负触发双J-K触发器74LS12 TTL 开路输出3输入端三与非门74LS121 TTL 单稳态多谐振荡器74LS122 TTL 可再触发单稳态多谐振荡器74LS123 TTL 双可再触发单稳态多谐振荡器74LS125 TTL 三态输出高有效四总线缓冲门74LS126 TTL 三态输出低有效四总线缓冲门74LS13 TTL 4输入端双与非施密特触发器74LS132 TTL 2输入端四与非施密特触发器74LS133 TTL 13输入端与非门74LS136 TTL 四异或门74LS138 TTL 3-8线译码器/复工器74LS139 TTL 双2-4线译码器/复工器74LS14 TTL 六反相施密特触发器74LS145 TTL BCD—十进制译码/驱动器74LS15 TTL 开路输出3输入端三与门74LS150 TTL 16选1数据选择/多路开关74LS151 TTL 8选1数据选择器74LS153 TTL 双4选1数据选择器74LS154 TTL 4线—16线译码器74LS155 TTL 图腾柱输出译码器/分配器74LS156 TTL 开路输出译码器/分配器74LS157 TTL 同相输出四2选1数据选择器74LS158 TTL 反相输出四2选1数据选择器74LS16 TTL 开路输出六反相缓冲/驱动器74LS160 TTL 可预置BCD异步清除计数器74LS161 TTL 可予制四位二进制异步清除计数器74LS162 TTL 可预置BCD同步清除计数器74LS163 TTL 可予制四位二进制同步清除计数器74LS164 TTL 八位串行入/并行输出移位寄存器74LS165 TTL 八位并行入/串行输出移位寄存器74LS166 TTL 八位并入/串出移位寄存器74LS169 TTL 二进制四位加/减同步计数器74LS17 TTL 开路输出六同相缓冲/驱动器74LS170 TTL 开路输出4×4寄存器堆74LS173 TTL 三态输出四位D型寄存器74LS174 TTL 带公共时钟和复位六D触发器74LS175 TTL 带公共时钟和复位四D触发器74LS180 TTL 9位奇数/偶数发生器/校验器74LS181 TTL 算术逻辑单元/函数发生器74LS185 TTL 二进制—BCD代码转换器74LS190 TTL BCD同步加/减计数器74LS191 TTL 二进制同步可逆计数器74LS192 TTL 可预置BCD双时钟可逆计数器74LS193 TTL 可预置四位二进制双时钟可逆计数器74LS194 TTL 四位双向通用移位寄存器74LS195 TTL 四位并行通道移位寄存器74LS196 TTL 十进制/二-十进制可预置计数锁存器74LS197 TTL 二进制可预置锁存器/计数器74LS20 TTL 4输入端双与非门74LS21 TTL 4输入端双与门74LS22 TTL 开路输出4输入端双与非门74LS221 TTL 双/单稳态多谐振荡器74LS240 TTL 八反相三态缓冲器/线驱动器74LS241 TTL 八同相三态缓冲器/线驱动器74LS243 TTL 四同相三态总线收发器74LS244 TTL 八同相三态缓冲器/线驱动器74LS245 TTL 八同相三态总线收发器74LS247 TTL BCD—7段15V输出译码/驱动器74LS248 TTL BCD—7段译码/升压输出驱动器74LS249 TTL BCD—7段译码/开路输出驱动器74LS251 TTL 三态输出8选1数据选择器/复工器74LS253 TTL 三态输出双4选1数据选择器/复工器74LS256 TTL 双四位可寻址锁存器74LS257 TTL 三态原码四2选1数据选择器/复工器74LS258 TTL 三态反码四2选1数据选择器/复工器74LS259 TTL 八位可寻址锁存器/3-8线译码器74LS26 TTL 2输入端高压接口四与非门74LS260 TTL 5输入端双或非门74LS266 TTL 2输入端四异或非门74LS27 TTL 3输入端三或非门74LS273 TTL 带公共时钟复位八D触发器74LS279 TTL 四图腾柱输出S-R锁存器74LS28 TTL 2输入端四或非门缓冲器74LS283 TTL 4位二进制全加器74LS290 TTL 二/五分频十进制计数器74LS293 TTL 二/八分频四位二进制计数器74LS295 TTL 四位双向通用移位寄存器74LS298 TTL 四2输入多路带存贮开关74LS299 TTL 三态输出八位通用移位寄存器74LS30 TTL 8输入端与非门74LS32 TTL 2输入端四或门74LS322 TTL 带符号扩展端八位移位寄存器74LS323 TTL 三态输出八位双向移位/存贮寄存器74LS33 TTL 开路输出2输入端四或非缓冲器74LS347 TTL BCD—7段译码器/驱动器74LS352 TTL 双4选1数据选择器/复工器74LS353 TTL 三态输出双4选1数据选择器/复工器74LS365 TTL 门使能输入三态输出六同相线驱动器74LS366 TTL 门使能输入三态输出六反相线驱动器74LS367 TTL 4/2线使能输入三态六同相线驱动器74LS368 TTL 4/2线使能输入三态六反相线驱动器74LS37 TTL 开路输出2输入端四与非缓冲器74LS373 TTL 三态同相八D锁存器74LS374 TTL 三态反相八D锁存器74LS375 TTL 4位双稳态锁存器74LS377 TTL 单边输出公共使能八D锁存器74LS378 TTL 单边输出公共使能六D锁存器74LS379 TTL 双边输出公共使能四D锁存器74LS38 TTL 开路输出2输入端四与非缓冲器74LS380 TTL 多功能八进制寄存器74LS39 TTL 开路输出2输入端四与非缓冲器74LS390 TTL 双十进制计数器74LS393 TTL 双四位二进制计数器74LS40 TTL 4输入端双与非缓冲器74LS42 TTL BCD—十进制代码转换器74LS352 TTL 双4选1数据选择器/复工器74LS353 TTL 三态输出双4选1数据选择器/复工器74LS365 TTL 门使能输入三态输出六同相线驱动器74LS366 TTL 门使能输入三态输出六反相线驱动器74LS367 TTL 4/2线使能输入三态六同相线驱动器74LS368 TTL 4/2线使能输入三态六反相线驱动器74LS37 TTL 开路输出2输入端四与非缓冲器74LS373 TTL 三态同相八D锁存器74LS374 TTL 三态反相八D锁存器74LS375 TTL 4位双稳态锁存器74LS377 TTL 单边输出公共使能八D锁存器74LS378 TTL 单边输出公共使能六D锁存器74LS379 TTL 双边输出公共使能四D锁存器74LS38 TTL 开路输出2输入端四与非缓冲器74LS380 TTL 多功能八进制寄存器74LS39 TTL 开路输出2输入端四与非缓冲器74LS390 TTL 双十进制计数器74LS393 TTL 双四位二进制计数器74LS40 TTL 4输入端双与非缓冲器74LS447 TTL BCD—7段译码器/驱动器74LS45 TTL BCD—十进制代码转换/驱动器74LS450 TTL 16:1多路转接复用器多工器74LS451 TTL 双8:1多路转接复用器多工器74LS453 TTL 四4:1多路转接复用器多工器74LS46 TTL BCD—7段低有效译码/驱动器74LS460 TTL 十位比较器74LS461 TTL 八进制计数器74LS465 TTL 三态同相2与使能端八总线缓冲器74LS466 TTL 三态反相2与使能八总线缓冲器74LS467 TTL 三态同相2使能端八总线缓冲器74LS468 TTL 三态反相2使能端八总线缓冲器74LS469 TTL 八位双向计数器74LS47 TTL BCD—7段高有效译码/驱动器74LS48 TTL BCD—7段译码器/内部上拉输出驱动74LS490 TTL 双十进制计数器74LS491 TTL 十位计数器74LS498 TTL 八进制移位寄存器74LS50 TTL 2-3/2-2输入端双与或非门74LS502 TTL 八位逐次逼近寄存器74LS503 TTL 八位逐次逼近寄存器74LS51 TTL 2-3/2-2输入端双与或非门74LS533 TTL 三态反相八D锁存器74LS534 TTL 三态反相八D锁存器74LS54 TTL 四路输入与或非门74LS540 TTL 八位三态反相输出总线缓冲器74LS55 TTL 4输入端二路输入与或非门74LS563 TTL 八位三态反相输出触发器74LS564 TTL 八位三态反相输出D触发器74LS573 TTL 八位三态输出触发器74LS574 TTL 八位三态输出D触发器74LS645 TTL 三态输出八同相总线传送接收器74LS670 TTL 三态输出4×4寄存器堆74LS73 TTL 带清除负触发双J-K触发器74LS74 TTL 带置位复位正触发双D触发器74LS76 TTL 带预置清除双J-K触发器74LS83 TTL 四位二进制快速进位全加器74LS85 TTL 四位数字比较器74LS86 TTL 2输入端四异或门74LS90 TTL 可二/五分频十进制计数器74LS93 TTL 可二/八分频二进制计数器74LS95 TTL 四位并行输入（输出移位寄存器）74LS97 TTL 6位同步二进制乘法器。
74系列芯片引脚图及逻辑功能表
74LS11——3输入端3与门管脚图及逻辑功能表
74LS20——4输入端双与非门管脚图及逻辑功能表
74LS21——4输入端双与门管脚图及逻辑功能表
74LS27——3输入端三或非门管脚图及逻辑功能表
74LS42——BCD/十进制译码器管脚图及逻辑功能表
74LS138——3-8线译码器管脚图及逻辑功能表
74LS139——双2-4线译码器管脚图及逻辑功能表
74LS148——8-3线优先编码器管脚图及逻辑功能表
74LS151——八选一数据选择器管脚图及逻辑功能表
74LS153——双4选1数据选择器管脚图及逻辑功能表
74LS47——4线7段显示译码器，低电平有效，驱动共阳数码管
74LS55——双4输入与或非门
74LS54——4-2-3
与或非门
74LS08——2输入4与门。
计算机组成原理+常用集成芯片型号及引脚图
X
X X
L L…. . .L
QA0QBO... QHO
H QAn...QGn
L QAn...QGn
H
L
X X
H
↑
H H
H
↑
L X
H
↑
X L
L QAn...QGn
74LS183双保存全加器功能表
输入
输出
Cn B A
ΣCn+1
L L L
L L
L L H
H L
L H L
H L
L H H
L H
H L L
H L
H L H
L H
H H L
L H
H H H
H H
74LS244 8位缓冲器及线驱动器
2114RAM管脚图功能表
CS
R/W
I/O
工作
模式
A0～A9
地址
1
X
高阻
不选中
CS
片选
0
0
0
写0
R/W
读/写
0
0
1
写1
I/00～I/03
数据
入/出
0
1
Dout
读出
VDD
正电源
VSS
地
74LS181四位算术逻辑运算器
附录2常用集成芯片型号及引脚图
74LS00二输入四与非门74LS04六反向器
74LS08二输入四与门74LS20四输入双与非门
74LS30 8输入与非门74LS32 2输入四或门
74LS51 2-2 3-3输入双与或非门
74LS74双D触发器74LS86二输入四异或门
输入
输出
KONKA F2165各集成芯片引脚功能
KONKA F2165各集成芯片引脚功能LC863328A各引脚功能引脚符号功能直流电压(V)待机有信号1 BASS_ON/OFF 重低音开/关 1.28/0.12 S_SEL S端选择 5.03 RADIO_P十收音机节目选择 04 RADIO_SW 收音机开关 0.015 VOL 音量控制 0～5.06 AUDIO_SW 音频开关 0.01-5.07 POW 待机开关 0.05-4.938 VT 调谐控制 5-09 GND 接地端 010 XTAL1 外接晶振 1.4011 X_TAl2 外接晶振 2.2012 VDD 5V电源 5.013 KEY_IN 键盘控制输入 0.3314 AFT_IN AFT输入 0.15 -2.3115 ACC_IN ACC输入 0-1.3016 RADIO_BAND 广播收音波段控制 017 RESET 清零复位 5.018 FILT 滤波器 3.2319 OPIION_SEL 自选模拟量 020 V—SYNC 场同步输入 5.0 -4.722 OSD—R 红字符输出 4.8- 0.0123 OSD—C 绿字符输出 4.8- 0.0124 OSD—B 蓝字符输出 4.8- 0.0125 BLANK 字符消隐输出 4.8 -0.0126 HALFTONE 半透明控制 4.8- 0.0127 DATA 数据线 4.7428 CIDCK 时钟线 4.8329 SDA I2C总线数据线 5.030 SCL I2C总线时钟线 5.0- 4.831 SAFrY 保护控制信号输入端 0.83- 5.032 PC PC接口 5.033 SD 同步识别信号输入 0.30- 1.234 REMOCON 遥控信号输入 4.235 SIF1 NTSC中频切换 5.036 RADIO_P- 收音机节目选择 5.037 TV／AV TV／AV切换 0.06-538 AV1／AV2 AVl／AY2转换 0.06-539 MUET 静音 0.06-540 BAND3_BU 频段切换3 0.0-0.2241 BAND2_BH 频段切换2 5.042 BAND1_BL 频段切换1 5.0表注1.电压值是用数字万用表实测，电阻值用MF—47型普通万用表Rx1k挡实测。
555芯片引脚图
555芯片引脚图,555管脚图
2009年05月03日 23:33 本站整理作者：佚名用户评论（）
关键字：
555芯片引脚图
555 定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。
555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555引脚图如下所示。
555引脚图
555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上.下比较器提供基准电压.所以称之为555. 555属于cmos工艺制造.
555引脚图介绍如下
1地 GND
2触发
3输出
4复位
5控制电压
6门限(阈值）
7放电
8电源电压Vcc
应用十分广泛.
下面是一个简单的555电路应用
555应用电路图。
常用集成组合逻辑电路芯片( 一体化 ).
…
Ym-1
2.集成组合电路使用方法举例（1）查询集成电路手册 1）*3 线 - 8 线译码器逻辑图
— 输出低电平有效 0 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1
Y7
& A2 A2 A1 A1 A0 A0
Y6
&
Y5
&
Y4
&
Y3
&
Y2
&
Y1
&
Y0
&
1 1
1
1
1
1
A2 0 1 0 1
BI / RBO
输
出 a b c d e f g 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0
(完整版)555芯片引脚图及引脚描述
555芯片引脚图及引脚描述555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
555集成电路管脚,工作原理,特点及典型应用电路介绍.1 555集成电路的框图及工作原理555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。
但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。
此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。
由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。
2. 555芯片管脚介绍555集成电路是8脚封装，双列直插型，如图2(A)所示，按输入输出的排列可看成如图2(B)所示。
芯片引脚图及引脚描述
芯片引脚图及引脚描述文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]555芯片引脚图及引脚描述555的8脚是集成电路工作电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A1的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器A2接在R2与R3之间，A2的同相输入端电位被固定在UCC/3上。
1脚为地。
2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于时，不管2、6脚状态如何，输出端3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
555集成电路管脚,工作原理,特点及典型应用电路介绍.1 555集成电路的框图及工作原理555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。
但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测。
此外，还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，用于交流信号源、电源变换、频率变换、脉冲调制等。
由于它工作可靠、使用方便、价格低廉，目前被广泛用于各种电子产品中，555集成电路内部有几十个元器件，有分压器、比较器、基本R-S触发器、放电管以及缓冲器等，电路比较复杂，是模拟电路和数字电路的混合体，如图1所示。
74系列芯片引脚图及逻辑功能表
74LS11——3输入端3与门管脚图及逻辑功能表
74LS20——4输入端双与非门管脚图及逻辑功能表
74LS21——4输入端双与门管脚图及逻辑功能表
74LS27——3输入端三或非门管脚图及逻辑功能表
74LS42——BCD/十进制译码器管脚图及逻辑功能表
74LS138——3-8线译码器管脚图及逻辑功能表
74LS139——双2-4线译码器管脚图及逻辑功能表
74LS148——8-3线优先编码器管脚图及逻辑功能表
74LS151——八选一数据选择器管脚图及逻辑功能表
74LS153——双4选1数据选择器管脚图及逻辑功能表
74LS47——4线7段显示译码器，低电平有效，驱动共阳数码管
74LS55——双4输入与或非门74LS54——4-2-3与或非门
74LS08——2输入4与门
如有侵权请联系告知删除，感谢你们的配合！。
555芯片引脚图及引脚描述
555芯片引脚图及引脚描述之蔡仲巾千创作555的8脚是集成电路工作电压输入端, 电压为5～18V, 以UCC暗示；从分压器上看出, 上比力器A1的５脚接在R1和R2之间, 所以5脚的电压固定在2UCC/3上；下比力器A2接在R2与R3之间, A2的同相输入端电位被固定在UCC/3上.1脚为地.2脚为触发输入端；3脚为输出端, 输出的电平状态受触发器控制, 而触发器受上比力器6脚和下比力器2脚的控制.当触发器接受上比力器A1从R脚输入的高电平时, 触发器被置于复位状态, 3脚输出低电平；2脚和6脚是互补的, 2脚只对低电平起作用, 高电平对它不起作用, 即电压小于1Ucc/3, 此时3脚输出高电平.6脚为阈值端, 只对高电平起作用, 低电平对它不起作用, 即输入电压年夜于2 Ucc/3, 称高触发端, 3脚输出低电平, 但有一个先决条件, 即2脚电位必需年夜于1Ucc/3时才有效.3脚在高电位接近电源电压Ucc, 输出电流最年夜可打200mA.4脚是复位端, 当4脚电位小于0.4V时, 不论2、6脚状态如何, 输出端3脚都输出低电平.5脚是控制端.7脚称放电端, 与3脚输出同步, 输出电平一致, 但7脚其实不输出电流, 所以3脚称为实高（或低）、7脚称为虚高.555集成电路管脚,工作原理,特点及典范应用电路介绍.1 555集成电路的框图及工作原理555集成电路开始是作按时器应用的, 所以叫做555按时器或555时基电路.但后来经过开发, 它除作按时延时控制外, 还可用于调光、调温、调压、调速等多种控制及计量检测.另外, 还可以组成脉冲振荡、单稳、双稳和脉冲调制电路, 用于交流信号源、电源变换、频率变换、脉冲调制等.由于它工作可靠、使用方便、价格昂贵, 目前被广泛用于各种电子产物中, 555集成电路内部有几十个元器件, 有分压器、比力器、基本R-S触发器、放电管以及缓冲器等, 电路比力复杂, 是模拟电路和数字电路的混合体, 如图1所示.2. 555芯片管脚介绍555集成电路是8脚封装, 双列直插型, 如图2(A)所示, 按输入输出的排列可看成如图2(B)所示.其中6脚称阈值端(TH), 是上比力器的输入；2脚称触发端(TR), 是下比力器的输入；3脚是输出端(Vo), 它有O和1两种状态, 由输入端所加的电平决定；7脚是放电端(DIS), 它是内部放电管的输出, 有悬空和接地两种状态, 也是由输入真个状态决定；4脚是复位端(MR), 加上低电平时可使输出为低电平；5脚是控制电压端(Vc),可用它改变上下触发电平值；8脚是电源端, 1脚是地端.图2 555集成电路封装图我们也可以把555电路等效成一个带放电开关的R-S触发器,如图3(A)所示, 这个特殊的触发器有两个输入端：阈值端(TH)可看成是置零端R, 要求高电平, 触发端(TR)可看成是置位端S, 要求低电平, 有一个输出端Vo, Vo可等效成触发器的Q端, 放电端(DIS)可看成是由内部放电开关控制的一个接点, 由触发器的Q端控制：Q=1时DIS端接地, Q=0时DIS端悬空.另外还有复位端MR, 控制电压端Vc, 电源端VDD和地端GND.这个特殊的触发器有两个特点：(1)两个输入真个触发电平要求一高一低, 置零端R即阈值端(TH)要求高电平, 而置位端s即触发端(TR)则要求低电乎;(2)两个输入真个触发电平使输动身生翻转的阈值电压值也分歧, 当V c端不接控制电压时, 对TH(R)端来讲, >2/3VDD是高电平1,<2/3VDD是低电平0：而对TR(S)端来讲, >1/3VDD是高电平1, <1/3VDD是低电平0.如果在控制端(Vc)上控制电压Vc时, 这时上触发电平就酿成Vc值, 下触发电平就酿成1/2Vc值, 可见改变控制真个控制电压值就可以改变上下触发电平值.它的功能表见图3(B)所示.6. 555振荡器电路(无稳电路)由555按时器构成的多谐振荡器如图9(a)所示, 其工作波形见图9(b).接通电源后, 电源VDD通过R1和R2对电容C充电, 当Uc<1/3VDD时, 振荡器输出Vo=1, 放电管截止.当Uc充电到≥2/3VDD后, 振荡器输出Vo翻转成0, 此时放电管导通, 使放电端(DIS)接地, 电容C通过R2对地放电, 使Uc下降.当Uc下降到≤1/3VDD后, 振荡器输出Vo又翻转成1, 此时放电管又截止, 使放电端(DIS)不接地, 电源VDD通过R1和R2又对电容C充电, 又使Uc从1/3VDD上升到2/3VDD,触发器又发生翻转, 如此周而复始, 从而在输出端Vo获得连续变动的振荡脉冲波形.脉冲宽度TL≈0.7R2C, 由电容C放电时间决定；TH=0.7(R1+R2)C, 由电容C充电时间决定, 脉冲周期T≈TH+TL.。