常用芯片管脚引脚图
Dsp2812芯片管脚说明(中文)
TDO
D12
127
93
O/Z
—
EMU0
D11
137
100
I/O/Z
PU
ADC 模拟输入信号 ADCINA7 ADCINA6 ADCINA5 ADCINA4 ADCINA3 ADCINA2 ADCINA1 ADCINA0 B5 D5 E5 A4 B4 C4 D4 A3 167 168 169 170 171 172 173 174 119 120 121 122 123 124 125 126 I I I I I I I I 续表 引脚号 名 字 179 针 176 针 GHH 封装 F5 D1 D2 D3 C1 B1 C3 C2 E2 PGF 封装 9 8 7 6 5 4 3 2 11 128 针 PBK 封装 9 8 7 6 5 4 3 2 11 I/O/Z PU/PDS 说 明 采样/保持 A 的 8 通道模拟输入。在器件未 上电之前 ADC 引脚不会被驱动
118 115 114 1 128
I I I
ADC 模拟电源（3.3V） ADC 数字地 ADC 数字电源（1.8V） I/O 模拟电源（3.3V） I/O 模拟地 电源信号
20 29 42 56 63 74 82 82 102 110
1.8V 或 1.9V 核心数字电源
续表 179 针 176 针 GHH 封装 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VDDAIO VSSAIO VDDIO VDDIO VDDIO VDDIO VDDIO VDDIO VDD3VL G4 K1 L2 P4 K6 P8 M10 L11 K13 J14 G13 E14 B14 D10 C10 B8 B2 A2 J4 L7 L10 N14 G11 E9 N8 PGF 封装 19 32 38 52 58 70 78 86 99 105 113 120 129 142 — 153 1 176 31 64 81 — 114 145 69 128 针 PBK 封装 17 26 26 39 — 53 59 62 73 — — 88 95 — 103 109 1 128 25 49 — — 83 104 52 Flash 核电源（3.3V），上电后所有时间 内都应将该引脚接至 3.3V GPIOA 或 EVA 信号 I/O 数字电源（3.3V） I/O 模拟电源（3.3V） I/O 口模拟地
74ls373引脚图管脚功用表阐明
74ls373引脚图管脚功用表阐明74ls373是常用的地址锁存器芯片，它本质是一个是带三态缓冲输出的8D触发器，在单片机体系中为了拓展外部存储器，一般需求一块74ls373芯片，74ls373内部构造图与74ls373引脚图(1).1脚是输出使能(OE),是低电平有用,当1脚是高电往常,不论输入3、4、7、8、13、14、17、18怎么,也不论11脚(锁存操控端,G)怎么,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)悉数呈现高阻状况(或许叫浮空状况);(2).当1脚是低电往常,只需11脚(锁存操控端,G)上呈现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)当即呈现输入脚3、4、7、8、13、14、17、18的状况.锁存端LE由高变低时，输出端8位信息被锁存，直到LE端再次有用。
当三态门使能信号OE为低电往常，三态门导通，容许Q0~Q7输出，OE为高电往常，输出悬空。
当74LS373用作地址锁存器时，应使OE为低电平，此刻锁存使能端C为高电往常，输出Q0~Q7状况与输入端D1~D7状况一样；当C发作负的跳变时，输入端D0~D7数据锁入Q0~Q7。
51单片机的ALE信号能够直接与74LS373的C联接。
1D~8D为8个输入端。
1Q~8Q为8个输出端。
G是数据锁存操控端；当G=1时，锁存器输出端同输入端；当G由1变为0时，数据输入锁存器中。
OE为输出容许端；当OE=0时，三态门翻开；当OE=1时，三态门封闭，输出呈高阻状况。
在MCS-51单片机体系中，常选用74LS373作为地址锁存器运用，其联接办法如上图所示。
其间输入端1D~8D接至单片机的P0口，输出端供给的是低8位地址，G端接至单片机的地址锁存容许信号ALE。
输出容许端OE接地，标明输出三态门一向翻开。
80C51单片机引脚图及引脚功能介绍
80C51单片机引脚图及引脚功能介绍首先我们来介绍一下单片机的引脚图及引脚功能(如下图所示)，引脚的具体功能将在下面详细介绍单片机的40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。
⒈ 电源:⑴ VCC - 芯片电源，接+5V；⑵ VSS - 接地端；⒉ 时钟:XTAL1、XTAL2 - 晶体振荡电路反相输入端和输出端。
⒊ 控制线:控制线共有4根，⑴ ALE/PROG:地址锁存允许/片内EPROM编程脉冲① ALE功能：用来锁存P0口送出的低8位地址② PROG功能：片内有EPROM的芯片，在EPROM 编程期间，此引脚输入编程脉冲。
⑵ PSEN:外ROM读选通信号。
⑶ RST/VPD:复位/备用电源。
① RST（Reset）功能：复位信号输入端。
② VPD功能：在Vcc掉电情况下，接备用电源。
⑷ EA/Vpp:内外ROM选择/片内EPROM编程电源。
① EA功能：内外ROM选择端。
② Vpp功能：片内有EPROM的芯片，在EPROM编程期间，施加编程电源Vpp。
⒋ I/O线80C51共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。
P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。
拿到一块单片机，想要使用它，首先必须要知道怎样去连线，我们用的一块89C51的芯片为例，我们就看一下如何给它连线。
1、电源：这当然是必不可少的了。
单片机使用的是5V电源，其中正极接40管脚，负极（地）接20管脚。
2、振蒎电路：单片机是一种时序电路，必须供给脉冲信号才能正常工作，在单片机内部已集成了振荡器，使用晶体振荡器，接18、19脚。
只要买来晶体震荡器，电容，连上就能了，按图1接上即可。
3、复位管脚：按图1中画法连好，至于复位是何含义及为何需要复要复位，在单片机功能中介绍。
4、 EA管脚：EA管脚接到正电源端。
至此，一个单片机就接好，通上电，单片机就开始工作了。
我们的第一个任务是要用单片机点亮一只发光二极管LED，显然，这个LED必须要和单片机的某个管脚相连，不然单片机就没法控制它了，那么和哪个管脚相连呢？单片机上除了刚才用掉的5个管脚，还有35个，我们将这个LED和1脚相连。
LED显示屏常用IC管脚说明
LED显示屏常用器件的介绍1．ＩＣ的管脚功能IC芯片分别：74HC245、74HC595、74HC138、74HC04、4953。
各IC管脚功能如下：A: 74HC245功能是放大及缓冲。
各引脚如图20 和1接电源(+5V)19脚和10脚接电源地(GND)当电源是以上接时：输入脚分别为2、3、4、5、6、7、8、9。
输出脚分别为11、12、13、14、15、16、17、18注：2脚输入时，18脚输出。
其它脚以此类推。
B：74HC138功能是8选1译码器，输出为8行。
控制行数据。
各引脚如图第8脚GND，电源地。
第15脚VCC，电源正极第1-3脚A、B、C，输入脚。
第4-6脚选通输入端，（一般第5脚为EN ）9-15脚和第7脚输出端。
C：74HC595功能是8位串入串、并出移位寄存器。
控制列数据。
各引脚如图16脚和10脚接电源（+5V），13脚和8脚接电源地（GND）。
列信号输出脚：1、2、3、4、5、6、7、15。
第一列输出脚为7脚，以此类推。
另第八列输出脚为15脚。
数据信号输入脚（Din）为14，数据信号输出脚（Din）为9。
锁存信号脚（L）为12脚，移位信号脚为11脚。
D：74HC04功能是六带缓冲反相器，控制使零信号（EN）。
各引脚如下图15脚接电源（+5V），7脚电源地（GND）。
信号输入脚为：1、3、5、9、11、13。
信号输出脚为：2、4、6、8、10、12。
E：4953行管功能是开关作用，每个行管控制2行。
1脚和3脚接电源（+5V）。
信号输入脚：2、4。
信号输出脚：5、6、7、8。
5脚和6脚为一组输入，7脚和8脚、5脚和6脚为一组输出。
TB62726与5026 5024 16126的作用：LED驱动芯片，16位移位锁存器。
第1脚GND，电源地。
第24脚VCC，电源正极第2脚DATA，串行数据输入第3脚CLK，时钟输入.第4脚STB，锁存输入 .第23脚输出电流调整端，接电阻调整第22脚DOUT，串行数据输出第21脚EN，使能输入第5-12脚和13-20脚驱动输出端。
芯片管脚一览图
74ls00 2输入四与非门
74ls02 2输入四或非门
74ls04 六倒相器
74ls08 2输入四与门
74ls20 4输入双与非门
74ls32 2输入四或门
74ls74 正沿触发双d型触发器(带预置端和清除端) 74ls90 十进制计数器
74ls112 负沿触发双j-k触发器(带预置端和清除端) 74ls138 3-8线译码器/多路转换器
74ls153 双4选1数据选择器/多路选择器
74ls161 可预置四位二进制计数器(并清除异步)
74ls32或门74ls00与非门
74ls08 与门74ls138 3-8译码器
74ls139 四选一数据选择器74ls20 与非门
74ls112 下降沿触发j-k触发器可预置四位二进制计数器74ls161
六非门74LS04 十进制计数器74LS90
双4选1数据选择器74LS153 异或门74LS86
正沿触发双d型触发器74LS74 2输入四或非门74LS02。
74ls148管脚图引脚功能表真值表
74ls148管脚图引脚功能表真值表逻
有些单片机控制系统和数字电路中，无法对几个按钮的同时响应做出反映，如电梯控制系统在这种情况下就出出现错误，这是绝对不允许的。
于是就出现了74ls148优先编码器，先说一下他的基本原理.他允许同时输入两个以上编码信号。
不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
〈74ls148管脚功能〉〈74ls148引脚图〉
74ls148优先编码器管脚功能介绍:为16脚的集成芯片，电源是VCC(16) GND(8), I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。
〈74ls148逻辑图〉〈74ls148逻辑表达式〉
使能端OE(芯片是否启用)的逻辑方程：
<74ls148真值表>
由74ls148真值表可列输出逻辑方程为：
A2 = (I4+I5+I6+I7)IE
A1 = (I2I4I5+I3I4I5+I6+7)·IE
A0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE
用两个74ls148优先编码器芯片扩展为十六线-四线优先编码器的电路连线图。
74ls373引脚图管脚功能表
74ls373引脚图管脚功能表74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片，(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。
当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。
51单片机的ALE信号可以直接与74LS373的C连接。
74ls373与单片机接口：1D~8D为8个输入端。
1Q~8Q为8个输出端。
G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。
OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。
在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。
其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。
输出允许端OE接地，表示输出三态门一直打开。
74LS系列主要芯片引脚及参数
<74LS00引脚图>74l s00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│ 2输入四正与非门 74LS00│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND74LS00真值表：A＝1 B=1 Y=0A＝0 B=1 Y=1A＝1 B=0 Y=1A＝0 B=0 Y=174HC138基本功能74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138图74ls138译码器内部电路3线-8线译码器74LS138的功能表备注：这里的输入端的三个A0～1有的原理图中也用A B C表示（如74H138.pdf中所示，试用于普中科技的HC-6800 V2.2单片机开发板）。
<74ls138功能表>74LS138逻辑图无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出74ls138逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
74系列芯片引脚图
类别 电路简称 四位比较器 74LS85
A3 B3
数据输入 A2 B2 A1 B1
真值表 A0 B0
级联输入
输出
A>B A<B A=B A>B A<B A=B
A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
GND 8
7744LLSS17124
16 Vcc 15 1CLR 14 2CLR 13 2CK 12 2K 11 2J 10 2PR 9 2Q
(a) JK 触发器 74112 引脚图
Y0 1
Y1 2
Y2 3 Y3 4 Y4 5 Y5 6 Y6 7 GND 8
7474LLSS7442
16 Vcc
15 A0 14 A1
13 A2 12 A3 11 Y9 10 Y8 9 Y7
图 3.2 74LS42 引脚图
74LS04
B1
C2
LT 3 BI/RBO 4
RBI 5 D6 A7
GND 8
747L4LSS7448
16 Vcc 15 f 14 g
13 a 12 b 11 c 10 d 9e
图 3.3 74LS48 引脚图
常用 74 系列 TTL 集成电路
真值表
时钟 CP J K
X
XX
X
XX
↓
00
↓
10
↓
01
↓
11
输出 清零（Q=0） 置 1（Q=1） 保持（Q=Qn）
Q=1 Q=0 翻转（Q=/Q）
电路引脚图
类别
电路简 称
74LS138管脚功能.
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74系列芯片引脚图资料大全
74系列芯片引脚图资料大全反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65异或门比较器LS86译码器LS138 LS139寄存器LS74 LS175 LS373反相器:Vcc 6A 6Y 5A 5Y 4A 4Y 六非门74LS04┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05_ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06Y = A ）││ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1Y 2A 2Y 3A 3Y GND驱动器:Vcc 6A 6Y 5A 5Y 4A 4Y┌┴—┴—┴—┴—┴—┴—┴┐│14 13 12 11 10 9 8│Y = A ）│六驱动器(OC高压输出) 74LS07│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1Y 2A 2Y 3A 3Y GNDVcc -4C 4A 4Y -3C 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐_ │14 13 12 11 10 9 8│Y =A+C ）│四总线三态门74LS125│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘-1C 1A 1Y -2C 2A 2Y GNDVcc -G B1 B2 B3 B4 B8 B6 B7 B8┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器74LS245│20 19 18 17 16 15 14 13 12 11│）│ DIR=1 A=>B│ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘DIR A1 A2 A3 A4 A5 A6 A7 A8 GND页首非门,是于1993年推出的PC局部总线标准。
芯片管脚图
D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；* ILE：数据锁存允许控制信号输入线，高电平有效；* CS：片选信号输入线（选通数据锁存器），低电平有效；* WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。
由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；* XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；* WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。
由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
* IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化；* IOUT2：电流输出端2，其值与IOUT1值之和为一常数；* Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；* Vcc：电源输入端，Vcc的范围为+5V～+15V；* VREF：基准电压输入线，VREF的范围为-10V～+10V；* AGND：模拟信号地；* DGND：数字信号地。
3工作方式根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。
1、单缓冲方式。
单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。
此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。
2、双缓冲方式。
双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输出资料到DAC寄存器，即分两次锁存输入资料。
此方式适用于多个D/A转换同步输出的情节。
3、直通方式。
直通方式是资料不经两级锁存器锁存，即CS*，XFER* ，WR1* ，WR2* 均接地，ILE接高电平。
74系列芯片引脚图及逻辑功能表
1A 1B 1C 2A 2B 2C 3A74LS20 ―― 4输入端双与非门管脚图及逻辑功能表1 A101CW 2A202C2DABCY L X X L X L P XL XXLL HH HH3CCare2Y⑴W(1Q)(12)nTRUTH TABLEABCD Y LX XXH P XL X x : H X X L XH X X X L H HHHHL74LS21 —— 4输入端双与门管脚图及逻辑功能表1 A 1日 1C 1 D 2AA B C D YLX XXL XLX X LXXLXLX P XX L L HHHHH2C 2D1Y2¥(6)TRUTH TABLEA BcYL L L H HXXL X HX L XX HLx : Dorn cars74LS42 —— BCD/十进制译码器管脚图及逻辑功能表BCD/DEC1A !B ?A2320 2Y GHD1C1YSB3T^CCA B C D 9 9<16) B-IM.NOBCD INPUT DECIMAL OUTPUT DC B A 0 1 2 3 4 B 6 7 89I L L L LH H H H H H H H H ! L L I H HL H H H H H H H H 2LL H L H HL H H H H H HH 3LL H H H H H L HH H H HH 斗 1 L H L L HHH H L H H H H H 51 L H L H :H H H H HL HH HH 6L H H L H HH H HH IH HH7L H H H H H H H H H H L HH8 H L L L H HH H H H H H LH9H L L H H H H H H H H H H LHL H LH H H H H H HH H HHL H HH H H H H H HH H H H H L L H HH H H H H H H HHH L H H H H H H H H HH H zH H H L H HH H H H H HH HHHHHH H HHHHHHHH74LS138 ―― 3-8线译码器管脚图及逻辑功能表INPUTSOUTPUTSENABLESELECTQZBO2AG1 C B A Y0 Y1 Y2 Y3Y4 Y5 ra Y? X X L X X X H H H HH H H H X H X X X X H H H H H H H H H X X X X X H HH H H HI H H L L H L L L L HH H H H H H L L H L L H H L 11 H H H H H L L H L H L H H L H H H H H LLHL H H HHH LHHH HLLH:H L L HHH HLHH HLL H HLH H HH H H L H HI1 H HHL H HH H H H L HL LHHHHHHHHHHHLY0Y ?3)■⑴)Y6—*cc *0TRUTH TABLEINPUTSOUTPUTSSELECTED OUTPUTENABLE SELECTYo*2 £GB AHX X HH H H NONELL L LHHHLLH HLHHY1LH LH H L HL HH "HHHL74LS148 ―― 8-3线优先编码器管脚图及逻辑功能表1A 13 1G2A 23 2G{£)_ (3)_⑴、⑴）1YQ 1Y1 1~22Y02F1 2Y2 2Y3GSJ2INPUTS 1 D ,CU1PUTS凹b⑴、⑵rs ⑶zD-/Z*C1/Z1 12/2123/2*3 4/Z145 G/J J E 7/2仃INPUTSOUTPUTSE1 0 1 23 45 6 7 A2 A1 AO GS EO HX X X X X X X X HH H H H ―LHH H H H H H H H H H H L LX X X X X X X L LL L LH L XX XXX XL H LL H LH L P X -XX 1X 「XP L H H L HL 1 L H L XX X X LHH H L HH L H F LXXX L HHH H H L L L H L r x P X L 1H 1Hr HH H H L H 1L H LX L "HH HP H H H H H L L H L LP H H「 H「Hn HHHHHHLHX: Don't CareV18 EN d74LS151 ――八选一数据选择器管脚图及逻辑功能表DATA i X INPUTS 1 D fOJTFUISSTROBEJK J皿】E 工i- 【占5 th门1 〔古 叮［甲i«] '7w ] ［，*]vccDJ 卞"TACcINP-T5g.A 1DATA B ? 5FLFCIC -INPUTSOUTPUTSSELECTSTROBE¥w C B A S X X X H LH L L L LDoL L H L Di Di L H L L S D? L H HLo 3 D3H L PL PLD 41刁H LH LD S H H L L DeD&HHHL巧574LS153 ――双4选1数据选择器管脚图及逻辑功能表TRUTH TABLESELECT INPUTS DATA INPUTS STROBEOUTPUT YB A W Cl Cj c 3 GX X X X X X HL LLLX X ~PXLLLLHX XXLHL H X L X X LL n L H X H X X LH H L X X L X LL H L X X H「PX T L JH 'HH X X XL LL 「L HHXXXHLH —ADaclmal cr Function InputsOutputsLTRBIA3A2Al AO Bl/RBQ a b Gd 0 7gH n L LL LH L L L L L L n 1 H X L L LHH HL L HH H H2 H X L L HL H LL H L _H L □HXLLHHHLLLLHHL4 H X L H L LH H L LHH L L5 H K L H L HH L H LL H L L5 H X L H H LH H H LL -L L7 H X LH HH H L LLHHHH flHXH LLLHLLLLLLLB H X H L L H H LL L H HL L 10H X HLH L H H HH LH L tl H X HLH n n H HL LHH L12 H X HI- L L H H L H HHL L13HXHHLHHLHHLHLL14 H X H H H LH HHHL- L L15H X H H H HH HHHHH H HBl X X XX X XL H H H H H HHRSI H L LLL L L HH H H H HLTLXX岛XXHLLLLLLL码管13 12 n 1D 9 15 1* 4示译码 平有 共阳数74LS55——双4输入与或非门4-2-3与或非门74LS54z--3[LPLSCDI1ED Vlewi74LS08——2输入4与门AAQcDUIF1JHFEN¥口口口nriri r】-…-一，'.bQ-L:-1Bl-1R4I? 12 i* io j« la*丄1牛 REja、pY-ABQ C。
芯片引脚图
54/7402四2输入或非门（OC）简要说明：02 为四组2 输入端或非门（正逻辑），共有54/7402、54/74S02、54/74LS02 三种线1A－4A 输入端1B－4B 输入端1Y－4Y 输出端逻辑图双列直插封装极限值源电压 (7V)输入电压54/7402、54/74S02……………………………….5.5V54/74LS02 (7V)工作环境温度54XXX ……………………………………………. -55~125℃74XXX………………………………………… 0~70℃存储温度………………………………………….-65~150℃功能表：74LS00四2输入与非门简要说明00 为四组2 输入端与非门（正逻辑），共有 54/7400、54/74H00、54/74S00、54/74LS001A－4A，1B－4B 输入端1Y－4Y 输出端逻辑图双列直插封装极限值电源电压 (7V)输入电压 54/7400、54/74H00、54/74S00…………….5.5V54/74LS00 (7V)A－B 间电压除 54/74LS00 外………………………………5.5V工作环境温度 54XXX …………………. -55~125℃74XXX …………………. 0~70℃存储温度………………………………………….-65~150℃功能表：54/7408四2输入与门简要说明08 为四组2 输入端与门（正逻辑），共有54/7408、54/74S08、54/74LS08 三种线路1A－4A 输入端1B－4B 输入端1Y－4Y 输出端双列直插封装极限值电源电压 (7V)输入电压 54/7408、54/74S08……………………………… 5.5V54/74LS08 (7V)A－B 间电压 54/7408、54/74S08………………………………5.5V输出截止态电压 (7V)工作环境温度 54XXX ……………………………………………. -55~125℃ 74XXX………………………………………… 0~70℃存储温度…………………………………………. -65~150℃功能表：54/7420双4输入与非门简要说明20 为两组4 输入端与非门（正逻辑），共有54/7420、54/74H20、54/74S20、54/74LS20引出端符号1A，2A 输入端1B，2B 输入端1C，2C 输入端1D，2D 输入端1Y，2Y 输出端逻辑图双列直插封装极限值电源电压 (7V)输入电压54/7420、54/74H20、54/74S20…………….5.5V54/74LS20 (7V)A－B－C－D 间电压除54/74LS20 外………………………………5.5V工作环境温度54XXX ………………………………….-55~125℃74XXX ……………………….0~70℃存储温度………………………………65~150℃功能表：54/7454四路输入与或非门 简要说明54 为与或非门（正逻辑），其中 54/7454 是 2－2－2－2 输入端，54/74H54 是 2－2 －3－引出端符号A －H （‘H54 为 I ，’LS 为 J ） 输入端Y 输出端逻辑图54/7454 双列直插封装 ‘LS54 双列直插封装 ‘LS54PLCC 封装极限值电源电压 (7V)输入电压54/7454…………………………………………. 5.5V54/74LS54 (7V)A－B，C－D，E－F，G－H 间电压54/7454…………………………………………. 5.5V工作环境温度54XXX ……………………………………………. -55~545℃74XXX………………………………………… 0~70℃存储温度………………………………………….-65~150℃原理图:74ls13874HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和54/74LS138 两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
芯片cd4511引脚图与管脚功能资料
芯片cd4511引脚图与管脚功能资料
CD4511是BCD锁存/7段译码器/驱动器，常用的显示译码器件，MAX7219和他功能差不多。
cd4511引脚图资料
CD4511引脚功能：
BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
LT：3脚是测试信号的输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮全部显示。
它主要用来检测数7段码管是否有物理损坏。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。
CD4511的里面有上拉电阻，可直接或者接一个电阻与七段数码管接口。
74系列芯片引脚图及逻辑功能表
74LS11——3输入端3与门管脚图及逻辑功能表
74LS20——4输入端双与非门管脚图及逻辑功能表
74LS21——4输入端双与门管脚图及逻辑功能表
74LS27——3输入端三或非门管脚图及逻辑功能表
74LS42——BCD/十进制译码器管脚图及逻辑功能表
74LS138——3-8线译码器管脚图及逻辑功能表
74LS139——双2-4线译码器管脚图及逻辑功能表
74LS148——8-3线优先编码器管脚图及逻辑功能表
74LS151——八选一数据选择器管脚图及逻辑功能表
74LS153——双4选1数据选择器管脚图及逻辑功能表
74LS47——4线7段显示译码器，低电平有效，驱动共阳数码管
74LS55——双4输入与或非门74LS54——4-2-3与或非门
74LS08——2输入4与门
如有侵权请联系告知删除，感谢你们的配合！。
ULN2003A引脚图及功能
ULN2003A引脚图及功能ULN2003管脚排列如下图所示：ULN2003的内部结构和功能 ULN是集成达林顿管IC，内部还集成了一个消线圈反电动势的二极管，可用来驱动继电器。
它是双列16脚封装,NPN晶体管矩阵,最大驱动电压=50V,电流=500mA,输入电压=5V,适用于TTL COMS,由达林顿管组成驱动电路。
ULN是集成达林顿管IC,内部还集成了一个消线圈反电动势的二极管,它的输出端允许通过电流为200mA，饱和压降VCE 约1V左右，耐压BVCEO 约为36V。
用户输出口的外接负载可根据以上参数估算。
采用集电极开路输出，输出电流大，故可直接驱动继电器或固体继电器，也可直接驱动低压灯泡。
通常单片机驱动ULN2003时，上拉2K的电阻较为合适，同时，COM 引脚应该悬空或接电源。
ULN2003是一个非门电路，包含7个单元，但独每个单元驱动电流最大可达350mA.资料的最后有引用电路，9脚可以悬空。
比如1脚输入，16脚输出，你的负载接在VCC与16脚之间，不用9脚。
uln2003的作用： ULN2003是大电流驱动阵列,多用于单片机、智能仪表、PLC、数字量输出卡等控制电路中。
可直接驱动继电器等负载。
输入5VTTL电平，输出可达500mA/50V。
ULN2003是高耐压、大电流达林顿陈列,由七个硅NPN达林顿管组成。
该电路的特点如下: ULN2003的每一对达林顿都串联一个2.7K的基极电阻,在5V的工作电压下它能与TTL和CMOS电路直接相连,可以直接处理原先需要标准逻辑缓冲器。
ULN2003 是高压大电流达林顿晶体管阵列系列产品,具有电流增益高、工作电压高、温度范围宽、带负载能力强等特点,适应于各类要求高速大功率驱动的系统。
ULN2003A引脚图及功能 ULN2003 是高耐压、大电流、内部由七个硅NPN 达林顿管组成的驱动芯片。
经常在以下电路中使用，作为： 1、显示驱动 2、继电器驱动 3、照明灯驱动 4、电磁阀驱动 5、伺服电机、步进电机驱动等电路中。