计算机组成原理与汇编语言

成 移位，浮点加减，无符号数一位
原 理 与
乘、除，组合逻辑控制器（产生 微命令方法、优缺点），微程序
汇 控制器（基本思想、优缺点）；
编
语
言
计
算
机
组
成 了解：
原 理 与
十进制运算，浮点乘、 除法，微指令格式、编码方法、
汇 顺序控制方法。
编
语
言
计 算
§3-1 运算器
机 组
运算器
成 包含： ALU、用于运算的寄
原
运算结果为负，且小于所能表达的最小
理
负数，称为负溢出；
与
溢出判断方法： P66
汇
单符号位判断
编
最高有效位的进位判断 变形补码（双符号位）
语
00为正，11为负（运算时扩充）
言
结果01正溢出，10负溢出（判断）
计
算
机
组 成
例
P67 变形补码
原 请同学们练习
理 与
P111
原
存器；
理 与
控制器
汇 包含：微操作信号发生器、时
编
序系统、用于运控制
语 言
的寄存器。
计
算
机
系 统总 线
组
成
原
理
寄存器
与
汇 编
运算器
语
（ALU）
言
控制器 CPU
计
算
机
组 CPU的功能
成
数据加工（运算器）
原
对数据进行算术和逻辑运算处理；
理
指令控制（控制器）
与
指令的执行次序，严格按顺序；
汇
BCD码指令
编
二进制码指令，然后进行校正（加
语
6校正）
言
计
算
机
组
成 定点数乘除运算
原
无符号数手算算法
理
无符号数一位乘法思想：将N位乘转
与
换为N次累加与移位，即每次只求一
汇
位乘数所对应的新部分积，并与原来
汇
操作控制（控制器）
编
由指令产生操作控制信号/微命令；
语
时间控制（控制器）
言
对各种操作实施时间上的控制/时序；
计
算
机
组 算术逻辑运算部件ALU
成
ALU的主要作用完成二进制代码的定
原
点算术运算和逻辑运算。ALU 的核心
理
是加法器。
与
加法器
汇
全加器 Ai Bi Ci
∑i,
Ci
编
第3题
（2）
汇 编
第4题
（2）
语
言
计
算
机 组
移位
成
逻辑移位、循环移位和算术移位；
原 理 与 汇
逻辑移位 无数值意义的二进制码，左 移时低位补0，右移时高位补0；
循环移位 闭合移位环路
算术移位 带符号数的移位，左移一 位相当于乘2，右移一位相当于除2；
编
原码
P68
语
补码右移
计
算
机
组
成 原 理
对于长字长的加法器通常采用分组 进位结构：
与
组内并行、组间串行进位链
汇
组内并行、组间并行进位链
编
语
言
计
算
机
组
成 ALU 举例
原
SN74181介绍
理
（见P62 图3-4）内部结构；
与
功能：4位ALU
汇
完成16种算术逻辑运算；
编 语 言
4片SN74181和1片SN74182组成一个16 位的组间并行进位ALU。 （见P63 图3-6 ）
汇
E X补=11,10 M X补=00.011100（1入）
编
尾数求和： M X补+ M Y补= 11.110011
语
尾数为非规格化数，需要左规，即尾数
言
左移两位，阶码减2，即
[X]浮+ [Y]浮=1100；11.001100
计
算
机
组
成 十进制加减运算
原
转换为二进制后进行运算；
理 与
BCD码运算
计
算 机 组 成 原
课本P111 第5题
解：E X补=11，01 M X补=00.110111 E Y补=11，10 M Y补=11. 010111 [ △E ]补=[E x]补+[-Ey ]补
=1101+0010=1111
理
△E=-1，故X的阶码较小，要对阶
与
尾数M X补右移一位，阶码E X补加1，得
言
补码左移
计
算
机 浮点加减运算
组 成
规格化浮点数具有唯一的表示形式和 最长的有效位；
原
运算与实现 （例 P70）
理 与
X=Mx*2Ex ，Y=My * 2Ey 对阶操作：小阶向大阶看齐，尾数右移；
汇
求△E=Ex-Ey
编
尾数相加减：定点数的加减；
语
规格化和判溢
言
舍入：常用恒置1法
计
算
机
组
成 原
并行进位：各级进位信号同时形成， 增加硬件逻辑线路，有效地减少进位 延迟时间。（同时进位）
理 与 汇 编 语 言
（见P61 图3-3）以4位加法为例
C1=G0+P0C0 C2=G1+P1C1 = G1 +P1G0 +P1P0C0 C3=G2+P2C2 =。。。。。 C4=G3+P3C3 =。。。。。 通过上式可以发现Ci可同时形成。
计 算
§3-2 运算方法
机 定点加减运算
组 成
原码加减
原
由操作码、操作数的符号决定最终的操
理
作，结果的符号判断复杂；
与
繁琐，硬件复杂；
汇
编
语
言
计
算
机
补码加减
组
[X + Y]补= [X]补+[Y]补
成
[X - Y]补= [X]补+[-Y]补
原
补码表示，符号参加运算，结果为补码 表示；
则：Ci+1= AiBi+(Ai + Bi) Ci 令： Gi= AiBi Pi= Ai + Bi
于是： Ci+1= Gi+ Pi Ci
计
算
串行进位：使用进位线将n个全
机
加器串接起来，进位延迟时间较
组 成
长。节省器件，成本低。
原 理
Ci+1
Ci
与 汇
Ci-1
编
语 言
Ai+1 Bi+1 Ai Bi
理 与
例[X]补= 00110110 11001101
[Y]补=
汇
[X + Y]补
[X - Y]补
编
00110110
00110110
语
+ 11001101
+ 00110011
言
100000011
01101001
计
算
机
溢出的判断
组
运算结果为正，且大于所能表达的最大
成
正数，称为正溢出；
计算机组成原理 与 汇编语言
第三章 CPU原理
巢湖电视大学
吴毅俊
计
算 第 三 章 CPU原理
机
组 成 原 理
掌握：
CPU基本组成模型（寄存 器组成、数据通路结构），同
与
步控制方式与常见时序信号，
汇
微命令（脉冲、电位），ห้องสมุดไป่ตู้练
编 语
掌握指令流程（能拟出给定指 令的流程）；
言
计
算机 理解：
组 进位链，ALU组成，补码加减，
+1
语
可以用两+个半+加器构成的全加器;
言
∑I= Ai Bi +Ci
Ci+1= AiBi+(Ai
Bi) Ci
计
算
机
组
成
并行加法器的进位
原 理 与 汇 编 语 言
并行加法器：N位同时进行，由进位链 实现进位信号Ci的传递。
设：A=An-1An-2…Ai..A1A0 B=Bn-1Bn-2…Bi..B1B0