DSP课程设计数字时钟
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在 CPU 定时器工作前，先计算 CPU 定时器周期寄存器的值，然后给 PRDH:PRD 赋值。当启动定时器开始计数时，周期寄存器 PRDH:PRD 里面的值 装载进定时器计数寄存器 TIMH:TIM 中。定时器计数寄存器 TIMH:TIM 中的值 每隔一个 TIMCLK 就减小 1，直到计数到 0，完成一个周期的计数。完成一个周 期的计数后，在下一个定时期输入时钟周期开始时，周期寄存器 PRDH:PRD 里 面的值重新装载入计数器寄存器 TIMH:TIM 中。
2 课题设计原理 ..................................................................................................2 2.1 32 位 CPU 定时器 ................................................................................2 2.2 中断系统................................................................................................ 3 2.2.1 外设级 ......................................................................................... 3 2.2.2 PIE 级 ...........................................................................................3 2.2.3 CPU 级 .........................................................................................3 2.3 HD7279 芯片 ........................................................................................4
Fra Baidu bibliotekii
数字时钟
1 绪论
1.1 课题背景及目的
DSP 课程设计是对《数字信号处理》、《DSP 原理及应用》等课程的较全面 练习和训练，是实践教学中的一个重要环节。
通过本次课程设计，综合运用数字信号处理、DSP 技术课程以及其他有关先 修课程的理论和生产实际知识去分析和解决具体问题，并使所学知识得到进一步 巩固、深化和发展。初步培养学生对工程设计的独立工作能力、电子系统设计的 一般方法。通过课程设计树立正确的设计思想，提高学生分析问题、解决问题的 能力。进行设计基本技能的训练，如查阅设计资料和手册、程序的设计、调试等。
1.2 课题任务及要求
本题目要求利用 DSP 定时器和中断，设计一个数字时钟，设计目的在于， 了解 DSP 的定时系统、中断系统，掌握 DSP 的 I/O 工作方式。
1、画出数字时钟的结构图和原理图 2、通过编写 DSP 程序，功能完善的数字时钟。 3、要求详细叙述数字时钟设计方案以及控制的编程。 4、按要求编写课程设计报告书，正确、完整的阐述设计和实验结果。 5、在报告中绘制程序的流程图，并文字说明。 课题完成后应提交的文件和图表（或设计图纸）： 1、 课程设计的任务书 2、 课程设计报告 （1） 课程设计的总体方案 （2） 设计的详细原理 （3） 设计的步骤和过程 （4） 设计程序的调试和运行结果 （5） 课程设计的心得体会 3、 附录 DSP 程序代码
数字时钟
数字时钟
摘要
本课题是利用 DSP 定时器和中断，来设计一个数字时钟，用数码管作为显 示部分，利用 HD7279 芯片来管理 16*16 的矩阵键盘，从而通过按键可以调节时 间。本课题涉及到了 DSP 的定时系统、中断系统，DSP 的 I/O 工作方式。
关键字：DSP 数字时钟；HD7279 矩阵键盘
第 1 页 共 24 页
数字时钟
2 课题设计原理 2.1 32 位 CPU 定时器
F2812 内部共有 8 个定时器，分别是 CPU 定时器，EV 事件管理器中的通用 定时器，看门狗的定时器。F2812 内部有 3 个 32 位 CPU 定时器，分别是 Timer0,Timer1,Timer2，其中 Timer1 和 Timer2 是 TI 公司为操作系统 DSP BIOS 保留的，只用 CPU 定时器 0 可以使用，EV 事件管理器共有 4 个 16 位的的通用 定时器，每个定时器可以单独使用，也可以两两配合同步使用。
使用 F2812 的 CPU 定时器计时 1 秒产生一个中断，定时器计数器计数，满 60 分钟加 1，分钟满 60 小时加 1，当时间为 23：59：59 时，下一秒清零。HD7279 驱动的键盘产生中断，进入设置模式，定时器停止，HD7279 复位，分别对每一 位输入数字，设置完毕按确认，将设置好的初值写入定时器的初值，然后开始计 时。
4 课题程序设计 ..................................................................................................6 4.1 程序总体设计........................................................................................ 6 4.2 正常运行模式........................................................................................ 7 4.3 时间设置模式........................................................................................ 7 4.4 程序实际运行效果................................................................................8
i
目录
数字时钟
1 绪论 ..................................................................................................................1 1.1 课题背景及目的....................................................................................1 1.2 课题任务及要求....................................................................................1
3 课题总体方案设计 .......................................................................................... 5 3.1 定时器设计............................................................................................ 5 3.2 输入模块与显示模块设计....................................................................5
第 3 页 共 24 页
数字时钟
2.3 HD7279 芯片
HD7279 是一片具有串行接口、可以同时驱动八位共阴式数码管（或 64 只 独立 LED）的智能显示驱动芯片，该芯片同时还可连接多达 64 键的键盘矩阵， 单片即可完成 LED 显示、键盘接口的全部功能。
HD7279 内部含有译码器，可以直接接受 BCD 码和 16 进制码，并同时具有 2 种译码方式，此外，还具有多种控制指令，如消隐、內烁、左移、右移、段寻 址等功能。HD7279 具有片选信号，可以方便的实现多于 8 位的显示或多于 64 键的键盘接口。
5 心得体会 ..........................................................................................................9 参考文献.............................................................................................................. 10 附录 程序清单.................................................................................................... 11
图 3 HD7279 应用电路
HD7279 采用串行方式与微处理器进行通信，串行数据从 DATA 引脚送入芯 片，并与 CLK 端同步。当片选信号变为低电平后，DATA 引脚上的数据在 CLK 引脚的上升沿被写入 HD7279 缓冲器。
HD7279 的串行接口有三种指令结构：1.不带数据的纯指令，指令宽度为 8BIT， 即处理器要发送 8 个 CLK 脉冲；2.带有数据的指令，宽度为 16BIT，即处理器 需发送 16 个 CLK 脉冲；3.读取键盘数据指令，宽度为 16BIT，前 8 个为处理器 发送的 HD7279 的指令，后 8 个 BIT 为 HD7279 返回的键盘代码。执行此指令时， HD7279 的 DATA 端在第 9 个 CLK 脉冲的上升沿变为输出状态，并在第 16 个脉 冲的下降沿恢复为输入状态，等待下一个指令。
第 4 页 共 24 页
数字时钟
3 课题总体方案设计
本课题是利用 DSP 定时器和中断，来设计一个数字时钟，用数码管作为显 示部分，利用 HD7279 芯片在管理 16*16 的矩阵键盘，从而通过按键可以调节时 间，本课题涉及到了 DSP 的定时系统、中断系统，DSP 的 I/O 工作方式。
3.1 定时器设计
图 1 CPU 定时器结构
图 2 CPU 定时器中断结构
第 2 页 共 24 页
数字时钟
2.2 中断系统
F2812 的中断系统采用的是三级中断机制，分别为外设级、PIE 级和 CPU 级。 对于某一个具体的外设中断请求，只要有任意一级不许可，CPU 最终都不会响 应外设中断。
2.2.1 外设级 假如在程序执行过程中，某一个外设产生了一个中断事件，那么在这个外设 的某个寄存器中与该中断事件相关的中断标志位被置 1。此时，如果该中断相应 的中断使能位已经被置位，也就是值为 1，该外设就会向 PIE 控制器发出一个中 断请求。但是该中断没有被使能，那么外设就不会向 PIE 控制器提出中断请求， 但是相应的中断标志位会一直保持置为状态，直到用程序将其清除为止。当然， 在中断标志保持置为状态时，一旦该中断被使能，那么外设会立即向 PIE 发出中 断请求。 2.2.2 PIE 级 当外设产生中断事件，相关中断标志位置位，中断使能位使能后，外设就会 把中断请求提交给 PIE 控制器。和外设级类似，PIE 控制其中的每一组都会有一 个中断标志位寄存器 PIEIERx 和一个中断使能寄存器 PIEIFRx，x=1~12。每个寄 存器的低 8 位对应 8 个外设中断，高 8 位保留。 2.2.3 CPU 级 CPU 级也有中断标志位寄存器 IFR 和中断使能寄存器 IER。当某一个外设 中断请求通过 PIE 发送到 CPU 是，CPU 中断标志寄存器 IFR 中相应的中断标志 位 INTx 就会被置位。如果 IER 寄存器中相关位的使能情况。如果 IER 中的相关 位被置位，并且 INTM 的值为 0，则中断就会被 CPU 相应。 CPU 接到中断请求，并发现可以去相应时，就得暂停正在执行的程序，转 而去响应中断程序，但是此时，它必须的做一些准备中工作，一边执行外终端程 序之后还能找到原来的地方和原来的状态。
2 课题设计原理 ..................................................................................................2 2.1 32 位 CPU 定时器 ................................................................................2 2.2 中断系统................................................................................................ 3 2.2.1 外设级 ......................................................................................... 3 2.2.2 PIE 级 ...........................................................................................3 2.2.3 CPU 级 .........................................................................................3 2.3 HD7279 芯片 ........................................................................................4
Fra Baidu bibliotekii
数字时钟
1 绪论
1.1 课题背景及目的
DSP 课程设计是对《数字信号处理》、《DSP 原理及应用》等课程的较全面 练习和训练，是实践教学中的一个重要环节。
通过本次课程设计，综合运用数字信号处理、DSP 技术课程以及其他有关先 修课程的理论和生产实际知识去分析和解决具体问题，并使所学知识得到进一步 巩固、深化和发展。初步培养学生对工程设计的独立工作能力、电子系统设计的 一般方法。通过课程设计树立正确的设计思想，提高学生分析问题、解决问题的 能力。进行设计基本技能的训练，如查阅设计资料和手册、程序的设计、调试等。
1.2 课题任务及要求
本题目要求利用 DSP 定时器和中断，设计一个数字时钟，设计目的在于， 了解 DSP 的定时系统、中断系统，掌握 DSP 的 I/O 工作方式。
1、画出数字时钟的结构图和原理图 2、通过编写 DSP 程序，功能完善的数字时钟。 3、要求详细叙述数字时钟设计方案以及控制的编程。 4、按要求编写课程设计报告书，正确、完整的阐述设计和实验结果。 5、在报告中绘制程序的流程图，并文字说明。 课题完成后应提交的文件和图表（或设计图纸）： 1、 课程设计的任务书 2、 课程设计报告 （1） 课程设计的总体方案 （2） 设计的详细原理 （3） 设计的步骤和过程 （4） 设计程序的调试和运行结果 （5） 课程设计的心得体会 3、 附录 DSP 程序代码
数字时钟
数字时钟
摘要
本课题是利用 DSP 定时器和中断，来设计一个数字时钟，用数码管作为显 示部分，利用 HD7279 芯片来管理 16*16 的矩阵键盘，从而通过按键可以调节时 间。本课题涉及到了 DSP 的定时系统、中断系统，DSP 的 I/O 工作方式。
关键字：DSP 数字时钟；HD7279 矩阵键盘
第 1 页 共 24 页
数字时钟
2 课题设计原理 2.1 32 位 CPU 定时器
F2812 内部共有 8 个定时器，分别是 CPU 定时器，EV 事件管理器中的通用 定时器，看门狗的定时器。F2812 内部有 3 个 32 位 CPU 定时器，分别是 Timer0,Timer1,Timer2，其中 Timer1 和 Timer2 是 TI 公司为操作系统 DSP BIOS 保留的，只用 CPU 定时器 0 可以使用，EV 事件管理器共有 4 个 16 位的的通用 定时器，每个定时器可以单独使用，也可以两两配合同步使用。
使用 F2812 的 CPU 定时器计时 1 秒产生一个中断，定时器计数器计数，满 60 分钟加 1，分钟满 60 小时加 1，当时间为 23：59：59 时，下一秒清零。HD7279 驱动的键盘产生中断，进入设置模式，定时器停止，HD7279 复位，分别对每一 位输入数字，设置完毕按确认，将设置好的初值写入定时器的初值，然后开始计 时。
4 课题程序设计 ..................................................................................................6 4.1 程序总体设计........................................................................................ 6 4.2 正常运行模式........................................................................................ 7 4.3 时间设置模式........................................................................................ 7 4.4 程序实际运行效果................................................................................8
i
目录
数字时钟
1 绪论 ..................................................................................................................1 1.1 课题背景及目的....................................................................................1 1.2 课题任务及要求....................................................................................1
3 课题总体方案设计 .......................................................................................... 5 3.1 定时器设计............................................................................................ 5 3.2 输入模块与显示模块设计....................................................................5
第 3 页 共 24 页
数字时钟
2.3 HD7279 芯片
HD7279 是一片具有串行接口、可以同时驱动八位共阴式数码管（或 64 只 独立 LED）的智能显示驱动芯片，该芯片同时还可连接多达 64 键的键盘矩阵， 单片即可完成 LED 显示、键盘接口的全部功能。
HD7279 内部含有译码器，可以直接接受 BCD 码和 16 进制码，并同时具有 2 种译码方式，此外，还具有多种控制指令，如消隐、內烁、左移、右移、段寻 址等功能。HD7279 具有片选信号，可以方便的实现多于 8 位的显示或多于 64 键的键盘接口。
5 心得体会 ..........................................................................................................9 参考文献.............................................................................................................. 10 附录 程序清单.................................................................................................... 11
图 3 HD7279 应用电路
HD7279 采用串行方式与微处理器进行通信，串行数据从 DATA 引脚送入芯 片，并与 CLK 端同步。当片选信号变为低电平后，DATA 引脚上的数据在 CLK 引脚的上升沿被写入 HD7279 缓冲器。
HD7279 的串行接口有三种指令结构：1.不带数据的纯指令，指令宽度为 8BIT， 即处理器要发送 8 个 CLK 脉冲；2.带有数据的指令，宽度为 16BIT，即处理器 需发送 16 个 CLK 脉冲；3.读取键盘数据指令，宽度为 16BIT，前 8 个为处理器 发送的 HD7279 的指令，后 8 个 BIT 为 HD7279 返回的键盘代码。执行此指令时， HD7279 的 DATA 端在第 9 个 CLK 脉冲的上升沿变为输出状态，并在第 16 个脉 冲的下降沿恢复为输入状态，等待下一个指令。
第 4 页 共 24 页
数字时钟
3 课题总体方案设计
本课题是利用 DSP 定时器和中断，来设计一个数字时钟，用数码管作为显 示部分，利用 HD7279 芯片在管理 16*16 的矩阵键盘，从而通过按键可以调节时 间，本课题涉及到了 DSP 的定时系统、中断系统，DSP 的 I/O 工作方式。
3.1 定时器设计
图 1 CPU 定时器结构
图 2 CPU 定时器中断结构
第 2 页 共 24 页
数字时钟
2.2 中断系统
F2812 的中断系统采用的是三级中断机制，分别为外设级、PIE 级和 CPU 级。 对于某一个具体的外设中断请求，只要有任意一级不许可，CPU 最终都不会响 应外设中断。
2.2.1 外设级 假如在程序执行过程中，某一个外设产生了一个中断事件，那么在这个外设 的某个寄存器中与该中断事件相关的中断标志位被置 1。此时，如果该中断相应 的中断使能位已经被置位，也就是值为 1，该外设就会向 PIE 控制器发出一个中 断请求。但是该中断没有被使能，那么外设就不会向 PIE 控制器提出中断请求， 但是相应的中断标志位会一直保持置为状态，直到用程序将其清除为止。当然， 在中断标志保持置为状态时，一旦该中断被使能，那么外设会立即向 PIE 发出中 断请求。 2.2.2 PIE 级 当外设产生中断事件，相关中断标志位置位，中断使能位使能后，外设就会 把中断请求提交给 PIE 控制器。和外设级类似，PIE 控制其中的每一组都会有一 个中断标志位寄存器 PIEIERx 和一个中断使能寄存器 PIEIFRx，x=1~12。每个寄 存器的低 8 位对应 8 个外设中断，高 8 位保留。 2.2.3 CPU 级 CPU 级也有中断标志位寄存器 IFR 和中断使能寄存器 IER。当某一个外设 中断请求通过 PIE 发送到 CPU 是，CPU 中断标志寄存器 IFR 中相应的中断标志 位 INTx 就会被置位。如果 IER 寄存器中相关位的使能情况。如果 IER 中的相关 位被置位，并且 INTM 的值为 0，则中断就会被 CPU 相应。 CPU 接到中断请求，并发现可以去相应时，就得暂停正在执行的程序，转 而去响应中断程序，但是此时，它必须的做一些准备中工作，一边执行外终端程 序之后还能找到原来的地方和原来的状态。