数字时钟课程设计报告

《电子线路课程设计报告》系另1」：机电与自动化学院专业班级：电气及自动化技术1001学生姓名：陈星涯指导教师：梁宗善i=r（课程设计时间：2012年1月3日——2012年1月13日）华中科技大学武昌分校1.课程设计目的................................................. 3页2.课程设计题目描述和要求....................................... 3页2.1课程设计题目............................................. 3页2.2课程设计要求............................................. 3页3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页3.1数字钟的构成............................................. 4页4.单元电路设计及工作原理....................................... 5页4.1时基电路................................................. 5页a. 多谐振荡器的工作原理................................... 5页4.2计数器................................................... 7页a.中规模计数器组件介绍.................................. 7页b.60 进制计数器 .......................................... 8页C.12 翻1计数器........................................... 9页4.3译码器................................................... 10页4.4显示器................................................... 10页4.5校时电路................................................. 11页4.6定时控制电路............................................. 12页4.7仿广播电台正点报时电路................................... 13页5.调试过程及分析............................................... 14页5.1显示器故障排查........................................... 14页5.2计数器调试及分析......................................... 15页5.3校时电路的调试........................................... 16页5.4增加抗干扰电路........................................... 16页5.5闹时电路的调试........................................... 17页5.6仿广播电台整点报时电路调试............................... 17页6.课程设计总结................................................. 17页7.参考文献..................................................... 19页8.附件一：电子时钟主体电路电路图............................... 20页9.附件二：扩展电路电路图....................................... 21页10.附件三：系统所需元器件清单 ................................ 22页11.课程设计成绩.............................................. 23页一、设计任务与目的数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的机械式时钟相比，它具有更高的准确性和直观性，性能稳定，使用寿命长，且无机械传动装置。

此外，它还具有整点报时、定时响闹功能，因此在人们日常的生活、学习、工作中有广泛的使用，已经成为了一种不可缺少的必需品。

数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。

因此，我们此次设计与制作的目的是了解数字时钟的原理，从而学会制作数字钟。

通过数字时钟的制作，进一步了解在电子产品制作中用到的中小规模集成电路的作用及实用方法，学习与掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法。

二、课程设计题目描述和要求1、课程设计题目设计一个有“时”、“分”、“秒”显示，且有校时功能的数字电子钟。

2、课程设计要求a.振荡器电路设计；b.分频器电路设计；c.时、分、秒计数器的设计；d.时、分、秒译码显示电路的设计；e.60进制电路，24进制电路（或12翻1电路）设计；f.校时电路设计；g.定时控制电路的设计；h.仿电台整点报时电路的设计。

三、比较和选定设计的系统方案1•数字钟的构成数字时钟实际上是一个对标准频率（1HZ进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHz时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

2•数字钟组成方框图由图可见：本数字钟电路主要由震荡器、分频器、校时电路、时分秒计数器、译码显示器及整点报时电路、定时控制电路构成。

它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲”送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12翻1计数器。

译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。

校时电路用来对时、分显示数字进行调整；整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时；定时控制电路由指定时刻发出的信号，驱动音响电路。

四、单元电路设计及工作原理1.时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间为1s）。

本次课程设计时基信号由555定时器组成的多谐振荡器和3片74LS90 构成的分频器产生，如图附件二时基电路电路图。

a.多谐振荡器的工作原理多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。

由555定时器构成的多谐振荡器如图1所示，R1, R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2 脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3 ）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。

这时，电源经R1, R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。

充电时间常数T充二（R1+ R2）Co由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态.其维持时间TPL的长短与电容的放电时间有关，放电时间常数T放=R2C0随着C的放电，uc下降，当uc下降到（1/3 ）Vcc时，输出uo。

为高电平，放电管VT截止，Vcc再次对电容c充电，电路又翻转到第一暂稳态。

不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。

电路一旦起振后，uc电压总是在（1/3〜2/3 ）Vcc之间变化。

图1 （b）所示为工作波形。

2•计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、“秒”十位、“分”个位、“分”十位以及“时”个位、“时”十位的计时。

“秒”、“分”、计数器为60进制，小时为24进制。

a.中规模计数器组件介绍二-五-十进制计数器74LS90内部具有两个独立的计数器：一个是模二计数器；另一个为模五计数器；它的功能除计数外，还可以直接置零和直接置9，74LS90功能表见表⑴。

74LS90计数时序见表⑵。

74LS9 0功能表:表174LS9C计数时序:b.60进制计数“秒”计数器电路与“分”计数器电都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图2所示，采用两片中规模集成电路74SL90串接起来构成的“秒”、“分”计数器。

图2IC1是十进制计数器，QD1作为十进制的进位信号，74LS90计数 器是十进制异步计数器，用反馈归零方法实现十进制计数， IC2和与 非门组成六进制计数。

74LS90是在CP 信号的下降沿翻转计数，QA2 和QC2相与0101的下降沿，作为“分”（“时”）计数器的输入信号。

QB2和 QC20110高电平1分别送到计数器。

清零 R01和R02, 74LS90 内部的R01和R02与非后清零而使数器归零，完成六进制计数。

由此 可见IC1和IC2串联实现了进制。

C.12翻1计数器小时计数电路是由74LS74和74LS191组成的12翻1计数，如图 3所示。

当数字时钟运行到12时59分59秒时，秒的个位计数器再 输入一个秒脉冲的时数字时钟应自动显示为 01时00分00秒。

—I I l~111 81 9112Q3 Q2 Qi Qo 74LS90 Ro ⑴恥饋烫HL LL分进位脉图33 •译码器译码是将给定的代码进行翻译。

计数器采用的码制不同，译码 电路也不同。