计数器作业及往届考题

上页
下页
返回
数字电子技术基础
6.10 用555定时期和逻辑门设计一个控制电路，要求接收触 发信号后，延迟22ms后继电器才吸合，吸合时间为11ms。
uI
Delay time
When a trigger is applied, the relay doesn’t work immediately, it operates after a delay time.
[解 ]
上页
Baidu Nhomakorabea
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
分析ROM中存放的部分数据，可以发现ROM实现了2位8421 BCD码相 加，并把和译成7段码，如果输入是非8421 BCD码，数码管熄灭。OC门在 电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位8421 BCD加法的逻辑功能。高位数码管只有熄灭0和显示1两种状态。如 A3A2A1A0 =1001B，B3B2B1B0 =0111B，显示的数码是16。当数码管尺寸较小 ，VLED = 5V时，OC门可以省去，此时应将ROM中存放的数据取反。
上页
下页
返回
数字电子技术基础
7.5 用一个4位二进制计数器74161、一个4位D/A转换电路和 一个二输入与非门设计一个能够产生图题波形的波形发生器 电路。
[解] 先分析计数器应该设计为多少进制 的计数器？由波形要求可知，应为10进 制。设计电路如图所示。
上页
下页
返回
数字电子技术基础
8.2 试用8片10244的RAM和1片24译码器组成40968的RAM。
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
[解] (1) 555组成了多谐振荡器，74193为异步置数，置数始终 有效，电路状态一直为1110B；4538组成了单稳态电路。 (2) uo1的周期 T=0.7×（R1+2R2）×C=0.35ms (3) 74193不计数，进位端一直为高。
tw = 1.1RC 上页 下页 返回
[解 ] 设输入逻辑变量Ai为 被减数、Bi为减数、Ci-1 为低位的借位，输出逻 辑函数Si为差、Ci为本 级的借位输出信号。
Ai Bi Ci-1 Si Ci
0 0 0 0 1 1 1 1 上页 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 下页 0 1 1 1 0 0 0 1 返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
CLR LOAD D0 D1 D2 D3
The
Data inputs
CLK ENP ENT Q0
Data outputs
Q1 Q2 Q3 RCO 12 13 14 15 0 1 2 Inhibit
LOW level pulse on the CLR input causes all the outputs to go LOW. Next, the LOW on the LOAD synchronously enters the data into the counter and 1100 appear on the Q outputs at the positive-going clock edge. The count advance through states 13, 14, and 15. And then recycles to 0, 1 during high ENT and ENP. When ENP goes LOW, the counter is inhibited and remains in the binary 2 state.
D. 动态RAM存储单元的结构比静态RAM存储单元的结构简单。
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
Y1 ABC ABC ABC ABC
Y1 AB
Y1 AB B AB B AB
上页
下页
返回
数字电子技术基础
上页
Q1n Q0n 00 01 10 11 Q1n+1 Q0n+1 10 00 11 01
上页
下页
返回
数字电子技术基础 Q1n Q0n
Q1n+1 Q0n+1
00
01 10 11
10
00 11 01
(2) 求驱动方程
将状态方程与JK触发器的特性方程对比
FF0 FF1
上页
下页
返回
数字电子技术基础
5.12 一个同步时序电路如图题所示。设触发器的初态Q1 = Q0 = 0。 (1) 画出Q0 、Q1和F相对于CP的波形；
(4) 4538输出一直为稳态，低电平，无波形输出。
上页 下页 返回
数字电子技术基础
6.20 用相同的信号输入到各电路，再用示波器观测出各输出波形如图所 示，试根据输入输出波形判断三种电路是何种电路。（设直流电源电压为 +5V）
[解] 框Ⅰ中为施密特电路。因施密特 电路输出周期与输入信号周期相同，而 输出脉宽取决于输入信号到达施密特电 路上限阈值电压和下限阈值电压的时间。 框Ⅱ中为单稳触发器。因单稳电路输 出脉宽取决于其暂稳态时间，而输出周 期取决于触发信号周期。 框Ⅲ中为二分频电路。因它输出周期 为触发脉冲周期的2倍，且为方波输出。
[解] 本题是RAM的复合扩展。一般先进行位，再进行字扩展。先用２片 10244的RAM进行位扩展成1024８的RAM块，如图解8.2(1)所示。再用4 个块扩展成40968的RAM，如图解8.2(2)所示。
上页
下页
返回
数字电子技术基础
[例] 试分析图所示电路，写出逻辑表达式，列出真值表，分 析整个电路具有什么逻辑功能？
(1) 划分功能块 可将电路划分为2个逻辑功能块。 (2) 分析功能块的逻辑功能 显然各功能块均为逻辑函数发 生电路。可写出每个输出的逻辑 函数式并列出真值表。
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
6.7 控制系统为了实现时序配合，要求输入、输出波形如图题所 示，t1可在1~99s之间变化，试用CMOS精密单稳态触发器4538 和电阻R、电位器RW和电容器C构成电路，并计算R、RW和C的 值。
下页
返回
数字电子技术基础
t1时刻，寄存器II的数据1000送到 总线，寄存器III接收，[I]=1011，[II]=1000， [III]=1000；t2时刻，寄存器III的数据1000 送到总线，无数据接收，各寄存器数据不变； t3时刻，无数据传送，各寄存器数据不变； t4时刻，寄存器I的数据1011送到总线，寄存 器II、III接收，[I]=1011，[II]= [III]=1011。
[解 ]
74161(1)的CO输出控制着74161(2)的CTP和CTT，而74161(2)的输出CO又作为反 馈控制预置信号(同步置数），又CO = Q3Q2Q1Q0CTT，因此，两片计数器的满状态 和预置状态即为计数器的结束和初始状态。
所以，该电路为同步196进制计数器。
上页
下页
返回
数字电子技术基础
(2) 从F与CP的关系看，该电路实现何种功能？
[解 ] 1）写方程式 上页 下页 返回
数字电子技术基础
状态转换表
Q1n Q0n 00 01 10 11 Q1n+1 Q0n+1 01 11 00 00
10→ 00→ 01→ 11
从F与CP的关系可以看出该电路实现三分频。 上页 返回 下页
数字电子技术基础
(2) 将驱动方程代入特性方程得状态方程
由状态转换图可见该 电路为异步5进制计数器。
上页
下页
返回
数字电子技术基础
5.11 用JK触发器设计图题所示两相脉冲发生电路。
[解] 电路的循环状态为00→ 10→ 11→ 01→ 00，因此可按
同步计数器设计，用两个JK FF实现。 (1) 作次态卡诺图求状态方程和输出方程
Count Clear Preset
上页
下页
返回
数字电子技术基础
作业
5.3 试分析图题所示电路的逻辑功能。
[解] (1) 驱动程式和时钟方程
n J0 Q2
K0 1
CP0 CP
n CP 1 Q 0
J1 K1 1
n J 2 Q1nQ0
K2 1
CP2 CP
上页
下页
返回
数字电子技术基础
数字电子技术基础
Ai Bi Ci-1 Si Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1
+VCC
Ci m(1, 2,3,7)
Si m(1, 2, 4,7)
上页
下页
上页
下页
返回
数字电子技术基础
[例] 分析图所示电路的逻辑功能。如何能改变输出波形的频 率和幅度？
上页
下页
返回
数字电子技术基础
[解] 本题可以划分成三个功能块，第一块是由555构成的脉冲发生电路， 它可以产生第二块8位二进制计数器所需的时钟信号CLK，第三块是由 DAC0808和I/U转换构成的 D/A转换电路。 整个电路实现了锯齿波发生器。由于输出波形的频率是CLK的256分频， 改变电阻R1、R2或电容C都可以改变555产生CLK的频率，也就改变了输出 波形的频率。改变I/U转换电路的反馈电阻RF或VREF的值都可以改变输出波 形的幅度。
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
电路通过互触发，在 Q1 和 Q2产生矩形脉冲 输出。
上页
下页
返回
数字电子技术基础
三.（15分）使用74LS138译码器和适当的门电路设计一个1位 二进制数全减运算电路，列出真值表，画出电路图。依据数 字电子技术所学知识，简述还有哪些方案可以实现全减运算。
5.29 电路如图题所示，要求 (1) 列出电路的状态迁移关系(设初始状态为0110)；
(2) 写出F的输出序列。
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
6.5 集成单稳态触发器74121组成电路如图题所示，要求 (1) 计算uO1、uO2的输出脉冲宽度； (2) 若uI如图中所示，试画出输出uO1、uO2的波形图。
返回
数字电子技术基础 四、（ 15分）全同步16进制加法集成计数器74163构成的电路如图题A.2.6
所示。全同步是指该计数器是同步时序电路、同步清零、同步置数，其清零 和置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以 下问题：
(1) 请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7~Q0一 起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了 几进制计数？
5.15 用74LS293及其它必要的电路组成六十进制计数器，画出 电路连接图。
[解] 74LS293为异步2-8-16进制集成计数器，需要两片级联实现60进制计数器。 方法一：全局反馈清零
上页
下页
返回
数字电子技术基础
方法二：局部反馈清零
上页
下页
返回
数字电子技术基础
5.20 计数器74161构成电路如图题5.20所示，试说明其逻辑功能。
数字电子技术基础
答疑时间
5月7日（星期三）：下午2:00~4:00 5月9日（星期五）：下午2:00~4:00 5月12日（星期一）：下午2:00~4:00
5月14日（星期三）：下午2:00~4:00
5月16日（星期五）：下午2:00~4:00
上页
下页
返回
数字电子技术基础
上页
下页
返回
数字电子技术基础
(2) 若由F输出，该电路又为何种功能？
(3) 若CP的频率fcp=1MHz，输出F的脉宽twf = ?
上页
下页
返回
数字电子技术基础
(1) I芯片采用了进位输出的反馈置数法，II片为反馈清零法。
若由Q7~Q0一起作为输出：
电路计数的初态S0=00001000 最后一个有效状态Sn-1= 11111111 实现进制： 255-8+1=248 (2) 由F输出，实现248分频。 上页 下页 返回