EDA复习知识点
EDA期末复习资料大全
一1．一般把EDA技术的发展分为MOS时代、MOS时代和ASIC三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）.VHD。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
2、1、PLD：可编程逻辑器件CPLD：复杂可编程逻辑器件2、HDL：硬件描述语言VHDL：甚高速集成电路硬件描述语言3、LUT：查找表（Look Up table）4、ASIC:专用集成电路5、SOC：片上系统6、IP CORE：知识产权核7、FPGA：现场可编程门阵列8、JTAG：联合测试行动组9、EAB：嵌入式阵列快10、LE（LC）：逻辑单元11、SOPC：可编程片上系统12、EDA：电子设计自动化13、FSM：有限状态机14、BST：边界扫描测试15、M4K：Altera公司Cyclone系列FPGA中的嵌入式存储器模块16、RTL：寄存器传输级17、MV：混合电压18、PLD：可编程逻辑器件19、std_logic_vector：一种数组型数据类型，其中每位数据均为std_logic型。
20、one-hot：一种有限状态机的编码形式。
状态机的每个状态都用一个触发器来表示，即在每个状态只有对应触发器置“1”，其他触发器均置“0”。
EDA复习资料
第1章1.EDA技术：2.①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）3.EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件4.FPGA和CPLD开发效率高，成本低，可编程5.EDA是微电子技术和现代电子设计技术的结合6.EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代7.利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现8.掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC9.FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。
10.H DL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）11.综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程12.传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。
13.自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成14.E DA仿真：时序仿真、功能仿真15.E da开发流程；原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试16.标准单元法必须预建完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块“标准单元”17.常用的HDL仿真器有ModelSim、Active HDL，VCS，NC-Sim18.I P(自主知识产权核)分类：①软IP（用硬件描述语言描述的功能块）②固IP（完成了综合的功能块）③硬IP（提供设计的最终阶段产品：掩模）19.I P内涵：①必须是为了易于重用而按嵌入式应用专门设计的②必须实现IP模块的优化设计20.优化的目标：芯片的面积最小，运算速度最快，功率消耗最低，工艺容差最大21.E DA工具：设计输入编辑器、仿真器、HDL综合器、适配器、下载器22.设计输入：①图形输入（原理图输入、状态图、波形图输入）②HDL文本输入ASIC设计流程：系统规格说明→系统划分→逻辑设计与综合→综合后仿真→版图设计→版图验证→参数提取后仿真→制版和流片→芯片测试。
EDA技术重要基础知识点
EDA技术重要基础知识点1. EDA技术概述- EDA(Exploratory Data Analysis)技术是指通过可视化和统计方法来理解和分析数据的过程。
它通常是数据科学和数据分析中的第一步，用于发现数据的模式、异常和趋势。
2. 数据收集与清洗- 在进行EDA之前，正确而全面地收集数据是十分重要的。
这包括确定需要收集的数据类型、数据源以及收集方式等。
同时，数据清洗是为了过滤掉噪声数据、处理缺失值等，以确保数据的准确性和完整性。
3. 描述性统计分析- 描述性统计分析是EDA过程中常用的方法之一。
它通过计算数据的中心位置、离散程度和分布等统计量，来描述数据的基本特征。
常见的描述性统计分析方法包括平均数、中位数、标准差和频率分布等。
4. 数据可视化- 数据可视化是以图形化的方式展示数据的过程，它能够更直观地呈现数据的分布和趋势。
常用的数据可视化方法包括直方图、散点图、折线图和箱线图等。
5. 缺失值处理- 在数据分析中，经常会遇到一些数据缺失的情况。
处理缺失值是EDA 中必不可少的一部分。
常见的方法包括删除缺失值、用均值或中位数填充缺失值、使用插值等。
6. 异常值检测- 异常值是指与大部分样本不符的数值，它们可能是由于记录错误、测量误差或稀有事件等原因引起。
在EDA中，需要通过异常值检测来排除异常值的影响。
常用的方法包括箱线图、Z分数和3σ原则等。
7. 相关性分析- 相关性分析用于衡量两个或多个变量之间的关系强度。
在EDA过程中，通过计算变量之间的相关系数，可以了解变量之间的相关性程度。
常用的相关性分析方法包括Pearson相关系数、Spearman相关系数和点二列相关等。
8. 探索性数据分析报告- 在完成EDA后，通常会生成一份探索性数据分析报告。
这份报告将展示你对数据的理解和分析结果，包括数据的描述统计、可视化图表和相关性分析等。
它可以为进一步的数据分析和建模提供基础。
以上是EDA技术中的重要基础知识点。
EDA总结知识点
EDA总结知识点eda总结知识点：第一章1.1.1eda的定义:是电子设计自动化（electriondesignautomation)的缩写，是90年代初，从计算机计算机辅助设计cad，计算机辅助制造cam，计算机辅助测试cat和计算机辅助工程（cae）的概念发展起来的。
窄EDA和宽EDA。
在这本书中，我们主要研究狭义的EDA。
狭义eda：以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真等等一系列的工作，最终形成集成电子系统或专用集成芯片的新技术。
也称为：ies/asic自动设计技术。
广义的EDA包括狭义的EDA，以及计算机辅助分析（PSpice、EWB、matlab）和印刷电路板计算机辅助设计PCB CAD技术（如Protel、OrCAD）。
因为在广义的EDA技术中，CAA 技术和PCB CAD技术都不具备逻辑综合和逻辑适配的功能，所以我们不能称之为真正意义上的EDA技术，最好称之为现代电子设计技术。
利用eda技术进行电子系统的设计，具有以下特点：（1）用软件的方式设计硬件（2）软件设计系统向硬件系统的转换由相关开发软件完成。
（3）在设计过程中，可以使用相关软件进行各种模拟；（4）系统可现场编程，在线升级；（5）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高；eda技术进入21世纪后得到了更大的发展，主要表现在：1）使电子设计成果以自主知识产权的形式得到明确表达和确认；2）在仿真和设计方面支持标准语言的强大EDA软件已持续推出；3）电子技术领域全方位融入eda领域，例如：软件无线电的迅速崛起，模拟电路系统硬件描述语言的表达和设计的标准化，系统可编程模拟器件的出现等4）电子领域各个学科的界限更加模糊和包容：模拟和数字、软件和硬件、系统和设备、ASIC和FPGA、行为和结构等。
EDA历年重点复习资料
1.1EDA技术是以计算机为工作平台，以相关的EDA开发软件为工具，以大规模可编程逻辑器件包括CPLD、FPGA、EPLD等）为设计载体，以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述的主要表达方式，自动完成系统算法，电路设计，最终形成电子系统或专用集成芯片的一门新技术。
1.2EDA技术研究的对象是电路或系统芯片设计的过程，可分为系统级、电路级和物理级三个层次。
EDA设计领域和内容，包括从低频、高频到微波，从线性到非线性，从模拟到数字，从可编程逻辑器件通用集成电路到专用集成电路的电子自动化设计。
1.3一般认为EDA技术的发展经历了3个阶段：计算机辅助设计（CAD）、计算机辅助工程（CAE）、电子系统设计自动化（EDA）。
1.4名词解释：1）IC是英文Integrated Circuit的缩写，就是集成电路的意思。
是一种微型电子器件或部件。
采用一定的工艺，把实现一定功能的电路，所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
2）ASIC（Application Specific ntergrated Circuits）：即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
3）FPGA现场可编程门阵列和CPLD复杂可编程逻辑器件：它是在PAL、GAL、PLD 等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
是目前较为流行的一种EDA设计技术。
4) IP核：是具有知识产权的集成电路设计技术，是指那些己经过验证的、可重利用的、具有某种确定功能的集成电路设计模块。
分为软IP (soft IP core )、固IP (firm IP core)和硬IP (hard IP core )。
EDA复习要点
第1章 EDA技术概述1. EDA：EDA(Electronic Design Automation)电子设计自动化，EDA技术依赖于强大的计算机，在EDA工具软件平台上，对以HDL(Hardware Description Language--硬件描述语言)为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。
2. EDA的设计输入有：图形输入方式：原理图输入，状态图输入；HDL文本输入：VHDL，Verilog3. 常用缩写FPGA(Field Programable Gate Araay)CPLD(Complex Programmable Logic Device)ASIC(Application Specific Interated Circuit)SOC(System on a Chip)SOPC(System-on-a-Programmable-Chip)HDL(Hardware Description Language)IP(Intellectual Property)CAD(Computer Aided Design)CAM(Computer Aided Manufacturing)CAT(Computer Aided Test)CAE(Computer Aided Engineering)CAA(Computer Aided Analysis)4．综合(Synthesis)：将用行为和功能层次表达的系统转换成低层次的便于具体实现的模块组合装配过程。
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
5．适配：适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。
EDA复习要点
EDA复习要点
1、深入了解自顶向下设计的概念
VERILOG C
2 、了解PLD结构的“与——或”阵列，能根据要求在“与——或”阵列结构上编程
3、FPGA和CPLD的在结构上的区别，编程下载上的区别
4、端口模式定义（注意赋值上的区别），信号定义（重点是wire和reg）
5、赋值语句assign 进程语句always@()
6、并行和顺序执行
7、块语句beigin….end 和fork….join
8、条件语句case和if 条件语句的不完备性
9、阻塞赋值和非阻塞赋值
10、元件例化
11、进程语句中对同一信号进行多次驱动
12、三态端口和双端口
13、同步加载和复位以及异步加载和复位
14、分频设计（编程）
15、给出状态图，编写有限状态机程序
16、数据类型（整型寄存器型）
资源优化和速度优化
条件编译
18、$display $strobe $monitor
Initial
延时
时钟信号的产生
仿真程序的编写。
EDA基础知识复习要点
EDA基础知识复习要点EDA（探索性数据分析）是指对数据集进行初步的探索，以了解数据的特征、相互关系和隐藏的模式。
它是数据分析的重要环节，可以帮助我们发现数据中的特殊特征、异常值和缺失值，为后续的建模和决策提供基础。
下面是EDA基础知识的复习要点。
1.数据集的基本情况-数据集的大小和维度：了解数据集包含的样本数量和特征数量。
-数据类型和缺失值：检查每个特征的数据类型并确定是否存在缺失值。
-数据的摘要统计信息：计算每个特征的基本统计指标，如均值、中位数、标准差等。
-数据可视化：使用直方图、箱线图、散点图等可视化工具来展示数据的分布和异常值。
2.数据的清洗和预处理-处理缺失值：根据缺失值的情况选择适当的方法填充或删除缺失值。
-处理重复值：检查是否存在重复的样本或特征，并根据需要删除或合并重复值。
-异常值处理：通过设定阈值或使用统计方法来检测和处理异常值。
-标准化和归一化：对于数据集中的数值型特征，可以进行标准化或归一化处理，使其具有相同的尺度。
3.特征工程-特征选择：根据特征的重要性和相关性选择最相关的特征，减少特征的维度。
-特征构建：使用原始特征衍生出新的特征，例如添加多项式特征、交互特征等。
4.数据探索-变量间的关系：分析变量之间的相关性和因果关系，帮助了解特征之间的影响。
-群组分析：将数据集中的样本划分为不同的组群，发现数据的内在结构和模式。
-关键性因素：识别影响特定结果的重要因素，找到数据集中的关键趋势和影响因素。
5.可视化分析-直方图：显示定量变量的分布情况，帮助了解数据的偏态和尾部情况。
-箱线图：显示定量变量的中位数、上下四分位数和异常值，有助于观察数据的离散情况。
-散点图：显示两个变量之间的关系，帮助检测变量之间的线性关系或异常值。
-折线图：显示变量随时间变化的趋势，用于分析时间序列数据。
6.结果解释和报告-对EDA结果进行总结和解释，包括数据集的特点、重要特征、异常值等。
-以清晰和可视化的方式呈现结果，如使用图表、表格等形式。
EDA技术复习资料(完全版)
EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。
4、文本输入是指采用硬件描述语言进行电路设计的方式。
5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。
7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。
8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、用VHDL语言书写的源文件。
即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。
11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。
17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。
EDA期末复习资料大全
一1．一般把EDA技术的发展分为MOS时代、MOS时代和ASIC三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）.VHD。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
二、1、PLD：可编程逻辑器件CPLD：复杂可编程逻辑器件2、HDL：硬件描述语言VHDL：甚高速集成电路硬件描述语言3、LUT：查找表（Look Up table）4、ASIC:专用集成电路5、SOC：片上系统6、IP CORE：知识产权核7、FPGA：现场可编程门阵列8、JTAG：联合测试行动组9、EAB：嵌入式阵列快10、LE（LC）：逻辑单元11、SOPC：可编程片上系统12、EDA：电子设计自动化13、FSM：有限状态机14、BST：边界扫描测试15、M4K：Altera公司Cyclone系列FPGA中的嵌入式存储器模块16、RTL：寄存器传输级17、MV：混合电压18、PLD：可编程逻辑器件19、std_logic_vector：一种数组型数据类型，其中每位数据均为std_logic型。
20、one-hot：一种有限状态机的编码形式。
状态机的每个状态都用一个触发器来表示，即在每个状态只有对应触发器置“1”，其他触发器均置“0”。
EDA复习要点
1、三大技术的重点转移，即：分立元件像集成电路转移、模拟技术像数字技术转移、固定器件向可编程器件转移。
原因：简化设计、减小体积、提高系统的可靠性、提高可测性、缩短设计周期。
2、自顶向下的优势：设计的主要方针和调试过程在高层次上完成的，这有利于早起发现结构设计上的错误，避免设计工作的浪费，同时也减少了功能仿真的工作量，提高了设计的一次成功率。
现代EDA技术采用“自顶向下”的高层次的电子设计方法，代表了当今电子技术的最新发展方向。
3、电子电路设计与仿真工具包括SPICE/PSPICE、MultiSIM、Matlab 等。
4、PCB（Printed—Circuit Board）设计软件种类很多，如：Altium Disigner、orCAD、PowerPCB等，目前我国多采用Altium Disigner。
5、PLD（可编程逻辑器件）是一种可以完全代替74系列及GAL、PLA的新型电路，只要有数字电路基础，会使用计算，就可以进行PLD的开发。
PLD的在线编程能力和强大的开发软件，使工程师可以再几天、甚至几分钟内就可以完成一额昂几周才能完成的工作，并可将数百万门的复杂设计集成在一颗芯片内。
PLD技术在发达国家已成为电子工程师必备的技术。
6、EDA是电子设计自动化（Electronic Design Automation.）英文的缩写简称。
7、EDA技术的含义：以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。
8、广义的EDA技术包括：电子电路设计、PCB设计和IC设计。
9、狭义的EDA技术特指以可编程浅见（包含可编程逻辑器件和模拟器件）为物理载体，以图形或硬件描述为主要功能的表达方式，利用EDA工具自动完成现代电子系统构架夫人设计技术。
1、数字系统的设计可以再一下几个层次上进行：（1）传统的数字系统逻辑设计方法，（2）专用集成电路的设计方法，（3）自顶向下的现代数字系统设计方法。
EDA复习
一，EDA是什么E lectronic D esign A utomation电子设计自动化(EDA)技术是以计算机科学和微电子技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工艺与结构学、计算机数学等多种计算机应用学科的先进技术，它是在先进计算机工作平台上开发出的电子系统设计工具。
二，FPGA是什么F ield－P rogrammableG ate A rray现场可编程门阵列(FPGA)，属于大规模可编程逻辑器件。
三，CPLD是什么C omplex P rogrammable L ogicD evice复杂可编程逻辑器件（CPLD），属于大规模可编程逻辑器件。
FPGA/CPLD的显著优点：开发周期短、投资风险小、产品上市速度快、市场适应能力强、硬件修改升级方便。
四，VHDL是什么V ery-High-Speed Integrated Circuit H ardware D escription L anguage 超高速集成电路硬件描述语言（VHDL），IEEE标准，系统级抽象描述能力较强。
五，PLL是什么P hase L ocked L oop锁相环（PLL），是通用程度较高的嵌入式功能模块之一，用来统一整合时脉讯号，使内存能正确的存取资料。
以完成时钟的高精度、低抖动的倍频、占空比的调整和移相等功能。
六，HDL是什么，有什么用处H ardware D escription L anguage硬件描述语言（HDL）可实现从抽象的行为与功能描述到具体的内部线路结构描述，从而可以在电子设计的各个阶段、各个层次进行模拟验证，保证设计过程的正确性。
降低设计成本，缩短周期。
HDL综合器它是一种将硬件描述语言转化为硬件电路的重要工具软件。
它完成电路化简、算法优化和硬件结构细化等操作。
七，PLD是啥P rogrammable L ogic D evice可编程逻辑器件（PLD）是一种由用户根据自己要求来构造逻辑功能的数字集成电路，基本结构一般是由与阵列和或阵列、输入缓冲电路和输出电路组成。
EDA复习
一、基础知识
1、EDA基本概念，主要组成部分 以硬件描述语言为主要的表达方式，以EDA软件为开发软件，以大规模可 编程器件为设计载体的电子产品设计过程。 2、数据类型 integer,bit,bit_vector, std_logic std_logic_vector, signed, unsigned 3、库，程序包 ieee库 程序包：std_logic_1164程序包 std_logic_arith程序包 std_logic_unsigned程序包 std_logic_signed程序包 4、数据对象 常量：constant 信号：signal 变量：variable 5、运算符
器件清单： 1、加法器，减法器（一位和多位） 2、有符号数和无符号数比较器 3、数据选择器 4、三态缓冲电路 5、二进制_格雷码转换器 6、不同进制的计数器 7、d触发器 8、不同占空比的分频器 9、“1”或“0”计数器 10、密度编码器 11、编码器和优先级编码器 12、led译码器 13、信号发生器（状态机和顺序语句） 14、奇偶校验器，奇偶校验发生器 15、stop_watch电路 16、序列检测器 17、空调控制器 18、通用器件的设计（通用奇偶校验发生器，通用分频器等），类属参数的映射
方法一： library ieee; use ieee.std_logic_1164.all; entity mdbmq is
3、密度编码器 for i in 7 downto 1 loop
if din(i)='1' then
n:=n+1;
end if; end loop; End process; m<=n; process(m) begin case m is when 0=>dout<="00000001"; when 1 =>dout<="00000010"; when 2 =>dout<="00000100"; when 3=>dout<="00001000"; when 4=>dout<="00010000"; when 5=>dout<="00100000"; when 6=>dout<="01000000"; when 7=>dout<="10000000"; when others=>null; end case; end process; end；
EDA基础知识复习要点
EDA知识要点：2.VHDL数据对象有:（1）常量（CONSTANT）（2）变量（VARIABLE）（3）信号（SIGNAL）3.VHDL语言中的逻辑操作符有： AND与、OR或、NOT非、NAND与非、NOR或非 XOR异或、XNOR同或七种4.目前较流行的集成EDA开发环境（软件）有：MAX+PULSⅡ和QUARTUS II5.什么是EDA技术？EDA 技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程7.写出实体中的端口（PORT）语句结构并说明其作用。
由PORT引导的端口说明语句是对一个设计实体界面的说明，端口为设计实体和外部环境的动态通信提供通道。
格式为PORT(端口名：端口模式数据类型；。
端口名：端口模式数据类型；）8.简述EDA技术经历了那几个发展阶段。
1）．CAD（计算机辅助设计）阶段2）．CAE(计算机辅助工程）阶段3)．ESDA（电子系统设计自动化）阶段9.写出元件例化语句语句格式，并说明其作用。
元件例化语句由两部分组成，前一部分是把一个现成的设计实体定义为一个元件，第二部分则是此元件与当前设计实体中的连接说明，它们的完整的语句格式如下：COMPONENT 元件名 IS --元件定义语句GENERIC （类属表）；PORT（端口名表）；END COMPONENT ；例化名：元件名 PORT MAP（ --元件例化语句[端口名=>]连接端口名，...）；11.结构体的语言格式与作用。
ARCHITECTURE 结构体名OF 实体名 IS(说明语句) 用来说明和定义数据对象类型等,可省略BEGIN(功能描述语句) 用来描述内部电路功能的,不可省略END ARCHITECTURE 结构体名；结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
EDA技术复习资料(完全版)
EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。
4、文本输入是指采用硬件描述语言进行电路设计的方式。
5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。
7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。
8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、用VHDL语言书写的源文件。
即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。
11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。
17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。
EDA复习知识点
一、PLD/CPLD/FPGA概念、原理、器件1.EDA:electronic design automation电子设计自动化2.HDL：Hardware Description Language硬件描述语言具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言。
HDL描述的是硬件，语言中体现硬件特点，要用硬件思想思考3.VHDL：Very-High-Speed Integrated（综合的）Circuit Hardware Description Language4.FSM(finite state machine)：有限状态机是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型分为Mealy型和Moore型两类①Mealy:输出与当前状态和当前输入有关②Moore:输出仅与当前状态有关5.常用的两种描述风格是两段式与三段式①两段式：1）时序电路部分，完成状态转换2）组合逻辑部分，在一个与句段中描述下一状态逻辑与输出逻辑②三段式：1）时序电路部分，完成状态转换2）组合逻辑，计算下一状态3）组合逻辑，描述输出逻辑6.coding style（编码风格）:FSM编码风格常用的有三种：Binary编码、One Hot编码、Gray编码Binary:二进制编码优点是占用位数少缺点是容易带来毛刺Gray:格雷码编码优点是可减少毛刺的发生One Hot:一位表达一个状态，缺点是需要更大的位宽，优点是比对时只需要比对1bit,适合高速电路7.verilog编码风格：避免生成多余Latch；资源共享；避免同时使用时钟双延。
8.时延表达initial begin clk = 0;foever #10 clk = ~clk;end9.assign、always、initial、case、if、for、forever、task、function……tch （锁存器）、DFF（触发器）描述（同步复位、异步复位等）系统复位分为同步复位与异步复位同步复位:always@ （posedge clk or negedge reset）begin if(!reset)…… end异步复位:always@(posedge clk)beginif(!reset)……end二、1.PLD:programmable logic device可编程逻辑器件2.Decoder: 解码器，译码器Tri-state output:三态输出3.大规模可编程逻辑器件：CPLD(Complex Programmable Logic Device 复杂可编程逻辑器件)：基于乘积项(product term) 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
EDA复习资料_基础知识
EDA复习基础知识要点1.EDA的概念EDA（电子设计自动化）是现代电子设计技术的核心。
EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。
2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。
CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。
20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。
出现了EDA设计的概念，并发展至今天。
3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查（信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。
LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于1000门/片。
如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。
EDA复习资料
一、名词术语解释（约20%）第1章概述第2章 EDA设计流程及其工具第3章 FPGA/CPLD结构与应用EDA Electronic Design Automation电子设计自动化；ASIC Application Specific Integrated Circuit专用集成电路；VHDL Very High Speed Integrated Circuit Hardware Description Language 高速集成电路硬件描述语言；SRAM Static Random Access Memory 静态随机存储器；CPLD Complex Programmable Logic Device复杂可编程逻辑器件；HDL Hardware Description Language 硬件描述语言；SOPC System On a Programmable Chip 可编程芯片系统；PROM Programmable Read Only Memory可编程只读存储器；LUT Look Up Table 可编程的查找表；FPGA Field Programmable Gate Array 现场可编辑门阵列IP Intellectual Property 知识产权核；CPU Central Processing Unit 中央处理器SOC System On a Chip 单片电子系统IEEE Institute of Electrical and Electronics Engineers 电机工程师协会CAD CAM CAT CAE Computer Aided Design/Manufacture/Test/Engineering 计算机辅助设计/制造/测试/工程技术PCB Printed Circuit Board 印刷电路板LAB Logic Array Block 逻辑阵列块PGA Programmable Gate Array 可编程门阵列；PLD Programmable Logic Device 可编程逻辑器件PLA Programmable Logic Array 可编程逻辑阵列PAL Programmable Array Logic 可编程阵列逻辑GAL Generic Array Logic 通用阵列逻辑RTL Register Transport Level 寄存器传输级LE/LC Logic Element/Cell 逻辑元二、回答问题（约10%）（1）第5章 VHDL设计进阶 5.3 数据对象（信号与变量的异同点）信号SIGNAL 变量VARIABLE基本用法用于作为电路中的信号连线用于作为进程中局部数据存储单元适用范围在整个结构体内的任何地方都能适用只能在所定义的进程中使用行为特性在进程的最后才对信号赋值立即赋值异：（1）使用和定义范围：前者是实体，结构体和程序包；后者仅限于定义了变量的进程或子程序的顺序语句。
EDA复习——精选推荐
EDA复习《EDA技术》复习⼀、课程的基本概念●名词解释：EDA：电⼦设计⾃动化 HDL：硬件描述语⾔VHDL：超⾼速集成电路硬件描述语⾔ CPLD：复杂可编程逻辑器件FPGA：现场可编程门阵列 IP：知识产权核●HDL是EDA技术的重要组成部分，是电⼦系统硬件⾏为描述、结构描述、数据流描述的语⾔，它的种类很多，HDL有：VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog、SystemC。
●EDA开发流程：设计输⼊、综合、适配、仿真/下载。
其中设计输⼊有：原理图输⼊、硬件描述语⾔输⼊和波形输⼊三种。
●⽂件管理：⼯程的后缀.qpf。
原理图后缀.bdfVHDL程序后缀.vhd 波形⽂件后缀.vwf⼆、结构及结构的内容和作⽤VHDL程序基本结构：Library(库及程序包)、Entity(实体区)、Architecture（结构体区）。
端⼝模式：in；out；inout；buffer。
数据类型：bit、bit_vector、std_logic、std_logic_vector；integer、real。
标识符：取名规则有由字母、数字以及下划线组成；必须以字母开头，不分⼤⼩写；不能⽤下划线结尾，下划线不能连⽤；不能⽤VHDL的保留字即程序本⾝带有的关键字，即是在程序中会变蓝⾊的字；●结构体：是⽤来描述输出与输⼊之间的逻辑关系，即器件的内部功能。
数据对象：常数constant、变量variable、信号signal。
(1) 三种说明语句的格式是⼀样的。
信号赋值<=; 变量⽤:=。
(2) signal在architecture与begin间说明，variable在process与begin内。
(3) signal是全局量，variable是局部量。
(4) signal有延迟，优先执⾏最后命令，variable⽆延迟，执⾏每个命令；各种语句：并⾏语句（when-else、with--select、process等）顺序语句（if、case--when、loop、Wait--until等）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
内容：前六章
考试形式：闭卷考试
“考核方法：平时成绩20%；实验课操
作 40%；最后考试 40%
1
1
复习要点
基础知识：理解EDA基本概念，常见的可编 程逻辑器件的工作原理； Verilog语法：掌握模块、运算符、条件语句、 循环语句、块语句的使用和设计方法，理解 阻塞和非阻塞赋值区别；
for语句
for语句的使用格式如下：
for（循环变量赋初值；循环结束条件；循环变量增 值） 执行语句；（或begin_end块语句）
repeat语句
repeat语句的使用格式为：
repeat（循环次数表达式） 语句； 或 repeat（循环次数表达式） begin …… end
填空题
Eg1. 现有的两种主要的硬件描述语言是 Eg2.定义一个名字为Q1的8位reg总线。 逻辑功能。
A B C D E
和
。
Eg3. 将题中的连续赋值语句补充完整以实现对应电路的
F
assign F= E
( ((A B)
(C D) ) )
20 20
填空题
Eg4.请在下面的空格中填入适当的符号使其描述右图模块 module Block1(a,
PLD器件的分类－－按结构特点
基于乘积项结构的器件－－阵列型
PROM，EEPROM，PAL，GAL，
CPLD
基于查找表结构的器件－－单元型
FPGA
PROM PLA PAL
固定的“与”+可编程的“或” 可编程的“与”+可编程的“或” 可编程的“与”+固定的“或”
CPLD
基于乘积项可编程逻辑结构
HDL综合
把用行为和功能层次描述的电子系统转换为低层次 的具体的电路模块。 (1) 从自然语言转换到 HDL 语言算法表示，即自然语 言综合； (2) 从 算 法 表 示 转 换 到 寄 存 器 传 输 级 (Register Transport Level ， RTL) ，即从行为域到结构域的综 合，即行为综合； (3) RTL级表示转换到逻辑门 (包括触发器 )的表示， 即逻辑综合； (4) 从逻辑门表示转换到版图表示 (ASIC 设计 ) ，或 转换到FPGA的配置网表文件，可称为结构综合。
移位操作符及其用法
若V=8’b11001001
针对有符号数，右移 时以符号位填补空位
操作符
按位操作符是对操作数中的每一位分别进行操作 ，得出一个新的操作数，其具体的操作符如下所
示。
操作符 ~ &
| ^
表达式 ~B A& B
A| B A^ B
~^ ^~
A ~^B A^~B
描述 将B中的每一位取反 将A中的每位与B中 对应的位相与 将A中的每位与B中 对应的位相或 将A中的每位与B中 对应的位异或 将A中的每位与B中 对应的位相异或非
FPGA 基于可编程的查找表LUT
并位操作和数字表达
4种进制表示形式：
二进制整数（b或B）；
十进制整数（d或D）；
十六进制整数（h或H）； 八进制整数（o或O）。
数字表达
整常数的3种表达方式：
表 达 方 式 说 明 举 例 8’b11000101或 8 ’hc5 <位宽> ’<进制> <数字> 完整的表达方式 <进制> <数字>
case语句
case语句的使用格式如下。
case （敏感表达式） 值1： 语句1； 值2： 语句2； …… 值n： 语句n; default：语句n+1； endcase
//case分支项
循环语句
在Verilog中存在四种类型的循环语句，用来控制语句的执行 次数。这四种语句分别为: （ 1 ） forever：连续地执行语句；多用在“ initial” 块中，以 生成时钟等周期性波形。 （2）repeat：连续执行一条语句n次。 （3）while：执行一条语句直到某个条件不满足。 （4）for：有条件的循环语句。
for loop
initial begin for(i=0;i<4;i=i+1) out = out +1; end
repeat loop
initial begin repeat(5) out = out +1; end
while loop
initial gin i=0; while(i<0) i=i+1; end
逻辑操作符是对表达式中的操作数整体进行操作 ，得出一个新的一位宽的操作数。
操作符 &&
|| !
表达式 A&&B
A || B !B
描述 A，B是否都为 真？ A ， B 任意一个 是否为真？ Ｂ是否为假
条件运算符
?: 三目运算符，其定义方式如下：
即：信号=条件?表达式1:表达式2;
电路设计：理解组合逻辑和时序逻辑电路设 计思想，掌握典型电路设计方法；
2
2
考试题型
选择题
填空题
电路分析
和 小型的电路设计题 电路设计题——一道大题
3
3
基本概念
EDA——电子设计自动化 ASIC——专用集成电路
Application Specific Integrated Circuit FPGA——现场可编程门阵列 Field Programmable Gate Array CPLD——复杂可编程器件 Complex Programmable Logic Device
当条件成立时，信号取表达式1的值，反之取
表达式2的值。
14
条件语句
（ if-else语句） if-else语句使用方法有以下3种：
（1）if（表达式） 语句1； （2）if（表达式） 语句1； else 语句2； （3）if（表达式1） 语句1； else if（表达式2） 语句2； else if（表达式3） 语句3； …… else if（表达式n） 语句n； else 语句n+1;
<数字>
缺省位宽，则位宽由机 hc5 器系统决定，至少32 位 缺省进制为十进制，位 197 宽默认为32位
注：这里位宽指对应二进制数的宽度。
关系运算符
< <= > >=
说明
小于 小于或等于 大于 大于或等于
不等式操作符
运算结果为1位的逻辑值1或0或x。
关系运算时，若关系为真，则返回值为1；若声 明的关系为假，则返回值为 0；若某操作数为不 定值x，则返回值为x。 所有的关系运算符优先级别相同。 关系运算符的优先级低于算术运算符。
module MUXK (a1, a2, a3, s0, s1, outy); input a1, a2, a3, s0, s1; output outy; wire outy; wire tmp;
mux21a u1 (.a(a2),.b(a3),.s(s0),.y(tmp));
mux21a u2 (.a (a1),.b (tmp),.s(s1),.y(outy)); endmodule
图3-26 含2选1多路选择器的模块
用Verilog设计一个3-8译码器，要求分别用case 语句和if_else语句。比较这两种方式。
b, , input , ); , , ; a b c d
d,
assign assign _______ d e = =
;
a | ( b & ~c) ;
e
( b & ~c );
21 21
图3-26所示的是双2选1多路选择器构成的电路MUXK。对 于其中MUX21A，当s=0和s=1时，分别有y=a和y=b。试 在一个模块结构中用两个过程来表达此电路。 答：参考实验1