EDA复习资料要点全
EDA期末复习资料大全
一1．一般把EDA技术的发展分为MOS时代、MOS时代和ASIC三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）.VHD。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
2、1、PLD：可编程逻辑器件CPLD：复杂可编程逻辑器件2、HDL：硬件描述语言VHDL：甚高速集成电路硬件描述语言3、LUT：查找表（Look Up table）4、ASIC:专用集成电路5、SOC：片上系统6、IP CORE：知识产权核7、FPGA：现场可编程门阵列8、JTAG：联合测试行动组9、EAB：嵌入式阵列快10、LE（LC）：逻辑单元11、SOPC：可编程片上系统12、EDA：电子设计自动化13、FSM：有限状态机14、BST：边界扫描测试15、M4K：Altera公司Cyclone系列FPGA中的嵌入式存储器模块16、RTL：寄存器传输级17、MV：混合电压18、PLD：可编程逻辑器件19、std_logic_vector：一种数组型数据类型，其中每位数据均为std_logic型。
20、one-hot：一种有限状态机的编码形式。
状态机的每个状态都用一个触发器来表示，即在每个状态只有对应触发器置“1”，其他触发器均置“0”。
EDA考试要点
《DEA 技术与应用》考点1.综合的概念：综合的目的是将个模块化设计文件合并为一个网表文件，并使层次设计平面化（即展平）。
2.EDA 开发流程图：3.专业名词：PLD :(programmable logic device)可编程逻辑器件CPLD :(complex PLD)复杂可编程逻辑器件FPGA : (Field －Programmable Gate Array)现场可编程门阵列ASIC :（application specific intergrated circuit ）专用集成电路EDA :（electronic disign automation ）电子设计自动化SOC :（system on a chip ）单片电子系统SOPC :（System-on-a-Programmable-Chip ）可编程片上系统IP : (Intellectual Property)知识产权核ROM :(Read-Only Memory)只读内存PROM :(Programmable Read-Only Memory)可编程只读存储器EPROM : (Erasable Programmable ROM)可擦除可编程ROMEEPROM : (Electrically Erasable Programmable Read-Only Memory)电可擦可编程只读存储器PLA : Programmable Logic Array ）可编程逻辑阵列PAL : (programmable arrary logic)可编程阵列逻辑GAL : (generic array logic)通用阵列逻辑EPLD : (erasable PLD)可擦除可编程逻辑器件OTP :(one time programmable)一次性编程JTAG : (Joint Test Action Group)联合测试行为组织BST : (Boundary-Scan Testing)边界扫描测试ISP :(in system programmable)在系统编程4.reg 与nets 的区别：（P111）nets 型变量是输出值始终根据输入变化而更新的变量，它一般用来定义硬件电路中的各种物理连线。
《EDA技术基础》复习资料学习资料
EDA 技术基础》复习资料EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录EDA复习资料 (I)一、填空题 (1)二、单选题 (4)三、简答题 (13)四、应用题 (14)五、V HDL程序填空： (16)一、填空题1. 现代电子技术经历了CAD 、CAE 和EDA三个主要的发展阶段。
2. EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。
3. EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。
4. 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。
仿真是一种对所设计电路进行间接检测的方法，包括_功能仿真和_时序仿真。
5. 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。
6. 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行。
7. 可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。
8. ___________________________________________________________________________________ PLD (FPGA、CLPD )种类繁多，特点各异。
共同之处包括的三大部分是逻辑块阵列、输入___________________ / 输出块和互连资源。
9. FPGA两类配置下载方式是主动配置方式和被动配置方式。
10. Quartus II是EDA器件制造商A ltera公司自己开发的EDA工具软件。
11. Quartus II工具软件安装成功后、第一次运行前，还必授权。
12. Quartus II支持原理图、文本和波形等不同的编辑方式。
13. 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录(文件夹) 。
EDA复习资料
第1章1.EDA技术：2.①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）3.EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件4.FPGA和CPLD开发效率高，成本低，可编程5.EDA是微电子技术和现代电子设计技术的结合6.EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代7.利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现8.掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC9.FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。
10.H DL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）11.综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程12.传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。
13.自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成14.E DA仿真：时序仿真、功能仿真15.E da开发流程；原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试16.标准单元法必须预建完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块“标准单元”17.常用的HDL仿真器有ModelSim、Active HDL，VCS，NC-Sim18.I P(自主知识产权核)分类：①软IP（用硬件描述语言描述的功能块）②固IP（完成了综合的功能块）③硬IP（提供设计的最终阶段产品：掩模）19.I P内涵：①必须是为了易于重用而按嵌入式应用专门设计的②必须实现IP模块的优化设计20.优化的目标：芯片的面积最小，运算速度最快，功率消耗最低，工艺容差最大21.E DA工具：设计输入编辑器、仿真器、HDL综合器、适配器、下载器22.设计输入：①图形输入（原理图输入、状态图、波形图输入）②HDL文本输入ASIC设计流程：系统规格说明→系统划分→逻辑设计与综合→综合后仿真→版图设计→版图验证→参数提取后仿真→制版和流片→芯片测试。
EDA复习资料
EDA复习基础知识要点1.EDA的概念EDA（电子设计自动化）是现代电子设计技术的核心。
EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。
2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。
CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。
20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。
出现了EDA设计的概念，并发展至今天。
3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查（信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。
LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于1000门/片。
如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。
EDA复习重点
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么? 答：是核心地位（见图1-3）。
综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。
1-5 IP在EDA技术的应用和发展中的意义是什么? P11~12答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。
1-6 叙述EDA的FPGA/CPLD设计流程，以及涉及的EDA工具及其在整个流程中的作用设计流程：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。
工具及作用：设计输入编辑器（作用：接受不同的设计输入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。
）；HDL 综合器（作用：HDL综合器根据工艺库和约束条件信息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布线）；下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。
EDA技术复习资料（完全版）
EDA技术复习资料（完全版）EDA技术复习资料⼀、填空1、EDA设计流程包括设计准备、设计输⼊、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输⼊主要包括⽂本输⼊⽅式、图形输⼊⽅式、和波形输⼊⽅式。
4、⽂本输⼊是指采⽤硬件描述语⾔进⾏电路设计的⽅式。
5、功能仿真实在设计输⼊完成以后，选择具体器件进⾏编译之前进⾏的逻辑功能验证，因此⼜称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进⾏的时序关系仿真，因此⼜被称为后仿真或延时仿真。
7、当前最流⾏的并成为IEEE标准的硬件描述语⾔包括VHDL、和VERILOG HDL。
8、EDA⼯具⼤致分为设计输⼊编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、⽤VHDL语⾔书写的源⽂件。
即是程序⼜是⽂档，即是⼯程技术⼈员之间交换信息的⽂件，⼜可作为合同签约者之间的⽂件。
11、⽤VHDL设计的电路，既可以被⾼层次的系统调⽤，成为系统的⼀部分，也可以作为⼀个电路的功能快独⽴存在和独⽴运⾏。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使⽤的⽂字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输⼊输出端⼝或引脚，它是设计实体对外的⼀个通信界⾯，是外界可以看到的部分。
17、VDHL的结构体⽤来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端⼝声明语句中，端⼝⽅向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型⽂字包括整数⽂字、实数⽂字、以数制基数表⽰的⽂字和物理量⽂字。
EDA历年重点复习资料
1.1EDA技术是以计算机为工作平台，以相关的EDA开发软件为工具，以大规模可编程逻辑器件包括CPLD、FPGA、EPLD等）为设计载体，以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述的主要表达方式，自动完成系统算法，电路设计，最终形成电子系统或专用集成芯片的一门新技术。
1.2EDA技术研究的对象是电路或系统芯片设计的过程，可分为系统级、电路级和物理级三个层次。
EDA设计领域和内容，包括从低频、高频到微波，从线性到非线性，从模拟到数字，从可编程逻辑器件通用集成电路到专用集成电路的电子自动化设计。
1.3一般认为EDA技术的发展经历了3个阶段：计算机辅助设计（CAD）、计算机辅助工程（CAE）、电子系统设计自动化（EDA）。
1.4名词解释：1）IC是英文Integrated Circuit的缩写，就是集成电路的意思。
是一种微型电子器件或部件。
采用一定的工艺，把实现一定功能的电路，所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
2）ASIC（Application Specific ntergrated Circuits）：即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
3）FPGA现场可编程门阵列和CPLD复杂可编程逻辑器件：它是在PAL、GAL、PLD 等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
是目前较为流行的一种EDA设计技术。
4) IP核：是具有知识产权的集成电路设计技术，是指那些己经过验证的、可重利用的、具有某种确定功能的集成电路设计模块。
分为软IP (soft IP core )、固IP (firm IP core)和硬IP (hard IP core )。
EDA复习要点
第1章 EDA技术概述1. EDA：EDA(Electronic Design Automation)电子设计自动化，EDA技术依赖于强大的计算机，在EDA工具软件平台上，对以HDL(Hardware Description Language--硬件描述语言)为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。
2. EDA的设计输入有：图形输入方式：原理图输入，状态图输入；HDL文本输入：VHDL，Verilog3. 常用缩写FPGA(Field Programable Gate Araay)CPLD(Complex Programmable Logic Device)ASIC(Application Specific Interated Circuit)SOC(System on a Chip)SOPC(System-on-a-Programmable-Chip)HDL(Hardware Description Language)IP(Intellectual Property)CAD(Computer Aided Design)CAM(Computer Aided Manufacturing)CAT(Computer Aided Test)CAE(Computer Aided Engineering)CAA(Computer Aided Analysis)4．综合(Synthesis)：将用行为和功能层次表达的系统转换成低层次的便于具体实现的模块组合装配过程。
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
5．适配：适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。
EDA复习要点
EDA复习要点
1、深入了解自顶向下设计的概念
VERILOG C
2 、了解PLD结构的“与——或”阵列，能根据要求在“与——或”阵列结构上编程
3、FPGA和CPLD的在结构上的区别，编程下载上的区别
4、端口模式定义（注意赋值上的区别），信号定义（重点是wire和reg）
5、赋值语句assign 进程语句always@()
6、并行和顺序执行
7、块语句beigin….end 和fork….join
8、条件语句case和if 条件语句的不完备性
9、阻塞赋值和非阻塞赋值
10、元件例化
11、进程语句中对同一信号进行多次驱动
12、三态端口和双端口
13、同步加载和复位以及异步加载和复位
14、分频设计（编程）
15、给出状态图，编写有限状态机程序
16、数据类型（整型寄存器型）
资源优化和速度优化
条件编译
18、$display $strobe $monitor
Initial
延时
时钟信号的产生
仿真程序的编写。
EDA基础知识复习要点
EDA基础知识复习要点EDA（探索性数据分析）是指对数据集进行初步的探索，以了解数据的特征、相互关系和隐藏的模式。
它是数据分析的重要环节，可以帮助我们发现数据中的特殊特征、异常值和缺失值，为后续的建模和决策提供基础。
下面是EDA基础知识的复习要点。
1.数据集的基本情况-数据集的大小和维度：了解数据集包含的样本数量和特征数量。
-数据类型和缺失值：检查每个特征的数据类型并确定是否存在缺失值。
-数据的摘要统计信息：计算每个特征的基本统计指标，如均值、中位数、标准差等。
-数据可视化：使用直方图、箱线图、散点图等可视化工具来展示数据的分布和异常值。
2.数据的清洗和预处理-处理缺失值：根据缺失值的情况选择适当的方法填充或删除缺失值。
-处理重复值：检查是否存在重复的样本或特征，并根据需要删除或合并重复值。
-异常值处理：通过设定阈值或使用统计方法来检测和处理异常值。
-标准化和归一化：对于数据集中的数值型特征，可以进行标准化或归一化处理，使其具有相同的尺度。
3.特征工程-特征选择：根据特征的重要性和相关性选择最相关的特征，减少特征的维度。
-特征构建：使用原始特征衍生出新的特征，例如添加多项式特征、交互特征等。
4.数据探索-变量间的关系：分析变量之间的相关性和因果关系，帮助了解特征之间的影响。
-群组分析：将数据集中的样本划分为不同的组群，发现数据的内在结构和模式。
-关键性因素：识别影响特定结果的重要因素，找到数据集中的关键趋势和影响因素。
5.可视化分析-直方图：显示定量变量的分布情况，帮助了解数据的偏态和尾部情况。
-箱线图：显示定量变量的中位数、上下四分位数和异常值，有助于观察数据的离散情况。
-散点图：显示两个变量之间的关系，帮助检测变量之间的线性关系或异常值。
-折线图：显示变量随时间变化的趋势，用于分析时间序列数据。
6.结果解释和报告-对EDA结果进行总结和解释，包括数据集的特点、重要特征、异常值等。
-以清晰和可视化的方式呈现结果，如使用图表、表格等形式。
EDA期末复习资料大全
一1．一般把EDA技术的发展分为MOS时代、MOS时代和ASIC三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）.VHD。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
二、1、PLD：可编程逻辑器件CPLD：复杂可编程逻辑器件2、HDL：硬件描述语言VHDL：甚高速集成电路硬件描述语言3、LUT：查找表（Look Up table）4、ASIC:专用集成电路5、SOC：片上系统6、IP CORE：知识产权核7、FPGA：现场可编程门阵列8、JTAG：联合测试行动组9、EAB：嵌入式阵列快10、LE（LC）：逻辑单元11、SOPC：可编程片上系统12、EDA：电子设计自动化13、FSM：有限状态机14、BST：边界扫描测试15、M4K：Altera公司Cyclone系列FPGA中的嵌入式存储器模块16、RTL：寄存器传输级17、MV：混合电压18、PLD：可编程逻辑器件19、std_logic_vector：一种数组型数据类型，其中每位数据均为std_logic型。
20、one-hot：一种有限状态机的编码形式。
状态机的每个状态都用一个触发器来表示，即在每个状态只有对应触发器置“1”，其他触发器均置“0”。
eda期末复习资料
第一章绪论1.理解EDA的含义：EDA就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。
2.EDA要素：4个基本条件：1）大规模可编程逻辑器件2）硬件描述语言3）软件开发工具4）实验开发系统（下载、硬件验证）发展：计算机辅助设计（CAD）,计算机辅助工程设计（CAE）,电子设计自动化（EDA）3.EDA实现目标：未来的EDA技术向深度和广度两个方向上发展4.电子系统设计方法：自顶向下设计法（分模块设计）、自底向上方法、混合式设计法。
5.自顶向下设计流程：（11个小步骤）6.EDA设计流程第四章Quartus II 【常规操作】VHDL1.VHDL的基本设计结构：（实体、结构体、库、程序包、配置）实体：ENTITY 实体名IS[GENERIC（类属表）；][PORT（端口表）；]END [ENTITY] [实体名]结构体：ARCHITECTURE 结构体名OF 实体名IS【定义语句；】------通常定义信号，常量，申明元件BEGIN并行处理语句EDN ARCHITECTURE{[结构体名]库和程序包：IEEE库、STD_LOGIC_1164程序包实体: ENTITY name …END ENTITY name;结构体: ARCHITECTURE name OF entity_name…END ARCHITECTURE;2端口信号模式: IN 、OUT、INOUT、BUFFER3.标识符的规定：1）以英文字母开头2）不以下划线结尾，同时不连续使用下划线3)26个英文字母大小写、0-9数字及下划线组成4）保留字不能作为标识符标识符的用途：定义常量、变量、信号、端口、子程序等等4.VHDL的数据对象有哪些：1）常量2）变量3）信号VHDL的文字规则（整数的数制基数表达方式）：主要由5个部分组成1）用十进制数标明的数制进位基数2）数制间隔符“#”3）表达的数值4）指数间隔符“#”；5）指数部分，如果指数部分为0，可以省略第5部分；5.掌握常用数据类型（如数组定义等）：标量型：标量类型的数据对象在某一时刻只对应一个值。
EDA 的复习提纲
实体：
ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END ENTITY e_name; 或： ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END e_name;
output Q
1010
st0
0101
st1
1001
st20010s源自3101101
00
input DATAIN
《可编程逻辑器件》复习
名词术语解释（约20%） 第1章 概述 第2章 FPGA/CPLD结构与应用 EDA，ASIC，FPGA，IP，SRAM，CPLD HDL，SOPC，PROM，LUT，VHDL……
回答问题（约10%） 第5章 VHDL设计进阶 5.1 数据对象（信号与变量的异同点） 第7章 有限状态机的设计 7.1 一般有限状态机的设计 状态机的必要性及组成，各个部分的作用 程序改错（约20%） （1）程序简单改错 （2）例5-6：四选一多路选择器的实现
本门课程的主要应用方向： （1）芯片设计：利用FPGA/CPLD设计ASIC （2）产生高速控制信号： 控制高速A/D，控制高速DSP （3）实现高速数据的传输和缓存： 总线和缓冲区 未来发展方向： 实现所有数字系统的集成
Design a state machine according to the following state diagram
例：
说明部分： SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0) ;
EDA技术复习资料(完全版)
EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。
2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。
3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。
4、文本输入是指采用硬件描述语言进行电路设计的方式。
5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。
6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。
7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。
8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。
9、IEEE于1987年将VHDL采纳为IEEE#1076标准。
10、用VHDL语言书写的源文件。
即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。
11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。
12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。
13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。
14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。
15、VHDL的实体由实体声明部分和结构体组成。
16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。
17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。
18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。
19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。
EDA复习知识点
一、PLD/CPLD/FPGA概念、原理、器件1.EDA:electronic design automation电子设计自动化2.HDL：Hardware Description Language硬件描述语言具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言。
HDL描述的是硬件，语言中体现硬件特点，要用硬件思想思考3.VHDL：Very-High-Speed Integrated（综合的）Circuit Hardware Description Language4.FSM(finite state machine)：有限状态机是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型分为Mealy型和Moore型两类①Mealy:输出与当前状态和当前输入有关②Moore:输出仅与当前状态有关5.常用的两种描述风格是两段式与三段式①两段式：1）时序电路部分，完成状态转换2）组合逻辑部分，在一个与句段中描述下一状态逻辑与输出逻辑②三段式：1）时序电路部分，完成状态转换2）组合逻辑，计算下一状态3）组合逻辑，描述输出逻辑6.coding style（编码风格）:FSM编码风格常用的有三种：Binary编码、One Hot编码、Gray编码Binary:二进制编码优点是占用位数少缺点是容易带来毛刺Gray:格雷码编码优点是可减少毛刺的发生One Hot:一位表达一个状态，缺点是需要更大的位宽，优点是比对时只需要比对1bit,适合高速电路7.verilog编码风格：避免生成多余Latch；资源共享；避免同时使用时钟双延。
8.时延表达initial begin clk = 0;foever #10 clk = ~clk;end9.assign、always、initial、case、if、for、forever、task、function……tch （锁存器）、DFF（触发器）描述（同步复位、异步复位等）系统复位分为同步复位与异步复位同步复位:always@ （posedge clk or negedge reset）begin if(!reset)…… end异步复位:always@(posedge clk)beginif(!reset)……end二、1.PLD:programmable logic device可编程逻辑器件2.Decoder: 解码器，译码器Tri-state output:三态输出3.大规模可编程逻辑器件：CPLD(Complex Programmable Logic Device 复杂可编程逻辑器件)：基于乘积项(product term) 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
EDA复习资料
一、名词术语解释（约20%）第1章概述第2章 EDA设计流程及其工具第3章 FPGA/CPLD结构与应用EDA Electronic Design Automation电子设计自动化；ASIC Application Specific Integrated Circuit专用集成电路；VHDL Very High Speed Integrated Circuit Hardware Description Language 高速集成电路硬件描述语言；SRAM Static Random Access Memory 静态随机存储器；CPLD Complex Programmable Logic Device复杂可编程逻辑器件；HDL Hardware Description Language 硬件描述语言；SOPC System On a Programmable Chip 可编程芯片系统；PROM Programmable Read Only Memory可编程只读存储器；LUT Look Up Table 可编程的查找表；FPGA Field Programmable Gate Array 现场可编辑门阵列IP Intellectual Property 知识产权核；CPU Central Processing Unit 中央处理器SOC System On a Chip 单片电子系统IEEE Institute of Electrical and Electronics Engineers 电机工程师协会CAD CAM CAT CAE Computer Aided Design/Manufacture/Test/Engineering 计算机辅助设计/制造/测试/工程技术PCB Printed Circuit Board 印刷电路板LAB Logic Array Block 逻辑阵列块PGA Programmable Gate Array 可编程门阵列；PLD Programmable Logic Device 可编程逻辑器件PLA Programmable Logic Array 可编程逻辑阵列PAL Programmable Array Logic 可编程阵列逻辑GAL Generic Array Logic 通用阵列逻辑RTL Register Transport Level 寄存器传输级LE/LC Logic Element/Cell 逻辑元二、回答问题（约10%）（1）第5章 VHDL设计进阶 5.3 数据对象（信号与变量的异同点）信号SIGNAL 变量VARIABLE基本用法用于作为电路中的信号连线用于作为进程中局部数据存储单元适用范围在整个结构体内的任何地方都能适用只能在所定义的进程中使用行为特性在进程的最后才对信号赋值立即赋值异：（1）使用和定义范围：前者是实体，结构体和程序包；后者仅限于定义了变量的进程或子程序的顺序语句。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
.-主要知识点1、从执行方式看VHDL的描述语句包括那些描述语句？用VHDL语言进行设计时，按描述语句的执行顺序进行分类，可将VHDL语句分为顺序执行语句（Sequential）和并行执行语句（Parallel）。
2、目前流行的硬件描述语言有那些？常用的硬件描述语言有ABEL-HDL AHDL.VHDL和Verilog-HDL.而VHDL和Verilog-HDL是当前最流行的并成为IEEE标准的硬件描述语言。
3、MAX+PLUS2中各种文件的扩展名有哪些？*.vhd *.sym *.gdf *.scf4、基于MAX+PLUS2的设计流程设计输入、编译处理、验证（包括功能仿真、时序仿真、和定时分析）和器件编程5、目前较流行的EDA设计软件有那些？ALTERA公司： MAX+PLUS IIQUARTUS II（全新的EDA软件，正在逐步替代 MAX+PLUS) LATTICE莱迪思公司： isp EXPERT SYSTEMisp DesignExpert SYSTEM XILINX西林公司： FOUNDATIONISE（全新的EDA软件，正在逐步替代FOUNDATION）6、可编程逻辑器件的分类？按照变成工艺分哪些类？SPLD 简单可编程逻辑器件CPLD 复杂可编程逻辑器件FPGA 现场可编程门阵列ISP 在系统（线）可编程逻辑器件按编程工艺分为：熔丝开关（一次可编程，要求大电流）可编程低阻电路元件（多次编程，要求中电压）EPROM型（紫外线擦除电可编程逻辑器件）E PROM型（电可擦写编程器件）基于SRAM的编程元件7、VHDL程序设计中常用的库有那些？哪些库是显式（默认打开的）的，哪些是隐式的？P159VHDL程序设计的常用库：IEEE库、STD库、WORK库、VITAL 库、用户定义库。
显示库：IEEE库用户定义库 VITAL库隐式库：、STD库、WORK库8、程序包由那两部分组成？分别有什么作用？ P161程序包由两部分组成：程序包首和程序包体，程序包首为程序包定义接口，声明包中的类型、元件、函数和子程序。
程序包体规定程序包的实际功能，存放说明中的函数和子程序。
9、常用的预定义程序包有哪些？如何调用？P163常用的预定义的程序包：STD_LOGIC_1164程序包、STD_LOGIC_ARITH程序包、STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包、STANDARD和TEXTIO程序包。
10、目前国际上较大的EDA器件制造公司有那些？ALTERA公司、LATTICE莱迪思公司、XILINX西林公司11、VHDL常用的预定义数据类型有哪几种，分别在哪些程序包中？如何调用？答：布尔（BOOLEAN）数据类型，位（BIT）数据类型，位矢量（BIT_VECTOR）数据类型，字符（CHARACTER）数据类型。
12、数据类型的转换有哪几种方法？P114函数转换法、类型标记转换法和常数转换法。
13、可以构成标识符的字符有？有效的字符：（1）包括26个大小写英文字母，数字0～9以及下划线“_”。
（2）任何标识符必须以英文字母开头。
（3）必须是单一下划线“_”，且其前后都必须有英文字母或数字。
（3）标识符中的英文字母不分大小写。
（4）允许包含图形符号（如回车符、换行符等），也允许包含空格符。
（5）VHDL的保留字不能用于作为标识符使用。
14、可编程器件（PLD）分为哪两类？答：根据编程特性分为一次编程和重复编程两类15、标准逻辑位数据类型常用的数值有哪几种？‘U’--未初始化的，‘X’--强未知的，‘0’--强0，‘1’--强1，‘Z’--高阻态，‘W’--弱未知的，‘L’--弱0，‘H’--弱1，‘-’--忽略。
16、完整的条件语句将产生什么电路，不完整的条件语句将产生什么电路？完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路17、信号和变量有什么区别？P121（1）信号赋值至少有δ延时，而变量赋值没有延时。
（2）信号除当前值外有许多相关的信息，而变量只有当前值。
（3）进程对信号敏感而对变量不敏感。
（4）信号可以是多个进程的全局信号；而变量只在定义它们的顺序域可见（共享变量除外）。
（5）信号是硬件中连线的抽象描述，它们的功能是保存变化的数据和连接子元件，信号在元件的端口连接元件。
变量在硬件中没有类似的对应关系，它们用于硬件特性的高层次建模所需要的计算中。
（6）信号赋值和变量赋值分别使用不同的赋值符号“<=”和“：=”，信号类型和变量类型可以完全一致，也允许两者之间相互赋值，但要保证两者的类型相同。
18、VHDL作为工业标准，是由那个机构制定并公布的。
IEEE19、实体部分的端口模式有四个类型。
O U T单向输出端口I N单向输入端口I N O U T输入输出双向端口BUFFER 反馈式双向端口.-20、从执行方式看VHDL的基本描述语句包括哪两大基本描述语句？顺序语句并行语句21、VHDL文件存盘时，其主文件名应与实体名一致，扩展名应为什么呢？.VHD22、硬件描述语言(HDL)的种类很多？ABEL-HDL,AHDL,VHDL,Verilog-HDL.23、EDA技术的含义。
EDA技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程24、目前较流行的集成EDA开发环境（软件）有那些？同第5题25、简述EDA技术的CPLD/FPGA的设计流程。
26、写出实体中的PORT语句结构并说明其作用。
实体端口说明的一般书写格式如下：PORT(端口名：端口模式数据类型；...端口名：端口模式数据类型）；作用：由PORT语句引导的端口说明语句是对一个设计实体界面的说明。
端口为设计实体和外部环境的动态通信提供通道。
27、简述EDA技术经历了那几个发展阶段。
1）．CAD（计算机辅助设计）阶段2）．CAE(计算机辅助工程）阶段3)．ESDA（电子系统设计自动化）阶段28、写出元件例化语句语句格式，并说明其作用。
元件例化语句由两部分组成，第一部分是对一个现成的设计实体定义为一个元件，语句的功能是对待调用的元件作出调用声明，它的最简表达式如下所示：COMPONENT 元件名 ISPORT (端口名表) ；END COMPONENT 文件名；元件例化语句的第二部分则是此元件与当前设计实体(顶层文件)中元件间及端口的连接说明。
语句的表达式如下：例化名 : 元件名 PORT MAP( [端口名 =>] 连接端口名,...); 29、试比较图形输入法和文本输入法有何优缺点？30、结构体的语言格式与作用。
ARCHITECTURE 结构体名OF 实体名 IS(说明语句) 用来说明和定义数据对象，类型等,可省略 BEGIN(功能描述语句) 用来描述内部电路功能的,不可省略 END ARCHITECTURE 结构体名；结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
31、写出PROCESS语句结构的一般表达格式？PROCESS语句格式PROCESS语句的表达格式如下：［进程标号：］PROCESS［（敏感信号参数表）］［IS］［进程说明部分］BEGIN顺序描述语句END PROCESS［进程标号］；32、进程语句的设计(或使用)要点？P140（1）虽然同一结构体中的进程之间是并行运行的，但同一进程中的逻辑描述语句则是顺序运行的，因而在进程中只能设放置顺序语句。
（2）进程的激活必须由敏感信号表中定义的任一敏感信号的变化来启动，否则必须有一显式的WAIT语句来激活。
（3）结构体中多个进程之所以能并行同步运行，一个很重要的原因是进程之间的通信是通过传递信号和共享变量值来实现的。
（4）进程是重要的建模工具。
进程结构不但为综合器所支持，而且进程的建模方式将直接影响仿真和综合结果。
33、并行信号赋值语句有哪几种？其语句格式为何？1）简单信号赋值语句赋值目标<=表达式；2）条件信号赋值语句赋值目标<=表达式1 WHEN 赋值条件1 ELSE表达式2 WHEN赋值条件2 ELSE...表达式n；3）选择信号赋值语句的语句格式如下：WITH 选择表达式SELECT赋值目标信号<=表达式1 WHEN 选择值1,表达式2 WHEN 选择值2,...表达式n WHEN 选择值n；34、EDA技术常用的输入方法有？原理图输入 HDL文本输入e d a设计输入的三种形式：原理图输入，状态输入，波形输入35、什么是实体和结构体，其功能是什么？.-实体是一个设计实体的表层设计单元，其功能是对这个设计体与外部电路进行接口描述。
它规定了设计单元的输入输出接口信号或引脚，是设计实体经封装后对外界的一个通信界面。
结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
36、MAX+pulsⅡ的原理图输入法、文本输入法、波形输入法生成的文件扩展名为？原理图输入法生成的文件扩展名为*.gdf文本输入法生成的文件扩展名为*.vhd波形输入法生成的文件扩展名为*.scf37、VHDL的操作符有那几大类？每一类的操作符分别是什么？每一类操作符可以对那些数据进行操作（运算）?见最后的图38、VHDL操作符的优先级？最后的图39、结构体常见的功能语句有那些？信号（SIGNA）、数据类型（TYPE）、常数（CONSTANT）、元件（COMPONENT）、函数（FUNCTION）和过程（PROCEDURE）等加以说明的语句。
40、子程序分为那两类，其结构为什么。
P152-153子程序包括过程和函数，包括过程(可单独存在，多个返回值，有输入/出、双向参数，一般看做一种语句结构)和函数(作为语句的一部分调用，一个返回值，所有参数都是输入参数，看作表达式的一部分)，可在VHDL的结构体或程序包中任何位置调用子程序。
41、VHDL的标识符由什么构成。
.同13题42、CASE语句的一般形式？在使用当中的注意事项。
P125-126CASE语句的一般形式为：CASE 表达式 ISWHEN 值1=> 语句A；WHEN 值2=> 语句B；...WHEN OTHERS=> 语句C；END CASE注意事项：（1）WHEN条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
2）除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最后一个条件句中的选择必须用关键词OTHERS表示以上已列的所有条件句中未能列出的其它可能的取值。