版图设计报告_(iroi)

合集下载

集成电路版图设计报告

集成电路幅员设计报告一．设计目的：1.通过本次试验，生疏 L-edit 软件的特点并把握使用 L-edit 软件的流程和设计方法；2.了解集成电路工艺的制作流程、简洁集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路幅员设计的λ准则以及各个图层的含义和设计规章；3.把握数字电路的根本单元 CMOS 的幅员，并利用 CMOS 的幅员设计简洁的门电路，然后对其进展根本的 DRC 检查；4.把握F = A • (B + C) 的掩模板设计与绘制。

二．设计原理：1、幅员设计的目标：幅员〔layout〕是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。

幅员设计是创立工程制图〔网表〕的准确的物理描述过程，即定义各工艺层图形的外形、尺寸以及不同工艺层的相对位置的过程。

其设计目标有以下三方面：① 满足电路功能、性能指标、质量要求；② 尽可能节约面积，以提高集成度，降低本钱；③ 尽可能缩短连线，以削减简单度，缩短延时，改善可能性。

2、幅员设计的内容：①布局：安排各个晶体管、根本单元、简单单元在芯片上的位置。

②布线：设计走线，实现管间、门间、单元间的互连。

③尺寸确定：确定晶体管尺寸〔W、L〕、互连尺寸〔连线宽度〕以及晶体管与互连之间的相对尺寸等。

④幅员编辑〔Layout Editor 〕:规定各个工艺层上图形的外形、尺寸和位置。

⑤布局布线〔Place and route 〕：给出幅员的整体规划和各图形间的连接。

⑥幅员检查〔Layout Check 〕：设计规章检验〔DRC,Design Rule Check〕、电气规章检查〔ERC,Electrical Rule Check〕、幅员与电路图全都性检验〔LVS,Layout Versus Schematic 〕。

三．设计规章〔DesignRul e〕：设计规章是设计人员与工艺人员之间的接口与“协议”，幅员设计必需无条件的听从的准则，可以极大地避开由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

两级运算放大器的版图设计(版图设计实验报告)

版图设计实验报告一、实验名称：两级运算放大器的版图设计二、实验目的：1、掌握模拟CMOS集成电路的设计方法2、掌握模拟CMOS集成电路的版图设计方法三、实验要求：1、设计对象为单端输出的两级运算放大器电路，其性能为：（1）、负载电容为CL=15pf，负载电阻为RL=100K欧；（2）、电源VDD=5V；（3）、增益带宽积CBW大于40MHZ；（4）、增益AVO大于80DB；（5）、相位裕都PM大于65；（6）、输入摆幅大于3V，输出摆幅尽量大；2、查阅相关资料，学习模拟CMOS集成电路版图的设计技巧3、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版图的DRC 验证；4、要求设计的版图满足电路的功耗，性能，功能，面积合理，美观。

四、设计对象仿真后MOS管的宽长比如下图：备注：电阻：R1为180欧电容：C1为2.62pf五、实验步骤1、观察模型文件（.SCS文件）或通过对CMOS管点单电路的DC分析并查看MOS管的直流工作点参数，得到PMOS，NMOS的基工艺参数（TOX，Cox，VthN，VthP等）2、确定具体的设计方案3、在schematic中画出电路图4、开始设计电路的版图5、修改版图，使之通过DRC验证6、优化版图使面积合理、美观六、实验结果面积：120*180=22680（um）七、实验心得第二次做版图设计，相较上次的实习难度提升了些许，最关键的是即将步入工作的我们重拾了那些被淡化和遗忘的知识，重新刷新脑子，和团队紧密合作，细致的分工，相互的监督和检验，我们一步步的完成脑中的想法，在有限的时间内完成老师的作业，这让我们感觉就是在工作间里。

然而每一步的前进总是让我们明白我们的不足和问题，知识的模糊，对版图设计的有限了解，粗糙的设计，迟钝的软件操作，这些都让我们反思了很久也想了很多，无论如何，经过了再一次的版图设计，我还是能够感到自己的进步，无论是对知识的理解还是对学习知识的渴求，而后者让我感到格外珍贵。

版图设计讲座报告

信号连线对称的图例
关于寄生电容
a.避免时钟线与信号线的重叠避免时钟线与信号线的重叠 b.两条信号线应该避免长距离平行，信号线之两条信号线应该避免长距离平行，两条信号线应该避免长距离平行间交叉对彼此的影响比二者平行要小；间交叉对彼此的影响比二者平行要小； c.输入信号线和输出信号线应该避免交叉输入信号线和输出信号线应该避免交叉； c.输入信号线和输出信号线应该避免交叉； d.对于易受干扰的信号线在两侧加地线保护；对于易受干扰的信号线， d.对于易受干扰的信号线，在两侧加地线保护； e.模拟电路的数字部分需要严格隔离开。模拟电路的数字部分， e.模拟电路的数字部分，需要严格隔离开。
5.dummy器件的详细讲述
如果周边环境不同，会使工艺中的刻蚀率不同，比如：线宽大，刻蚀率大，刻蚀的快。刻蚀的快慢会影响线电阻等电学参数。例子：尺寸较大的管子被拆成小管子并联时，尺寸较大的管子被拆成小管子并联时，要在两端的小管的栅旁加上dummy gate，的小管的栅旁加上dummy gate，这样可以保证比较精确的电流匹配。精确的电流匹配。而且这种dummy gate的宽度可以比实际的栅宽小的宽度可以比实际的栅宽小。而且这种dummy gate的宽度可以比实际的栅宽小。各个小管子的gate 最好用metal联起来， metal联起来各个小管子的gate 最好用metal联起来，如果用 poly连会引起刻蚀率的偏差连会引起刻蚀率的偏差。 poly连会引起刻蚀率的偏差。
8.大功率供电的版图及W、L比较大的器件的版图大功率供电的版图及W 大功率供电的版图及（1）W较大的管子应拆成小单元并联，拆成多少个单元。原则是：每个单元的电阻要小于所有单元连每个单元的电阻要小于所有单元连起来后的总的。起来后的总的（2）如果拆成的单元数过多，应分两排摆放如果拆成的单元数过多，如果拆成的单元数过多应分两排摆放。（3）大功率供电：一般问题出现在有大电流的地方，避免电迁移。

版图实验报告(完美版)

图 1-8 新建原理图界面 9、搭建完成的原理图如图 1-9 所示；
图 1-9 带隙基准源的电路原理图 10、完成电路图后按 X 键检查和保存，无错误后退出；
第４页
11、回到 ic6151 界面，依次选择 File->Export->CDL,弹出 CDL Out 界面，个参数如图 1-10 所பைடு நூலகம்；
第８页
实验二：带隙基准源电路的版图设计
一、实验目的： 1、熟悉 Linux 系统基本命令并学会使用同时熟练画 layout 的一些快捷方式； 2、掌握半导体集成电路的设计规则； 3、掌握半导体集成电路的布局布线； 4、掌握使用 Cadence Virtuoso 版图编辑软件进行模拟 IC 版图布局设计； 5、掌握如何根据电路图提取网表，从而进行 LVS 检查验证； 6、学会使用 cadence 工具对所画版图进行 DRC 验证，确保版图符合工艺设计规则； 7、学会如何看 DRC 和 LVS，以便对错误进行修改。二、实验原理和内容： 1、设计规则：（1）同层金属之间的距离是 0.6us （2）不同电位的阱间距是 4us （3）在对差分对和电流镜的匹配时，用的共质心的原则（4）对于电流镜和差分对这类敏感模块要用 guardring （5）对于电阻要加 dummy 2、原理：Virtuoso Layout Editor 是一种基于 LINUX 系统的 EDA 工具，用于集成电路版图设计。该工具可以进行 DRC 和 LVS 检查验证，DRC（设计规则检查）即查看所画版图是否符合工艺设计规则，只有通过 DRC 检查，版图才能在现有工艺条件下实现；LVS（版图和电路图一致性比较）即查看版图是否和电路图一致，只有通过 LVS 检查，版图才能在电学特性和电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图，然后进行检查与验证； 3、内容：首先根据已经知道的电路原理图分析其那些器件需要匹配，将匹配的器件画在一起，分成若干个版图模块。带隙基准源大致分为：电流镜模块，分压电阻模块，差分对模块以及剩下的单个电阻； 4、需要用到的快捷键： F2 保存 C 键复制 F 键满屏 M 键移动工具 Shift+M 合并工具 K 键标尺工具 L 键标签工具

电路版图设计实训报告总结

电路版图设计实训报告总结实训背景电路版图设计是电子工程技术的重要环节，对于电子产品的研发和制造起着举足轻重的作用。

为了提高学生的实际操作能力，培养学生综合设计能力，我们开展了一次电路版图设计实训。

实训目的通过本次实训，旨在使学生掌握电路版图设计的基本原理、方法和技巧，培养学生的创新意识和实际动手能力，培养学生解决实际问题的能力。

实训内容本次实训主要包括以下内容：1. 电路原理图设计：通过学习电路的基本原理，学生了解了电路的图形表示方法和符号，熟悉了电路图纸上各个元件的标注和连接方式。

2. 器件选型和元件布局：根据电路设计需求，学生学会了选择相应的器件，并进行器件的布局及连线，保证电路的稳定性和可靠性。

3. PCB设计：在PCB设计软件的指导下，学生学会了将电路原理图转化为PCB布局图，布局各个元件、联线、设置电路元件的封装和尺寸等，保证了电路的良好性能。

4. PCB调试：学生通过连接电路、接通电源进行调试，检查电路的连接和工作情况，对可能存在的问题及时进行修复，确保电路的正常工作。

实训步骤本次实训分为以下几个步骤：1. 学生通过课堂学习和实际操作，了解电路版图设计的基本原理和流程。

2. 学生根据所学知识，选择一个简单的电路进行设计，包括电源、元器件、连接线等。

3. 学生使用电路设计软件，将电路原理图转化为PCB布局图，设置相关参数、布局元件、连线等。

4. 学生进行PCB布线、调试和测试，检查电路的连接和工作情况，对可能存在的问题及时进行修复。

5. 学生在指导老师的帮助下完成实训报告，总结本次实训的经验和收获。

实训收获本次实训对于学生来说是一次宝贵的机会，他们通过实际操作掌握了电路版图设计的基本原理和方法。

在实训中，学生不仅提高了自己的动手操作能力和创新意识，而且通过与同学的合作，锻炼了团队合作和沟通协调的能力。

通过本次实训，学生不仅学到了专业知识，还培养了实际操作能力，提高了自己解决实际问题的能力。

集成电路版图设计报告

北京工业大学集成电路板图设计报告姓名：张靖维学号：12023224 2015年6 月1日目录目录 (1)1 绪论 (2)1.1 介绍 (2)1.1.1 集成电路的发展现状 (2)1.1.2 集成电路设计流程及数字集成电路设计流程 (2)1.1.3 CAD发展现状 (3)2 电路设计 (4)2.1 运算放大器电路 (4)2.1.1 工作原理 (4)2.1.2 电路设计 (4)2.2 D触发器电路 (12)2.2.1 反相器 (12)2.2.2 传输门 (12)2.2.3 与非门 (13)2.2.4 D触发器 (14)3 版图设计 (15)3.1 运算放大器 (15)3.1.1 运算放大器版图设计 (15)3.2 D触发器 (16)3.2.1 反相器 (16)3.2.2 传输门 (17)3.2.3 与非门 (17)3.2.4 D触发器 (18)4 总结与体会 (19)1 绪论随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。

而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。

在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。

1.1 介绍1.1.1集成电路的发展现状2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。

随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。

、1.1.2集成电路设计流程及数字集成电路设计流程集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。

芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。

集成电路版图设计报告

集成电路版图设计实验报告班级：微电子1302班学号：1306090226姓名：李根日期：2016年1月10日一：实验目的：熟悉IC设计软件Cadence Layout Editor的使用方法，掌握集成电路原理图设计，原理图仿真以及版图设计的流程方法以及技巧。

二：实验内容1.Linux常用命令及其经典文本编辑器vi的使用①：了解Linux操作系统的特点。

②：熟练操作如何登录、退出以及关机。

③：学习Linux常用的软件以及目录命令。

④：熟悉经典编辑器vi的基本常用操作。

2.CMOS反相器的设计和分析①：进行cmos反相器的原理图设计。

②：进行cmos反相器的原理图仿真。

③：进行cmos反相器的版图设计。

3.CMOS与非门的设计和分析①：进行cmos与非门的原理图设计。

②：进行cmos与非门的原理图仿真。

③：进行cmos与非门的版图设计4.CMOS D触发器的设计和分析①：进行cmosD触发器的原理图设计。

②：进行cmosD触发器的原理图仿真。

③：进行cmosD触发器的版图设计。

5.对以上的学习进行总结①：总结收获学习到的东西。

②：总结存在的不足之处。

③：展望集成电路版图设计的未来。

三：实验步骤（CMOS反相器）1.CMOS反相器原理图设计内容：首先建立自己的Library，建立一个原理图的cell，其次进行原理图通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入icfb，打开CIW；Tool→Library Manager；File→New→Library；在name栏填上Library名称；选择Compile a new techfile；键入～/0.6um.tf；File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK；点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗；通过Browse analogLib库将要用到的元件添加进来；快捷键‘W’进行元器件之间的连接；快捷键‘P’根据input和output进行引脚的添加并连接；点击各个元器件快捷键‘q’对相关的信息进行标注，如model name，width，length；Design→Check and Save，若有错误则原理图上相应部分会闪动，选择Check →Find Marker查看错误的原因；Design→Create cellview→From cellview产生反相器；点击【@artName】快捷键‘q’出现属性窗口，根据特性改成相应名字；用add/shape来修饰symbol进行外观的修饰；查错并保存。

版图设计实验报告

版图设计实验报告————————————————————————————————作者: ————————————————————————————————日期:实验报告册课程名称：集成电路版图设计教程姓名:学号:院系：专业:ﻩﻩ教师：20１6年５月15 日实验一：ＯP电路搭建一、实验目的:１．搭建实体电路。

2.为画版图提供参考。

3.方便导入网表。

4.熟悉使用cadｅｎce。

二、实验原理和内容：根据所用到的ｍｎ管分析各部分的使用方法，简化为几个小模块,其中有两个差分对管。

合理运用匹配规则，不同的ＭOS管可以通过打孔O来实现相互的连接。

三、实验步骤:1.新建设计库。

在→library；在naｍe输入自己的学号;右边选择：atｔcｈto……；选择sｔo２→ＯK。

然后在tｏols→lｉbｒary manager下就可看到自己建的库。

2．新建CellVieｗ。

在→CeｌlＶｉｅｗ;celｌ栏输入OP,type→选择ｌaｙｏｕｔ。

3.加器件。

进入自己建好的电路图，选择快捷键I进行调用器件。

MO Ｓ管,在browse下查找ｓto2，然后调用出自己需要的器件。

4.连线。

注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。

一个节点只能引出３根线。

无论线的起点或是终点，光标都应进入红色电极接电。

5.加电源,和地符号。

电源Vdｄ和地Ｖss的符号在analｏglib库中选择和调用,然后再进行连线。

（可以通过Q键来编辑器件属性，把实验规定的ＭOS管的widtｈ和leｎgｔh数据输入，这样就可以在电路图的器件符号中显示出来) 6.检查和保存。

命令是cｈｅｃk aｎd sａvｅ。

(检查主要针对电路的连接关系:连线或管脚浮空,总线与单线连接错误等）如果有错和警告,在‘sｃhemａtiｃ cheｃk’中会显示出错的原因,可以点击查看纠正。

（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路)四、实验数据和结果:导出电路网表的方法：新建文件OP,→OP（library bｒｏｗｓｅr 选NAＮD2）,ＮANＤ.ｃｄｌ，Analog √由于电路图老师已经给了我们,所以直接调用即可：调用的电路图如下所示:接着进入下一步:直接进入导入网表步骤:五、实验总结：１.在老师讲解后，基本掌握了电路的基本画法，知道如何建立一个库,并调用库里面的器件,然后进行连接。

版图课程设计报告

版图课程设计报告一、教学目标本课程的教学目标是让学生掌握XX学科的基本概念、原理和方法，能够运用所学知识解决实际问题。

具体包括以下三个方面：1.知识目标：学生能够准确地掌握XX学科的基本概念、原理和知识点，了解学科的发展历程和现状。

2.技能目标：学生能够运用所学知识解决实际问题，具备一定的实践操作能力和创新思维能力。

3.情感态度价值观目标：学生能够认识到XX学科在生活中的重要性，培养对学科的兴趣和热情，形成积极的学习态度和良好的学习习惯。

二、教学内容根据课程目标，教学内容主要包括以下几个部分：1.XX学科的基本概念和原理：通过讲解和案例分析，使学生了解并掌握XX学科的基本概念和原理。

2.XX学科的应用：通过实际案例和实验，让学生学会如何将所学知识应用于解决实际问题。

3.XX学科的发展趋势：介绍XX学科最新的研究成果和发展趋势，激发学生的学习兴趣和动力。

三、教学方法为了实现教学目标，我们将采用以下几种教学方法：1.讲授法：通过讲解和演示，向学生传授基本概念和原理。

2.讨论法：学生进行小组讨论，培养学生的思考能力和团队协作能力。

3.案例分析法：通过分析实际案例，让学生学会将理论知识应用于实践。

4.实验法：安排实验课程，让学生亲自动手操作，提高实践能力。

四、教学资源为了支持教学内容和教学方法的实施，我们将准备以下教学资源：1.教材：选用权威、实用的教材，为学生提供系统的学习资料。

2.参考书：提供相关领域的参考书籍，丰富学生的知识储备。

3.多媒体资料：制作课件、视频等多媒体资料，提高学生的学习兴趣。

4.实验设备：准备充足的实验设备，确保学生能够顺利进行实验操作。

通过以上教学设计，我们期望学生能够达到课程目标，掌握XX学科的基本知识、技能和价值观，为今后的学习和生活打下坚实的基础。

五、教学评估本课程的评估方式包括平时表现、作业、考试等，旨在全面、客观地评价学生的学习成果。

具体评估方式如下：1.平时表现：通过观察学生在课堂上的参与程度、提问回答等情况，评估学生的学习态度和积极性。

天津大学版图设计实验报告

天津大学版图设计实验报告实验一：学会使用版图设计软件设计基本单元一、试验目的和要求1.了解集成电路版图设计的相关知识和一般流程2. 学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制3. 设计基本的反相器、与非门等基本单元的版图二、实验过程1.打开Ledit软件,进入L-EDIT交互式图形编辑介面；2.进入File/New建立新创建图形文件的文件名shuo;3.层的设置：根据版图绘制所需工艺，在Layers设置中定义所需要的层的名称、形状、颜色等。

在这个过程中，为每一层命名一个有意义的名称是十分必要的，这将为以后的绘图过程、省下很多麻烦。

层的设置1）P阱区（黄色框）2）有源区光刻（绿色）ACTIVE3）多晶硅区光刻（红色）POLY4）P沟道MOSFET光刻，（黑色框）P-Diffusion5）N沟道MOSFET光刻，（紫色框）N- Diffusion6）源、漏、栅区引线孔光刻（黑色）CONTACT铝引线光刻（蓝色）METAL17）一些辅助层如:网格层GRID LAYER8）错误层Error Layer9）采用系默认设置4.建立新单元(Cell)进入Cell/New建立新创建图形原始单元名not、nand、nor、CP 等5.进行DRC检查及修改（具体设置详见试验二）三、版图设计最终结果图实验二：版图设计规则检查一、试验目的和要求1.深入理解和掌握版图设计的规则2.设计D触发器基本单元的版图3.学会使用该软件进行版图设计规则检查二、实验过程1.设计规则的内容与作用设计规则是集成电路设计与制造的桥梁。

如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。

这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。

设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。

版图设计规则（DRC检查）1）P阱之间间距20um2）P阱对有源区的最小覆盖10um3）有源区最小宽度10 um，有源区最小间距10 um4）多晶硅最小宽度5 um，多晶硅条的最小间距5um5）离子注入区对有源区的最小覆盖10 um6）铝引线孔、接触孔大小7.5 um *7.5 um7）铝条最小宽度10um，铝条最小间距10 um8）铝条对引线孔的最小覆盖2.5 um9）引线孔距扩散区最小距离5 um10）引线孔距多晶硅的最小距离5 um11）多晶硅对引线孔最小覆盖2.5 um12）多晶硅extension有源区5um注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET宽长比10/1。

集成版图设计实验报告 (2)

集成电路版图设计教师：* * *专业：* * *姓名：* * *学号：**********时间：2015.12.17第一部分：Tanner的L-Edit使用利用Tanner L-edit进行电路图的线路编辑；至少画出一个版图，并查看截面图。

（参考P58-63，P158-161，P172-205反相器、与、或门、串联、并联等，或则自己设计）反相器：CMOS反相器由NMOS晶体管和PMOS晶体管构成，我们将利用调用元件操作将已经完成的两个晶体管例化到反相器中，连接构成CMOS反相器。

反相器：i no u t PMOS：NMOS：第二部分设计规则检查和版图提取利用Tanner L-edit进行电路图的设计规则检查；至少画出一个版图。

（参考P161-171反相器、与、或门、串联、并联等，或则自己设计）。

可以选择上面的版图，给出设计规则检查的截图反相器：第三部分：Tanner的S-Edit使用利用Tanner S-edit进行电路图的线路编辑；至少画出一个原理图和符号图，并输出网表。

仿真测试结果截图。

（参考P206-217反相器、与、或门、串联、并联等，或则参考廖裕评-TannerPro集成电路设计实战指导，或者自己设计）V =5.0o u ti nV =5.0Ao u t B第四部分：电路图与版图一致性检查LVS是指电路图与版图的一致性检查，即用LVS比较器来比较版图与电路图所表述的电路是否相同。

将第一部分和第三部分版图与线路图的LVS并对LVS结果进行版图分析、修改；（参考P218-228）心得体会：通过这次L-edit软件的训练，我已经初步的掌握了L-edit软件的基本操作方法，并能够独立的运用该软件设计版图，灵活的根据要求绘制版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。

在做集成电路版图设计的过程中，我觉得这样做可以提高版图制作效率。

版图设计实验心得

竭诚为您提供优质文档/双击可除版图设计实验心得篇一：与非门的版图设计实验报告实验报告：与非门的版图设计与实现1.实验目的1.1了解schematic设计环境；1.2掌握与非门电路原理图输入方法；1.3掌握与非门电路的版图绘制方法；1.4掌握版图DRc、LVs验证及仿真方法。

2.实验内容：1）、二与非门的电路及仿真：1电路图：○2激励信号（以表格的形式给出）○3电路图的仿真结果。

○2）、二与非门的版图及仿真：1版图（写出版图的面积）○版图面积大约为:15*14=210um22版图的后仿提取网表○3激励信号（以表格的形式给出）○4版图的仿真结果。

○3、收获与感悟：通过这次与非门的实验，我更加熟练地(:版图设计实验心得)学会了layout的过程，已经能够独立完成电路图、版图的制作和电路的仿真、寄生参数提取、电路后仿真。

这次实验完成后，我在做整个比较器设计的时候，我再次对这次设计的与非门进行了一些修改，主要是优化了面积，改善了输入输出端的位置，使我能在布局比较器的时候更方便。

可见我第一次设计出来的版图还是有很多地方欠考虑的，特别的面积没有做最好的优化，我在后面的实验中做了一些完善，最后还是完成了面积比较理想的完整的比较器。

篇二：福州大学集成电路版图设计实验报告福州大学物信学院《集成电路版图设计》实验报告姓名：学号：111000833系别：物理与信息工程专业：微电子学年级：指导老师：一、实验目的1.2.3.4.5.6.掌握版图设计的基本理论。

掌握版图设计的常用技巧。

掌握定制集成电路的设计方法和流程。

熟悉cadenceVirtuosoLayoutedit软件的应用学会用cadence软件设计版图、版图的验证以及后仿真熟悉cadence软件和版图设计流程，减少版图设计过程中出现的错误。

二、实验要求1.根据所提供的反相器电路和cmos放大器的电路依据版图设计的规则绘制电路的版图，同时注意cmos查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA）2.所设计的版图要通过DRc、LVs检测。

IROI数据提交格式

射光所流片数据提交要求以120606 TSMC0.18um工艺为例：一、在/home/project/TSMC018_120606/文件夹下建立各自的文件夹，命名规则：姓的拼音+名的首写字母，全部大写例：/home/project/ TSMC018_120606/ZHANGL二、在上面的文件夹中建立一个新的库1.打开一个终端，键入以下命令：ln –s /home/project/TSMC018_120606/自己用户名~/tsmc018/自己用户名命令解释：在家目录的tsmc018目录下建立一个“自己用户名“的快捷方式，该快捷方式指向/home/project/ TSMC018_20120606/自己用户名目录。

2.进入家目录的tsmc018文件夹下键入“ic”运行cadence，新建一个库，库命名规则：项目名_工艺名_MPW日期_设计者(姓的拼音+名的首写字母)（所有字母均要求大写）例：LA_TSMC018_120606_ZHANGL如果有必要的话可以在项目名后面加上版本号，如LA_V1。

3.将新建库请放在自己的“用户名”文件夹中, ATTACH TO tsmc18工艺库，如下图所示。

双击三、层次化拷贝选择顶层单元(TOP CELL)进行层次化拷贝，具体流程参见下图：四、分类新建TOP 分类，将新建的TOP CELL 名加入到TOP 分类中。

源库和TOP CELL在Library Manager 界面中勾选Show Categories 可以显示出分类，这样该project 的顶层单元就一目了然了。

顶层单元要求：如果有多个TOP_CELL ，需要写readme 说明清楚。

且必须是用多CELL 的形式表达，而不能在一个CELL 中建立多个layout view 。

TOP Cell 中必须有layout 、schematic 、symbol 及后提取cell （calibre 或av_extracted ），不允许有自定义的名称出现，如layout_cc 、layout_bak 。

IC版图设计实训报告

IC版图设计实训报告班级：实训科目：姓名：学号：实训时间：IC版图设计实训报告一、实训目的1.熟练使用Cadence工具设计一个CMOS与非门线路图和版图。

2.学习Cadence 中原理图设计与分析。

3.熟练掌握静态CMOS逻辑电路设计原理。

4.掌握CMOS与非门版图结构，集成电路工艺与版图的图层关系。

5.掌握Cadence仿真环境，完成与非门的仿真。

二、实训要求1.熟悉Cadence的工作环境。

2.能够熟练使用Cadence工具设计CMOS与非门/或非门等基本电路。

3.熟记Cadence中的快捷操作。

比如说“W”是连线的快捷键。

4.能够看懂其他人所画的原理图以及仿真结果，并进行分析等。

三、实训设备与工具1.计算机一台。

2.Cadence 集成电路设计软件。

四、实训步骤1.按照正确的方法打开软件。

2.确定工艺规则。

3.绘制与非门版图。

4.加入工作电源进行分析。

5.记录结果并进行LVS比较。

五、实训内容首先正确的启动软件，新建一个原理图文件。

然后根据给出的电路图在软件上正确绘制原理图。

其原理图如下：把画好的原理图保存好，然后再进行检查是否有错。

如果有错根据报错进行修改，没错就直接进行下一步模拟仿真，观察仿真结果是否真确。

其仿真图如下：接下来就是最后一道工序，把绘制好的原理图就行打包封装。

其封装图如下：六、实训心得通过这次实训使我们了解了Cadence软件的工作环境，并且能过进行一些基本的操作。

能够新建原理图文件并绘制原理图。

能够对电路的电学参数进行模拟，以确定电路图能够实现其电学功能。

并且通过此次实训使我们了解了与非门/或非门的基本数字电路。

还有就是了解了Cadence软件的一些快捷键的操作。

比如像“M”就是移动的原件快捷键。

“K”是标尺的快捷键。

如果选中原件然后按“Q”就是调出性能参数调节界面。

在画原理图的时候要细心，因为很容易漏连接线，或者参数没有调整等。

还有就是在选择电源和接地的时候注意选择正确的形式。

版图设计实验报告

版图设计实验——三输入与或非门的版图实现一、实验要求1、熟悉UNIX基本命令的使用2、了解Cadence软件的使用方法3、掌握半导体集成电路的设计规则4、能够实现基本CMOS集成电路的版图设计二、实验内容使用Cadence Tools实现三输入或与非门（C=)(）电路的版图+F∙AB设计,并实现其设计规则检查（DRC）和电路图与版图一致性对照检查（LVS）。

三、实验设备计算机（内含UNIX系统），Cadence Tool四、实验原理及电路结构分析实验要求实现三输入或与非门电路的版图，则首先要分析此或与非门的电路结构，根据集成电路的有关知识，实现这样的电路，如果使用全互补CMOS集成电路的话，要使用至少6个晶体管，其中NMOS管3个，PMOS管3个。

由于电路结构要求输出函数为C+(，因此根据CMOS集成电路的=)F∙AB设计规则：NMOS逻辑块接地，PMOS逻辑块接高电平，且对NMOS逻辑块，遵循“与串或并”的规律；对PMOS逻辑块，遵循“与并或串”的规律。

：逻辑电路图如下：根据NMOS、PMOS逻辑块电路的设计规则得到晶体管级电路图如下：该电路图实现的逻辑功能 A B C管子工作状态输出C B A F ∙+=)( 0 0 0 P 管导通；N 管截止 10 0 1 t1、t2导通，t3截止；t4导通，t5、t6截止 10 1 0 t1、t2截止，t3导通；t4、t5、t6截止 10 1 1 t1、t2、t3截止；t4、t5导通，t6截止 01 0 0 t1、t2截止，t3导通；t4、t5、t6截止 11 0 1 t1、t2、t3截止；t4、t6导通，t5截止 01 1 0 t1、t2截止，t3导通；t4、t5、t6截止 11 1 1 P 管截止；N 管道通0 在初步分析了电路的结构和逻辑功能之后，接下来就是要具体的进行该电路的版图设计工作了，首先要明确几个概念。

1、版图设计规则。

主要有两种，一种是微米（um-microm ）设计规则，它是一种以微米为单位的直接描述版图的最小允许尺寸，是一种绝对单位的设计规则；另一种是λ为单位的设计规则，该规则是一种相对单位，若某工艺的特征尺寸为A ，则m A μλ2=，规定最小线宽为λ2，其它最小允许尺寸均表示为λ的整数倍。

IC版图设计实训报告

集成电路版图设计一、实验目的1．熟悉cadence的基本操作2．学会搭建电路3．学会根据版图设计规则设计版图4．学会根据DRC，LVS检查并改正错误5．掌握版图设计的一些常用技巧二、实验内容①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。

②布线：设计走线，实现管间、门间、单元间的互连。

③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。

④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。

⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。

版图设计规则如下：三、实验要求版图（layout）是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。

版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。

其设计目标有以下三方面：（1）满足电路功能、性能指标、质量要求；（2）尽可能节省面积，以提高集成度，降低成本；（3）尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。

四、实验步骤（1）Linux中打开cadence注意要在lab 文件夹下打开（2）新建设计库并连接工艺库（3）新建电路图并搭建此次设计两个电路的版图BUF1 和AO121（4）新建版图（layout）文件，根据电路图布局布线画好版图BUF1版图AO121版图（5）DRC设计规则检查（6）LVS版图电路图一致性检查四、实验总结通过三天的版图培训学习，对IC版图设计有了更深的认识和了解，以下这三天的实验总结：1.Linux基本操作：基本指令：1.打开目录：cd 目录2.列出文件：ls3.复制文件：cp文件一文件二4.打开cadence : Icfb &5.移动文件：mv文件一文件一目录2. 版图绘制：（1）准备工作：option—display—最小精度选0.05；按F3—选择—orthogonal上下左右平行移动(2) PMOS版图绘制：a、有源区T0绘制：选中图层T0，按R，点击图层起点，松开鼠标拖动图层到终点，按K标尺选择图层上下宽度为4.2um。

制作ipo图实验心得

制作ipo图实验心得简介IPO是指结构化设计中变换型结构的输入（Input）、加工（Processing）、输出（Output）。

IPO图是对每个模块进行概要设计的工具，它是输入加工输出（INPUT PROCESS OUTPUT）图的简称，它是由美国IBM公司发起并完善起来的一种工具。

在系统的模块结构图形成过程中，产生了大量的模块，在进行详细设计时开发者应为每一个模块写一份说明。

IPO图就是用来说明每个模块的输入、输出数据和数据加工的重要工具。

IPO图是输入/处理/输出图的简称，它是美国IBM公司提出的一种图形工具，能够方便地描绘输入数据、处理数据和输出数据的关系。

IPO图输入-处理-输出图是在层次结构图的基础上推出的一种描述系统结构和模块内部处理功能的工具。

在总体设计、详细设计、设计、评审、测试和维护的不同阶段，都可以使用IPO图对设计进行描述。

IPO图的最重要的特征是它能够表示输入/输出数据（外部数据和内部数据流程）与软件的过程之间的关系，主要是配合层次图详细说明每个模块内部功能的一种工具。

组成IPO图使用的基本符号少而简单，因此很容易掌握使用这种工具。

它的基本形式是在左边的框中列出有关的输人数据，在中间的框中列出主要的处理，在右边的框中列出产生的输出数据。

处理框中列出了处理的顺序，但是用这些基本符号还不足以精确描述执行处理的详细情况。

如下例子IPO图的设计可因人因具体情况而异，例如，下图所示的IPO图。

但无论怎样设计它都必须包括输入、处理、输出，以及与之相应的数据库文件在总体结构中的位置等信息。

其实上图也叫IPO表。

IPO图其他部分的设计和处理都是很容易的，惟独其中的处理过程描述部分较为困难。

对于一些处理过程较为复杂的模块，用自然语言描述其功能十分困难，并且对同一段文字描述，不同的人还可能产生不同的理解（即所谓的二义性问题）。

目前用于描述模块内部处理过程还有如下几种方法：结构化英语方法、决策树方法、判定表方法和算法描述语言方法。