版图设计实验报告

版图设计实验报告

课程名称：集成电路版图设计

姓名：

学号；

专业；电子科学与技术

教师；老师

目录

（一）实验目的 (3)

（二）实验步骤 (4)

1，搭建环境····································································································

2，运用ic6151···························································································

3，作图···········································································································

4，Run DRC··························································································

5，画原理图···························································································

6，Run LVS········································································································（三）实验总结·················································································································

（一）实验目的

1、熟悉Linux系统基本命令并学会使用；

2、掌握使用Cadence Virtuoso版图编辑软件进行模拟IC 版图布局设计；

3、Cadence-Virtuoso Layout Editor是一种基于Linux系统的EDA工具；

（1）熟练使用快捷键；

R;画矩形， ESC；取消任务， delete；除去、

U；撤销， shift + f;变繁体 k；测距离

C；复制， s;改变形状 p;双沟道 L创建标识等等；

(2) 画线和贴片；

横----A2

纵----A1

M1-M2

4、学会用Cadence搭建网表即如何构建电路，并对电路图进行检查和验证；

5、为了从电路图提取网表，用于后续layout的LVS检查验证做准备；

6、学习对电路模块的认识。

（二）实验步骤

1、搭建环境

熟练运用Cadence-Virtuoso Layout Editor

建立一个1240720222的工程与老师一起画电流镜，还有差分电路。

3、画出

拿到画的图的原型，创立了自己的project，以text命名文件名，分析发下来的电路图，找到差分电路和电流镜，

并且在头脑里构思版图的构造设计，怎么样才能更加的合适，线与线之间为0.7、线宽为1.15、画井的距离为0.4---0.6。

还有规划背栅的大小等等。

4、Run DRC

出现的错误比较多

一，线与线之间的距离还有部分没有注意，特别是线与焊盘之间的距离特别容易出错，并且没有注意到栅极层与其

焊盘之间的距离容易出错

二，还有开始规划出来的背栅太小，后期加大麻烦

三，各个板块之间的距离也非常重要

四，画的线之间不规则，有大有小，并不是符合规则，没有符合横A2纵A1的规则，还有线与线之间没有缝合或着

缝合太过了，也是不对的

5 、画原理图

6运行LVS

也会出现一些错误，来对应两边出现的不同点，比如L、M、W 的大小，和联线的不同

特别是线的标号，容易错误，我就错在将text型的标号使用成darwing型出现错误的。

还有画的电线容易用成net线出现错误

（三）实验总结

经过此次实验，学习集成电路版图设计，在Linux的界面上运用Cadence Virtuoso，使用其功能，建立工程、运用热键、规则、改错方式、失配最优方式。

并且了解集成电路版图设计的最基本功能等等，并在此次学习中完成了此次的学习任务，与同学们一起探讨改错的经验，互相学习，共同完成了这次任务。