版图设计实验报告
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
PCB设计实验报告5则范文
PCB设计实验报告5则范文第一篇：PCB设计实验报告Protel ９9SE原理图与PＣＢ设计得实验报告摘要: Protel 99SE 就是一种基于Windoｗs 环境下得电路板设计软件。
该软件功能强大，提供了原理图设计、电路混合信号仿真、PCＢ图设计、信号完整性分析等电子线路设计需要用得方法与工具，具有人机界面友好、管理文件灵活、易学易用等优点，因此,无论就是进行社会生产,还就是科研学习,都就是人们首选得电路板设计工具。
我们在为期两个星期得课程设计中只就是初步通过学习与使用Ｐrotｅl 99SE 软件对一些单片机系统进行原理图设计绘制与电路板得印制( PCB),来达到熟悉与掌握Ｐrotel 9９SE 软件相关操作得学习目得.在该课程设计报告中我主要阐述了关于原理图绘制过程得步骤说明、自制原器件得绘制与封装得添加以及根据原理图设计PCB 图并进行了PCB 图得覆铜处理几个方面。
关键字:Proｔeｌ９9SE原理图封装PＣB 板正文一、课程设计得目得通过本课程得实习,使学生掌握设计电路原理图、制作电路原理图元器件库、电气法则测试、管理设计文件、制作各种符合国家标准得印制电路板、制作印制板封装库得方法与实际应用技巧。
主要包括以下内容：原理图(SCH）设计系统；原理图元件库编辑;印制电路板(PCB)设计系统；印制电路板元件库编辑。
二、课程设计得内容与要求原理图(ＳCＨ)设计系统(1)原理图得设计步骤; (2）绘制电路原理图; （３)文件管理; （4)生成网络表文件；（5)层次原理图得设计.基本要求:掌握原理图得设计步骤,会绘制电路原理图,利用原理图生产网络表，以达到检查原理图得正确性得目得;熟悉文件管理得方法与层次原理图得设计方法.原理图元件库编辑(1）原理图元件库编辑器；（2)原理图元件库绘图工具与命令; (3）制作自己得元件库。
基本要求：熟悉原理图元件库得编辑环境,熟练使用元件库得常用工具与命令,会制自己得元件库。
版式设计实验报告模板(3篇)
第1篇一、实验名称版式设计实验二、实验目的1. 了解版式设计的基本概念和原则。
2. 掌握版式设计的基本技巧和方法。
3. 培养审美能力和创新意识。
4. 提高实际操作能力，为今后的设计工作打下基础。
三、实验时间____年____月____日四、实验地点____实验室/教室五、实验设备1. 计算机及设计软件（如Photoshop、Illustrator等）。
2. 打印机、扫描仪等辅助设备。
六、实验内容1. 版式设计基本概念（1）版式设计的定义（2）版式设计的作用（3）版式设计的发展历程2. 版式设计原则（1）统一与变化（2）对比与调和（3）对称与均衡（4）节奏与韵律（5）比例与尺度3. 版式设计技巧（1）文字排版（2）图片处理（3）色彩搭配（4）版面布局4. 实践操作（1）选择设计主题（2）构思版面结构（3）进行设计制作（4）修改与完善七、实验步骤1. 阅读相关资料，了解版式设计的基本概念和原则。
2. 在计算机上安装设计软件，熟悉操作界面和功能。
3. 根据实验要求，选择设计主题，构思版面结构。
4. 进行设计制作，包括文字排版、图片处理、色彩搭配等。
5. 检查版面效果，发现问题及时修改。
6. 完成设计后，打印输出，进行展示和交流。
八、实验结果与分析1. 实验成果展示（1）设计作品截图（2）设计作品打印版2. 实验结果分析（1）版面结构是否合理（2）文字排版是否清晰（3）图片处理是否恰当（4）色彩搭配是否和谐（5）创新性如何九、实验总结1. 通过本次实验，掌握了版式设计的基本概念、原则和技巧。
2. 提高了审美能力和创新意识，为今后的设计工作奠定了基础。
3. 培养了实际操作能力，学会了如何运用设计软件进行版面设计。
4. 发现了自身在版式设计方面的不足，明确了今后努力的方向。
十、实验反思1. 在实验过程中，遇到的问题及解决方法。
2. 对实验结果的满意度评价。
3. 对实验过程和实验内容的改进建议。
十一、参考文献[1] 《版式设计基础》作者：张晓刚[2] 《图形设计基础》作者：李明[3] 《色彩学》作者：王红注：本模板仅供参考，具体实验内容可根据实际情况进行调整。
版图实验报告
版图实验报告姓名：xxxxx学号：xxxxxxx专业：xxx题目:针对IO的缓冲器版图设计参考课程教学中互连部分的有关讲解，根据下图所示，假设输出负载为5PF，单位宽长比的PMOS等效电阻为31KΩ，单位宽长比的NMOS等效电阻为13KΩ；假设栅极和漏极单位面积（um2）电容值为1fF，假设输入信号IN、EN为理想阶跃信号。
与非门、或非门可直接调用LEDIT标准单元库，在此基础上，设计完成输出缓冲部分，要求从输入IN到OUT的传播延迟时间尽量短，可满足30MHz时钟频率对信号传输速度的要求（T=2T P）。
要求：实验报告要涵盖分析计算过程，Out常用于IO的三态缓冲器题目分析：由于与非门、或非门可直接调用LEDIT标准单元库，所以本设计的关键在于后级反相器的设计上（通过调整反相器版图的宽长比等），以满足题目对电路延时的要求。
设计思路分析可知：由于输入信号IN和是理想的阶跃信号，所以输入的延时影响不用考虑。
所以计算的重点在与非门和或非门的延时，以及输出级的延时。
对于与非门，或非门的延时，由于调用的是标准单元，所以它的延时通过提取标准单元的尺寸进行估算，输出级的尺寸则根据延时的要求进行设计。
计算过程：（1）全局延时要求：30MHz 的信号的周期为，T=33ns ；全局延时T p 的取值要求，T p <21T=16.7ns ； （2）标准单元延时的计算：所用到的标准单元如图所示：与非门的和或非门的晶体管的尺寸为，L=2um ，W=28um ，漏极的长度为 L D =6um 。
其pmos 和nmos 采用的是等尺寸的管子。
Pmos 导通电阻Rp=31k Ω/（228）=2.3k Ω Nmos 导通电阻Rn=13k Ω/（228）=0.93k Ω 栅极的寄生电容为C=F f 1282⨯⨯=56fF漏极的寄生电容为C=F f 1286⨯⨯=168fF 我们需要计算上下拉网络的延迟时间，以找到最坏路径的延时，从而确定这一级的延时。
版图实验报告(完美版)
图 1-9 带隙基准源的电路原理图 10、完成电路图后按 X 键检查和保存，无错误后退出；
第４页
11、回到 ic6151 界面，依次选择 File->Export->CDL,弹出 CDL Out 界面，个参数如图 1-10 所பைடு நூலகம்；
第８页
实验二： 带隙基准源电路的版图设计
一、实验目的： 1、熟悉 Linux 系统基本命令并学会使用同时熟练画 layout 的一些快捷方式； 2、掌握半导体集成电路的设计规则； 3、掌握半导体集成电路的布局布线； 4、掌握使用 Cadence Virtuoso 版图编辑软件进行模拟 IC 版图布局设计； 5、掌握如何根据电路图提取网表，从而进行 LVS 检查验证； 6、学会使用 cadence 工具对所画版图进行 DRC 验证，确保版图符合工艺设计规则； 7、学会如何看 DRC 和 LVS，以便对错误进行修改。 二、实验原理和内容： 1、设计规则： （1）同层金属之间的距离是 0.6us （2）不同电位的阱间距是 4us （3）在对差分对和电流镜的匹配时，用的共质心的原则 （4）对于电流镜和差分对这类敏感模块要用 guardring （5）对于电阻要加 dummy 2、原理：Virtuoso Layout Editor 是一种基于 LINUX 系统的 EDA 工具，用于集成电路版图 设计。该工具可以进行 DRC 和 LVS 检查验证，DRC（设计规则检查）即查看所画版图是否符 合工艺设计规则，只有通过 DRC 检查，版图才能在现有工艺条件下实现；LVS（版图和电路 图一致性比较）即查看版图是否和电路图一致，只有通过 LVS 检查，版图才能在电学特性和 电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图，然 后进行检查与验证； 3、内容：首先根据已经知道的电路原理图分析其那些器件需要匹配，将匹配的器件画在一 起，分成若干个版图模块。带隙基准源大致分为：电流镜模块，分压电阻模块，差分对模块 以及剩下的单个电阻； 4、需要用到的快捷键： F2 保存 C 键 复制 F 键 满屏 M 键 移动工具 Shift+M 合并工具 K 键 标尺工具 L 键 标签工具
版图设计实验
电子科技大学成都学院实验报告册课程名称：集成电路版图设计姓名：学号：院系：专业：教师：年月日实验一：LDO的版图设计一、实验目的：1、掌握并熟练使用Cadence软件。
2、学会将版图划分模块并掌握每个模块的功能。
3、掌握版图设计过程中的匹配原则与注意事项。
4、掌握常见dummy器件及其应遵守的规则。
5、掌握布局布线的规则。
6、掌握并熟练运用DRC和LVS验证方法及解决错误的方法。
二、实验原理和内容：版图设计本质是将搭建好的电路图更深层的展现，在版图设计里，将是用原理图更直观的展现电路图中的各个元器件的连接，匹配、以及布局等。
将版图分成小模块来分别实现会让版图的布局更清晰，让其他人更能直观的了解版图的各个模块的关联，能够减少相应的工作量。
利用Cadence软件的功能搭建电路图，进行DRC检查能够检查并指出我们的版图中存在的连线间隔和连接是否正确；LVS能检查出设计规格错误和版图与原理图是否一致的错误，能够保证我们设计的版图能够真正的实现我们所需要的电路图的功能。
三、实验步骤：1、打开temilen，进入CSMC所在文件夹路径，输入virtuoso &，回车，打开cadence软件（如图1-1所示）。
（图1-1）打开cadence软件2、进入Cadence软件创建库文件：。
点击File菜单，出现下拉菜单，选命令File->New->Library...（如图1-2所示）。
（图1-2）创建库3、在新建的库中添加Cell文件（如图1-3所示）。
（图1-3）添加Cell4、进入新建的Cell文件中，添加元器件并修改器件参数，调入Cell中（如图1-4所示）。
（图1-4）添加元器件5、针对电路图先进行模块化，先画电流镜。
(1).由图1-5-1（a）的电路图知道，这是规格为W=10U,L=8U,M=（1，1）的PMOS 电流镜并且他们的S极与背栅相连，1个PMOS的G极与D极连接画出其版图如图1-5-1（b）所示，由于是PMOS所以最后应在GT层画阱。
印刷板图设计实验报告
印刷板图设计实验报告1. 引言印刷板图设计是电子制作的重要环节，它涉及到电路原理图的转化和实际电路的布线，对于电子产品的性能和可靠性具有重要影响。
本实验旨在通过实际操作，掌握印刷板图设计的基本原理和方法。
2. 实验目的1. 掌握电路板设计软件的使用方法；2. 了解印刷板设计的基本原理；3. 学会进行电路布局和布线。
3. 实验器材与软件- 电脑；- 印刷板设计软件（例如EAGLE、Altium Designer等）；- 电路板原理图。
4. 实验步骤4.1 原理图转换首先，将给定的电路原理图转换为印刷板图。
打开印刷板设计软件，创建新的项目，导入电路原理图文件。
电路原理图应包含电路的元器件和连线信息。
4.2 外形设计根据实际需求和元器件的布局，设计电路板的外形。
在印刷板设计软件中，使用绘图工具绘制出电路板的外形轮廓，并确定电路板的尺寸。
4.3 元器件布局根据电路原理图和外形设计，进行元器件的布局。
通过拖拽和旋转元器件，将其放置在电路板上。
合理的元器件布局可以减少线路长度、消除信号干扰，提高电路性能。
4.4 连接绘制完成元器件布局后，开始进行连线绘制。
根据元器件之间的连接关系，使用绘图工具绘制连线。
确保连线路径简洁明了，避免交叉和交错。
4.5 功耗和热量考虑在进行连线绘制时，需要考虑功耗和热量分布。
将功耗较大的元器件尽可能分散布局，以减少热量集中和温度过高的问题。
4.6 完善细节最后，对设计的电路板进行检查和修改，确保细节的正确性。
检查包括元器件的朝向、连线的正确连接以及电路板的尺寸和标记等。
5. 实验结果与分析将印刷板图设计导出为Gerber文件，并进行制板和焊接。
通过对实际制作的电路板进行测试，分析结果与设计的符合度。
6. 心得体会通过本次实验，我对印刷板图设计有了更深入的了解。
我学会了使用印刷板设计软件进行布局和连线，并且掌握了一些布局和连线的技巧。
在实验中，我发现合理的元器件布局和连线路径可以显著提高电路的性能和可靠性。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
D锁存器版图设计实验报告
第一章：绪论1.1 简介1.1.1 集成电路集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。
通过集成电路版图设计，将立体的电路系统转变为二维平面图形。
利用版图制作掩模板，就可以由这些图形限定工艺加工过程，最终还原为基于半导体材料的立体结构。
以最基本的MOS器件为例，工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。
按照电路设计的要求，在版图中用不同图层分别表示这些结构层，画好各个图层所需的图形，图形的大小等于工艺生产得到的器件尺寸。
正确摆放各图层图形之间的位置关系，绘制完成的版图基本就是工艺生产出的器件俯视图。
器件参数如MOS管的沟道尺寸，由电路设计决定，等于有源区与栅极重叠部分的尺寸。
其他尺寸由生产工艺条件决定，不能随意设定。
在工艺生产中，相同结构层相连即可导电，而不同结构层之间是由氧化层隔绝的，相互没有连接关系，只有制作通孔才能在不同结构层之间导电。
与工艺生产相对应的版图中默认不同图层之间的绝缘关系，因此可以不必画氧化层，却必须画各层之间的通孔。
另外，衬底在版图设计过程中默认存在，不必画出。
而各个N阱、P阱均由工艺生产过程中杂质掺杂形成，版图中必须画出相应图形。
1.1.2 版图设计基本知识版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。
版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。
版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。
只有通过版图验证的芯片设计才进行制版和工艺流片。
设计规则的验证是版图与具体工艺的接口, 因此就显得尤为重要, Cadence 中进行版图验证的工具主要有dracula和diva。
Dracula 为独立的验证工具, 不仅可以进行设计规则验证(DRC) , 而且可以完成电学规则验证(ERC)、版图与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。
版图设计实验报告
版图设计实验报告————————————————————————————————作者: ————————————————————————————————日期:实验报告册课程名称：集成电路版图设计教程姓名:学号:院系：专业:ﻩﻩ教师：20１6年５月15 日实验一：ＯP电路搭建一、实验目的:１．搭建实体电路。
2.为画版图提供参考。
3.方便导入网表。
4.熟悉使用cadｅｎce。
二、实验原理和内容：根据所用到的ｍｎ管分析各部分的使用方法，简化为几个小模块,其中有两个差分对管。
合理运用匹配规则，不同的ＭOS管可以通过打孔O来实现相互的连接。
三、实验步骤:1.新建设计库。
在→library；在naｍe输入自己的学号;右边选择：atｔcｈto……；选择sｔo２→ＯK。
然后在tｏols→lｉbｒary manager下就可看到自己建的库。
2．新建CellVieｗ。
在→CeｌlＶｉｅｗ;celｌ栏输入OP,type→选择ｌaｙｏｕｔ。
3.加器件。
进入自己建好的电路图，选择快捷键I进行调用器件。
MO Ｓ管,在browse下查找ｓto2，然后调用出自己需要的器件。
4.连线。
注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。
一个节点只能引出３根线。
无论线的起点或是终点，光标都应进入红色电极接电。
5.加电源,和地符号。
电源Vdｄ和地Ｖss的符号在analｏglib库中选择和调用,然后再进行连线。
（可以通过Q键来编辑器件属性，把实验规定的ＭOS管的widtｈ和leｎgｔh数据输入，这样就可以在电路图的器件符号中显示出来) 6.检查和保存。
命令是cｈｅｃk aｎd sａvｅ。
(检查主要针对电路的连接关系:连线或管脚浮空,总线与单线连接错误等）如果有错和警告,在‘sｃhemａtiｃ cheｃk’中会显示出错的原因,可以点击查看纠正。
（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路)四、实验数据和结果:导出电路网表的方法：新建文件OP,→OP（library bｒｏｗｓｅr 选NAＮD2）,ＮANＤ.ｃｄｌ，Analog √由于电路图老师已经给了我们,所以直接调用即可：调用的电路图如下所示:接着进入下一步:直接进入导入网表步骤:五、实验总结：１.在老师讲解后，基本掌握了电路的基本画法，知道如何建立一个库,并调用库里面的器件,然后进行连接。
版图实验报告 - 副本
电子科技大学成都学院实验报告册课程名称：版图设计实验姓名：学号：院系：微电子技术系专业：教师：2011 年12 月25 日实验一、欠压保护电路的原理图搭建一、实验目的：1、熟悉Cadence软件的作用和工作站的用法，为学习版图设计打下基础；2、学习电路图的画法，为后面版图的设计做准备；3、通过原理图搭建的过程，让同学们明白电路的工作原理，以及养成细心的好习惯。
二、实验原理和内容：原理：将在新建库中调用出来的所需元件按照电路图连接起来。
内容：1、新建原理图库图库；2、绘制欠压保护电路原理图；3、将其生成网表CDL文件。
三、实验步骤：1、新建电路图库进入Cadence系统，在CIW命令解释窗口，选命令File—New—Library.....新建电路图库QYBH，在对话框右边选择第二项——添加已有的技术文件。
如图1.1所示图1.12、同样在CIW命令解释窗口选择File—New—Cellview.....新建单元0117，在Librara Name项选择刚已建立的图库QYBH，Tool项选择Virtuoso，现在建立为后面画版图做准备。
如图1.2所示图1.23、添加基本库和模拟库，为画电路图做准备基本库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/basic模拟库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/artist/analoglib如图1.3所示图1.34、执行步骤2，在Tool项选择Composer—Schematic，设置完成后出现“Virtuoso Schematic Editing”即电路图编辑窗。
如图1.4所示图1.44、在电路图编辑窗内按i键（Add Instance的快捷键），点击框中的Browse按钮，在CSMC05MS库Cell 中选取自己需要的电路元件，在View中选择spectre，如图1.5所示图1.5选中调出来的单个器件，按Q键，能够修改其宽长等属性，如图1.6所示图1.6将所调出来的单个器件按电路图连接起来，W是连线快捷键。
天津大学版图设计实验报告
天津大学版图设计实验报告实验一：学会使用版图设计软件设计基本单元一、试验目的和要求1.了解集成电路版图设计的相关知识和一般流程2. 学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制3. 设计基本的反相器、与非门等基本单元的版图二、实验过程1.打开Ledit软件,进入L-EDIT交互式图形编辑介面；2.进入File/New建立新创建图形文件的文件名shuo;3.层的设置：根据版图绘制所需工艺，在Layers设置中定义所需要的层的名称、形状、颜色等。
在这个过程中，为每一层命名一个有意义的名称是十分必要的，这将为以后的绘图过程、省下很多麻烦。
层的设置1）P阱区（黄色框）2）有源区光刻（绿色）ACTIVE3）多晶硅区光刻（红色）POLY4）P沟道MOSFET光刻，（黑色框）P-Diffusion5）N沟道MOSFET光刻，（紫色框）N- Diffusion6）源、漏、栅区引线孔光刻（黑色）CONTACT铝引线光刻（蓝色）METAL17）一些辅助层如:网格层GRID LAYER8）错误层Error Layer9）采用系默认设置4.建立新单元(Cell)进入Cell/New建立新创建图形原始单元名not、nand、nor、CP 等5.进行DRC检查及修改（具体设置详见试验二）三、版图设计最终结果图实验二：版图设计规则检查一、试验目的和要求1.深入理解和掌握版图设计的规则2.设计D触发器基本单元的版图3.学会使用该软件进行版图设计规则检查二、实验过程1.设计规则的内容与作用设计规则是集成电路设计与制造的桥梁。
如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。
这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。
设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。
版图设计规则（DRC检查）1）P阱之间间距20um2）P阱对有源区的最小覆盖10um3）有源区最小宽度10 um，有源区最小间距10 um4）多晶硅最小宽度5 um，多晶硅条的最小间距5um5）离子注入区对有源区的最小覆盖10 um6）铝引线孔、接触孔大小7.5 um *7.5 um7）铝条最小宽度10um，铝条最小间距10 um8）铝条对引线孔的最小覆盖2.5 um9）引线孔距扩散区最小距离5 um10）引线孔距多晶硅的最小距离5 um11）多晶硅对引线孔最小覆盖2.5 um12）多晶硅extension有源区5um注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET宽长比10/1。
同或门版图课程设计报告
《集成电路设计》课程设计实验报告（版图设计部分）课程设计题目： CMOS结构同或门所在专业班级：电子科作者姓名：作者学号：指导老师：目录（一）概述 2 （二）设计要求 2（三）设计准备 3（四）操作步骤 4（五）有关说明 7（六）心得体会 8（一）概述集成电路是一种微型电子器件或部件。
它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。
目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。
单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。
在整个集成电路设计过程中，版图设计是其中重要的一环。
它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。
对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。
版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。
（二）设计要求设计一个CMOS结构同或门的版图，并作DRC验证。
1．用两输入的异或门和一个非门构建。
2．异或门和非门都用CMOS结构实现。
3．利用九天EDA工具PDT画出其相应版图。
4．利用几何设计规则文件进行在线DRC验证并修改版图。
（三）操作准备版图设计实际操作之前，首先是从之前学过的版图课件了解版图的相关内容，熟练掌握了反相器的版图画法，之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容，检查无误后，从第十四周周一开始，在实验室画同或门版图和电路图。
集成版图设计实验报告 (2)
集成电路版图设计教师：* * *专业：* * *姓名：* * *学号：**********时间：2015.12.17第一部分：Tanner的L-Edit使用利用Tanner L-edit进行电路图的线路编辑；至少画出一个版图，并查看截面图。
（参考P58-63，P158-161，P172-205反相器、与、或门、串联、并联等，或则自己设计）反相器：CMOS反相器由NMOS晶体管和PMOS晶体管构成，我们将利用调用元件操作将已经完成的两个晶体管例化到反相器中，连接构成CMOS反相器。
反相器：i no u t PMOS：NMOS：第二部分设计规则检查和版图提取利用Tanner L-edit进行电路图的设计规则检查；至少画出一个版图。
（参考P161-171反相器、与、或门、串联、并联等，或则自己设计）。
可以选择上面的版图，给出设计规则检查的截图反相器：第三部分：Tanner的S-Edit使用利用Tanner S-edit进行电路图的线路编辑；至少画出一个原理图和符号图，并输出网表。
仿真测试结果截图。
（参考P206-217反相器、与、或门、串联、并联等，或则参考廖裕评-TannerPro集成电路设计实战指导，或者自己设计）V =5.0o u ti nV =5.0Ao u t B第四部分：电路图与版图一致性检查LVS是指电路图与版图的一致性检查，即用LVS比较器来比较版图与电路图所表述的电路是否相同。
将第一部分和第三部分版图与线路图的LVS并对LVS结果进行版图分析、修改；（参考P218-228）心得体会：通过这次L-edit软件的训练，我已经初步的掌握了L-edit软件的基本操作方法，并能够独立的运用该软件设计版图，灵活的根据要求绘制版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。
在做集成电路版图设计的过程中，我觉得这样做可以提高版图制作效率。
版图设计实验心得
竭诚为您提供优质文档/双击可除版图设计实验心得篇一：与非门的版图设计实验报告实验报告：与非门的版图设计与实现1.实验目的1.1了解schematic设计环境；1.2掌握与非门电路原理图输入方法；1.3掌握与非门电路的版图绘制方法；1.4掌握版图DRc、LVs验证及仿真方法。
2.实验内容：1）、二与非门的电路及仿真：1电路图：○2激励信号（以表格的形式给出）○3电路图的仿真结果。
○2）、二与非门的版图及仿真：1版图（写出版图的面积）○版图面积大约为:15*14=210um22版图的后仿提取网表○3激励信号（以表格的形式给出）○4版图的仿真结果。
○3、收获与感悟：通过这次与非门的实验，我更加熟练地(:版图设计实验心得)学会了layout的过程，已经能够独立完成电路图、版图的制作和电路的仿真、寄生参数提取、电路后仿真。
这次实验完成后，我在做整个比较器设计的时候，我再次对这次设计的与非门进行了一些修改，主要是优化了面积，改善了输入输出端的位置，使我能在布局比较器的时候更方便。
可见我第一次设计出来的版图还是有很多地方欠考虑的，特别的面积没有做最好的优化，我在后面的实验中做了一些完善，最后还是完成了面积比较理想的完整的比较器。
篇二：福州大学集成电路版图设计实验报告福州大学物信学院《集成电路版图设计》实验报告姓名：学号：111000833系别：物理与信息工程专业：微电子学年级：指导老师：一、实验目的1.2.3.4.5.6.掌握版图设计的基本理论。
掌握版图设计的常用技巧。
掌握定制集成电路的设计方法和流程。
熟悉cadenceVirtuosoLayoutedit软件的应用学会用cadence软件设计版图、版图的验证以及后仿真熟悉cadence软件和版图设计流程，减少版图设计过程中出现的错误。
二、实验要求1.根据所提供的反相器电路和cmos放大器的电路依据版图设计的规则绘制电路的版图，同时注意cmos查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA）2.所设计的版图要通过DRc、LVs检测。
IC版图设计实训报告
IC版图设计实训报告班级：实训科目：姓名：学号：实训时间：IC版图设计实训报告一、实训目的1.熟练使用Cadence工具设计一个CMOS与非门线路图和版图。
2.学习Cadence 中原理图设计与分析。
3.熟练掌握静态CMOS逻辑电路设计原理。
4.掌握CMOS与非门版图结构，集成电路工艺与版图的图层关系。
5.掌握Cadence仿真环境，完成与非门的仿真。
二、实训要求1.熟悉Cadence的工作环境。
2.能够熟练使用Cadence工具设计CMOS与非门/或非门等基本电路。
3.熟记Cadence中的快捷操作。
比如说“W”是连线的快捷键。
4.能够看懂其他人所画的原理图以及仿真结果，并进行分析等。
三、实训设备与工具1.计算机一台。
2.Cadence 集成电路设计软件。
四、实训步骤1.按照正确的方法打开软件。
2.确定工艺规则。
3.绘制与非门版图。
4.加入工作电源进行分析。
5.记录结果并进行LVS比较。
五、实训内容首先正确的启动软件，新建一个原理图文件。
然后根据给出的电路图在软件上正确绘制原理图。
其原理图如下：把画好的原理图保存好，然后再进行检查是否有错。
如果有错根据报错进行修改，没错就直接进行下一步模拟仿真，观察仿真结果是否真确。
其仿真图如下：接下来就是最后一道工序，把绘制好的原理图就行打包封装。
其封装图如下：六、实训心得通过这次实训使我们了解了Cadence软件的工作环境，并且能过进行一些基本的操作。
能够新建原理图文件并绘制原理图。
能够对电路的电学参数进行模拟，以确定电路图能够实现其电学功能。
并且通过此次实训使我们了解了与非门/或非门的基本数字电路。
还有就是了解了Cadence软件的一些快捷键的操作。
比如像“M”就是移动的原件快捷键。
“K”是标尺的快捷键。
如果选中原件然后按“Q”就是调出性能参数调节界面。
在画原理图的时候要细心，因为很容易漏连接线，或者参数没有调整等。
还有就是在选择电源和接地的时候注意选择正确的形式。
版图设计实验报告
版图设计实验——三输入与或非门的版图实现一、实验要求1、熟悉UNIX基本命令的使用2、了解Cadence软件的使用方法3、掌握半导体集成电路的设计规则4、能够实现基本CMOS集成电路的版图设计二、实验内容使用Cadence Tools实现三输入或与非门（C=)(）电路的版图+F∙AB设计,并实现其设计规则检查（DRC）和电路图与版图一致性对照检查（LVS）。
三、实验设备计算机（内含UNIX系统），Cadence Tool四、实验原理及电路结构分析实验要求实现三输入或与非门电路的版图，则首先要分析此或与非门的电路结构，根据集成电路的有关知识，实现这样的电路，如果使用全互补CMOS集成电路的话，要使用至少6个晶体管，其中NMOS管3个，PMOS管3个。
由于电路结构要求输出函数为C+(，因此根据CMOS集成电路的=)F∙AB设计规则：NMOS逻辑块接地，PMOS逻辑块接高电平，且对NMOS逻辑块，遵循“与串或并”的规律；对PMOS逻辑块，遵循“与并或串”的规律。
：逻辑电路图如下：根据NMOS、PMOS逻辑块电路的设计规则得到晶体管级电路图如下：该电路图实现的逻辑功能 A B C管子工作状态 输出C B A F ∙+=)( 0 0 0 P 管导通；N 管截止 10 0 1 t1、t2导通，t3截止；t4导通，t5、t6截止 10 1 0 t1、t2截止，t3导通；t4、t5、t6截止 10 1 1 t1、t2、t3截止；t4、t5导通，t6截止 01 0 0 t1、t2截止，t3导通；t4、t5、t6截止 11 0 1 t1、t2、t3截止；t4、t6导通，t5截止 01 1 0 t1、t2截止，t3导通；t4、t5、t6截止 11 1 1 P 管截止；N 管道通0 在初步分析了电路的结构和逻辑功能之后，接下来就是要具体的进行该电路的版图设计工作了，首先要明确几个概念。
1、版图设计规则。
主要有两种，一种是微米（um-microm ）设计规则，它是一种以微米为单位的直接描述版图的最小允许尺寸，是一种绝对单位的设计规则；另一种是λ为单位的设计规则，该规则是一种相对单位，若某工艺的特征尺寸为A ，则m A μλ2=，规定最小线宽为λ2，其它最小允许尺寸均表示为λ的整数倍。
IC版图设计实训报告
集成电路版图设计一、实验目的1．熟悉cadence的基本操作2．学会搭建电路3．学会根据版图设计规则设计版图4．学会根据DRC，LVS检查并改正错误5．掌握版图设计的一些常用技巧二、实验内容①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。
④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。
版图设计规则如下：三、实验要求版图（layout）是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：（1）满足电路功能、性能指标、质量要求；（2）尽可能节省面积，以提高集成度，降低成本；（3）尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
四、实验步骤（1）Linux中打开cadence注意要在lab 文件夹下打开（2）新建设计库并连接工艺库（3）新建电路图并搭建此次设计两个电路的版图BUF1 和AO121（4）新建版图（layout）文件，根据电路图布局布线画好版图BUF1版图AO121版图（5）DRC设计规则检查（6）LVS版图电路图一致性检查四、实验总结通过三天的版图培训学习，对IC版图设计有了更深的认识和了解，以下这三天的实验总结：1.Linux基本操作：基本指令：1.打开目录：cd 目录2.列出文件：ls3.复制文件：cp文件一文件二4.打开cadence : Icfb &5.移动文件：mv文件一文件一目录2. 版图绘制：（1）准备工作：option—display—最小精度选0.05；按F3—选择—orthogonal上下左右平行移动(2) PMOS版图绘制：a、有源区T0绘制：选中图层T0，按R，点击图层起点，松开鼠标拖动图层到终点，按K标尺选择图层上下宽度为4.2um。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图设计实验报告课程名称：集成电路版图设计姓名：学号；专业；电子科学与技术教师；老师目录（一）实验目的 (3)（二）实验步骤 (4)1，搭建环境····································································································2，运用ic6151···························································································3，作图···········································································································4，Run DRC··························································································5，画原理图···························································································6，Run LVS········································································································（三）实验总结·················································································································（一）实验目的1、熟悉Linux系统基本命令并学会使用；2、掌握使用Cadence Virtuoso版图编辑软件进行模拟IC 版图布局设计；3、Cadence-Virtuoso Layout Editor是一种基于Linux系统的EDA工具；（1）熟练使用快捷键；R;画矩形， ESC；取消任务， delete；除去、U；撤销， shift + f;变繁体 k；测距离C；复制， s;改变形状 p;双沟道 L创建标识等等；(2) 画线和贴片；横----A2纵----A1M1-M24、学会用Cadence搭建网表即如何构建电路，并对电路图进行检查和验证；5、为了从电路图提取网表，用于后续layout的LVS检查验证做准备；6、学习对电路模块的认识。